KR940012823A - 클록신호 생성회로 - Google Patents

클록신호 생성회로 Download PDF

Info

Publication number
KR940012823A
KR940012823A KR1019930024042A KR930024042A KR940012823A KR 940012823 A KR940012823 A KR 940012823A KR 1019930024042 A KR1019930024042 A KR 1019930024042A KR 930024042 A KR930024042 A KR 930024042A KR 940012823 A KR940012823 A KR 940012823A
Authority
KR
South Korea
Prior art keywords
clock signal
output
signal
main clock
timing
Prior art date
Application number
KR1019930024042A
Other languages
English (en)
Inventor
기미요시 우사미
Original Assignee
사토 후미오
가부시키가이샤 도시바
오카모토 세이시
도시바 마이크로 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바, 오카모토 세이시, 도시바 마이크로 일렉트로닉스 가부시키가이샤 filed Critical 사토 후미오
Publication of KR940012823A publication Critical patent/KR940012823A/ko
Priority to KR2019980019617U priority Critical patent/KR200152703Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은, 선충전식 회로의 어드레스신호 또는 입력데이터가 확정되는 타이밍에 따라 선충전기간을 설정하는 클록시호를 생성하는 클록신호 생성회로 및 이 회로를 갖춘 선충전식 집적회로를 제공하고자 함에 그 목적이 있다.
이를 위해 본 발명은, 주클록신호를 받아서 반전출력하는 제1인버터회로(4)와, 주클롤신호와, 어드레스신호 또는 입력데이터가 주클록신호에 대하여 확정되는 타이밍을 나타내는 타이밍신호를 받는 논리합게이트(6), 제1인버터회로(4)의 출력단자와 전원 사이에 접속되어서 논리합 게이트(6)의 출력에 따라 도통제어되는 FET(P2) 및, 제1인버터회로(4)의 출력을 받아서 반전출력하고, 타이밍신호에 따라 주클록신호의 듀티비가 가변되어 이루어진 클록신호를 생성하는 제2인버터회로(5)로 구성된다.

Description

클록신호 생성회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 선충전식 집적회로의 구성을 나타낸 도면.
제2도는 제1도의 도시된 선충전식 집적회로에 구비된 본 발명의 1실시예에 따른 클록신호 생성회로의 구성을 나타낸 도면.
제4도는 본 발명의 1실시예에 따른 클록신호 생성회로의 다른 구성을 나타낸 도면.

Claims (3)

  1. 주클록신호와, 클록신호에 따라 선충전동작이 이루어지는 회로의 출력을 선택 결정하는 신호가 주클록신호에 대하여 확정되는 타이밍을 나타내는 타이밍신호를 받아서 타이밍신호에 따라 주클록신호의 듀티비를 가변시켜 클록신호를 생성하도록 구성된 것을 특징으로 하는 클록신호 생성회로.
  2. 주클록신호를 받아서 반전출력하는 제1인버터회로(4)와, 상기 주클록신호와, 클록신호에 따라 선충전동작이 이루어지는 회로의 출력을 선택결정하는 신호가 주클록신호에 대하여 확정되는 타이밍을 나타내는 타이밍신호를 받아 논리합게이트(6), 제1인버터회로의 출력단자와 전원 사이에 접속되어서 논리합게이트의 출력에 따라 도통제어되는 FET (P2) 및, 상기 제1인버터회로(4)의 출력을 받아서 반전출력하고, 타이밍신호에 따라 주클록신호의 듀티비가 가변되어 이루어진 클록신호를 생성하는 제2인버터회로 (5)를 갖춘 것을 특징으로 하는 클록신호 생성회로.
  3. 주클록신호를 받아서 반전출력하는 제1인버터회로 (4)와, 상기 주클록신호와, 클록신호에 따라 선충전동작이 이루어지는 회로의 출력을 선택결정하는 신호가 주클록신호의 하이레벨기간에 있어서 확정되는 경우에 그타이밍을 나타내는 제1타이밍신호를 받는 논리합게이트 (6), 제1인버터회로 (4)의 출력단자와 고위전원 사이에 접속되어서 논리합게이트의 출력에 의해 도통제어되는 FET (P2), 클록신호에 따라 선충전동작이 이루어지는 회로의 출력을 선택결정하는 신호가 주클록신호이 로우레벨기간에 있어서 확정되는 경우에 그 타이밍을 나타내는 제2타이밍신호를 받아서 반전출력하는 제3인버터회로 (9), 주클록신호와 제3인버터회로의 출력을 받는 논리곱게이트 (8), 제1인버터회로의 출력단자와 저위전원 사이에 접속되어서 논리곱게이트의 출력에 의해 도통제어되는 FET (N2) 및, 제1인버터회로의 출력을 받아서 반전출력하고 제1또는 제2타이밍신호에 따라 주클록신호이 듀티비가 가변되어 이루어진 클록신호를 생성하는 제2인버터회로 (5)를 갖춘 것을 특징으로 하는 클록신호 생성회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930024042A 1992-11-18 1993-11-12 클록신호 생성회로 KR940012823A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980019617U KR200152703Y1 (en) 1992-11-18 1998-10-14 Clock signal generator

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-308693 1992-11-18
JP30869392 1992-11-18

Publications (1)

Publication Number Publication Date
KR940012823A true KR940012823A (ko) 1994-06-24

Family

ID=26565654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024042A KR940012823A (ko) 1992-11-18 1993-11-12 클록신호 생성회로

Country Status (2)

Country Link
US (1) US5698995A (ko)
KR (1) KR940012823A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828612A (en) * 1997-10-27 1998-10-27 Motorola, Inc. Method and circuit for controlling a precharge cycle of a memory device
US6831493B2 (en) * 1998-10-30 2004-12-14 Mosaid Technologies Incorporated Duty cycle regulator
CA2250538A1 (en) 1998-10-30 2000-04-30 Mosaid Technologies Incorporated Duty cycle regulator
US6816932B2 (en) * 2000-10-06 2004-11-09 Broadcom Corporation Bus precharge during a phase of a clock signal to eliminate idle clock cycle
US6662136B2 (en) * 2001-04-10 2003-12-09 International Business Machines Corporation Digital temperature sensor (DTS) system to monitor temperature in a memory subsystem
US6788585B1 (en) 2002-11-27 2004-09-07 Cisco Technology, Inc. System and method for processing data in a memory array

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5133064A (en) * 1987-04-27 1992-07-21 Hitachi, Ltd. Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices
JPH01256093A (ja) * 1988-04-05 1989-10-12 Matsushita Electric Ind Co Ltd レジスタファイル
JPH0292012A (ja) * 1988-09-29 1990-03-30 Toshiba Corp パルス発生回路
US5008563A (en) * 1989-09-05 1991-04-16 Eastman Kodak Company Adjustable clock generator circuit
JP2925600B2 (ja) * 1989-11-07 1999-07-28 富士通株式会社 半導体記憶装置
US5059818A (en) * 1990-06-01 1991-10-22 Advanced Micro Devices, Inc. Self-regulating clock generator
JP3018554B2 (ja) * 1991-04-25 2000-03-13 株式会社日立製作所 半導体モジュ−ル及びその製造方法
US5315164A (en) * 1993-05-26 1994-05-24 Nec America, Inc. Adaptive clock duty cycle controller

Also Published As

Publication number Publication date
US5698995A (en) 1997-12-16

Similar Documents

Publication Publication Date Title
KR920001518A (ko) 반도체 집적회로
KR970051173A (ko) 승압펄스 발생회로
KR880700548A (ko) Ttl대 cmos입력버퍼
KR960032493A (ko) 집적 회로 메모리
KR860009427A (ko) 2-위상 클록신호 공급 쉬프트 레지스터형 반도체 메모리장치
KR960036332A (ko) 논리회로
KR960018901A (ko) 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법
KR940012823A (ko) 클록신호 생성회로
KR970076814A (ko) 어드레스 트랜지션 검출 회로를 갖는 펄스 발생 회로
KR890007430A (ko) 반도체 장치의 출력회로
KR970051107A (ko) 내부전원전압 공급장치
KR940020425A (ko) 부트스트랩 디코더회로 및 그의 동작방법
US5258663A (en) Reference voltage generating circuit having reduced power consumption
KR970076845A (ko) 반도체 기억 장치의 입력 회로
KR960019311A (ko) 양/음 고전압 발생 전원의 출력전위 리셋회로
KR970029744A (ko) 기준전압 발생회로
KR850007149A (ko) 어드레스천이 검지회로
KR960039622A (ko) 비중첩 신호 발생 회로
KR970049299A (ko) 전원공급장치의 동작 제어회로
KR970014566A (ko) 펄스 발생 회로
KR970008874A (ko) 상승/하강 에지 검출장치
KR970013691A (ko) 주파수 변환 샘플링 시스템을 위한 클럭 생성기
KR100186311B1 (ko) 발진기 회로
KR970029829A (ko) 고전압 발생회로
KR960019989A (ko) 전력소모를 줄이기 위한 클럭제어를 통한 다이나믹 논리회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
WICV Withdrawal of application forming a basis of a converted application