KR880700548A - Ttl대 cmos입력버퍼 - Google Patents

Ttl대 cmos입력버퍼

Info

Publication number
KR880700548A
KR880700548A KR870700061A KR870700061A KR880700548A KR 880700548 A KR880700548 A KR 880700548A KR 870700061 A KR870700061 A KR 870700061A KR 870700061 A KR870700061 A KR 870700061A KR 880700548 A KR880700548 A KR 880700548A
Authority
KR
South Korea
Prior art keywords
cmos
input
ttl
signal
output
Prior art date
Application number
KR870700061A
Other languages
English (en)
Other versions
KR940003809B1 (ko
Inventor
클레이톤 키쉬 하워드
Original Assignee
마이클 와이.엡스타인
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 와이.엡스타인, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 마이클 와이.엡스타인
Publication of KR880700548A publication Critical patent/KR880700548A/ko
Application granted granted Critical
Publication of KR940003809B1 publication Critical patent/KR940003809B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

TTL대 CMOS입력버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따라 형성된 정전 전류 흐름이 없는 TTL대 CMOS 입력 버퍼의 도면.

Claims (3)

  1. 연관된 TTL전압레벨에서, 제1("0")및 제2("1")논리 상태중 하나를 갖고 있는 입력신호를 수신하며 연관된 CMOS전압 레벨에서 상기 입력신호에 대응하는 출력논리 신호를 제공하는 TTL대 CMOS입력버퍼가 상기 TTL입력 논리 신호에 응답하여 출력으로소 반대논리 상태의 제1CMOS 논리 신호를 발생시키는 제1CMOS인버터(30)와 상기제1CMOS인버터에 의해 발생된 제1CMOS논리신호에 응답하여 출력으로서 상기TTL입력논리신호와 같은 상태의 제2CMOS 논리 신호를 제공하는 제2CMOS인버터(38)를 포함하는 TTL대 CMOS입력버퍼에 있어서, 상기TTL입력 논리 신호와 상기 제2CMOS논리신호에 응답하여 출력으로서 전이 출력 제어신호를 발생시키는 전이 검출기(44)와, 상기 제1CMOS논리신호와 상기 전이 출력 제어신호에 응답하여 상기TTL입력논리 신호가 제1 논리 상태에서 제2논리상태로 바뀔때 입력에서 증가된 전압 신호를 상기 제1CMOS 인버터에 제공하는 전압 승압 수단(50)을 구비하는 것을 특징으로 하는 TTL대 CMOS입력 버퍼.
  2. 제1항에 있어서, 전이 검출기가 제1전원에 결합된 제1전류 전극, 전이 출력제어 신호를 제공하는 제2전류 전극 및 입력으로서 제2CMOS 논리 신호를 수신하는 게이트 전극을 갖고 있는 제1전도성형인 제1트랜지스터(46)와, 제2전원에 결합된 제1전류 전극, 상기 제1 트랜지스터의 제2전류 전극에 대한 제2전류 전극 및 입력으로서 TTL입력 논리 신호를 수신하는 게이트 전극을 구비하는 것을 특징으로 하는 TTL 대 CMOS입력버퍼.
  3. 제1또는 제2항에 있어서, 전압 승압 수단이 전이 출력 제어신호에 응답하여 출력으로서 지연된 전이 제어 신호를 발생시키는 지연 수단(56), 제1전극에 결합된 제1전류전극, 제2전류전극 및 지연된 전이 제어 신호에 응답하는 게이트 전극을 갖고 있는 제1전도 성형의 제1트랜지스터(52)와 상기 제1트랜지스터의 제2전류전극에 결합되어 있는 제1전류 전극, 제1CMOS 인버터의 입력에 결합된 제2전류 전극 및 출력으로서 제2CMOS 인버터에 의해 발생된 제2CMOS논리신호에 응답하는 게이트 전극을 구비하는 것을 특징으로 하는 TTL대 CMOS입력버퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870700061A 1985-05-28 1986-05-05 Ttl 대 cmos 입력 버퍼 KR940003809B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US738,593 1985-05-28
US738593 1985-05-28
US06/738,593 US4672243A (en) 1985-05-28 1985-05-28 Zero standby current TTL to CMOS input buffer
PCT/US1986/000992 WO1986007220A1 (en) 1985-05-28 1986-05-05 Ttl to cmos input buffer

Publications (2)

Publication Number Publication Date
KR880700548A true KR880700548A (ko) 1988-03-15
KR940003809B1 KR940003809B1 (ko) 1994-05-03

Family

ID=24968652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870700061A KR940003809B1 (ko) 1985-05-28 1986-05-05 Ttl 대 cmos 입력 버퍼

Country Status (10)

Country Link
US (1) US4672243A (ko)
EP (1) EP0223786B1 (ko)
JP (1) JPS62502931A (ko)
KR (1) KR940003809B1 (ko)
CN (1) CN1005674B (ko)
CA (1) CA1252521A (ko)
DE (1) DE3673342D1 (ko)
IE (1) IE57339B1 (ko)
SG (1) SG84090G (ko)
WO (1) WO1986007220A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635553A (ja) * 1986-06-25 1988-01-11 Fujitsu Ltd バツフア回路
JPS6355797A (ja) * 1986-08-27 1988-03-10 Fujitsu Ltd メモリ
US4841175A (en) * 1987-01-23 1989-06-20 Siemens Aktiengesellschaft ECL-compatible input/output circuits in CMOS technology
US4763021A (en) * 1987-07-06 1988-08-09 Unisys Corporation CMOS input buffer receiver circuit with ultra stable switchpoint
JPH0197014A (ja) * 1987-10-09 1989-04-14 Toshiba Corp 半導体集積回路
JP2585348B2 (ja) * 1988-02-22 1997-02-26 株式会社東芝 不揮発性半導体記憶装置
US4980583A (en) * 1989-01-03 1990-12-25 National Semiconductor Corporation CMOS level shift circuit with active pull-up and pull-down
US5084637A (en) * 1989-05-30 1992-01-28 International Business Machines Corp. Bidirectional level shifting interface circuit
US4999529A (en) * 1989-06-30 1991-03-12 At&T Bell Laboratories Programmable logic level input buffer
US5151622A (en) * 1990-11-06 1992-09-29 Vitelic Corporation CMOS logic circuit with output coupled to multiple feedback paths and associated method
JP3079675B2 (ja) * 1991-08-22 2000-08-21 ソニー株式会社 レベル変換回路
US5304867A (en) * 1991-12-12 1994-04-19 At&T Bell Laboratories CMOS input buffer with high speed and low power
EP0557668A1 (en) * 1992-02-26 1993-09-01 International Business Machines Corporation Low power TTL/CMOS receiver circuit
US5406139A (en) * 1993-03-19 1995-04-11 Advanced Micro Devices, Inc. Input buffer utilizing a cascode to provide a zero power TTL to CMOS input with high speed switching
US6002618A (en) * 1994-08-15 1999-12-14 Creative Integrated Systems NMOS input receiver circuit
JP2743878B2 (ja) * 1995-08-30 1998-04-22 日本電気株式会社 入力バッファ回路
US5703500A (en) 1996-05-15 1997-12-30 Micron Technology, Inc. Threshold voltage scalable buffer with reference level
US5847576A (en) * 1996-11-07 1998-12-08 Lucent Technologies Inc. Low power, variable logic threshold voltage, logic gates
US5955893A (en) * 1996-12-16 1999-09-21 Macronix International Co., Ltd. Power saving buffer circuit buffer bias voltages
JP3185730B2 (ja) * 1997-11-14 2001-07-11 日本電気株式会社 相補型ｍｏｓ半導体装置
KR100482737B1 (ko) * 1997-12-11 2005-08-24 주식회사 하이닉스반도체 에스램의라이트드라이버회로
US6087854A (en) * 1998-09-02 2000-07-11 Lattice Semiconductor Corporation High speed line driver with direct and complementary outputs
US6323701B1 (en) * 1998-12-28 2001-11-27 Cypress Semiconductor Corporation Scheme for reducing leakage current in an input buffer
JP2002064150A (ja) * 2000-06-05 2002-02-28 Mitsubishi Electric Corp 半導体装置
JP2002353805A (ja) * 2001-05-30 2002-12-06 Fujitsu Ltd 半導体回路
US6559704B1 (en) * 2001-06-19 2003-05-06 Lsi Logic Corporation Inverting level shifter with start-up circuit
US8082207B2 (en) * 2004-06-17 2011-12-20 Certegy Check Services, Inc. Scored negative file system and method
US7109755B2 (en) * 2004-10-27 2006-09-19 Intel Corporation Power delivery noise cancellation mechanism
US7768296B2 (en) * 2006-02-23 2010-08-03 Freescale Semiconductor, Inc. Electronic device and method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US955006A (en) * 1909-01-27 1910-04-12 Joseph Everett Sparks Abdominal retractor.
US3675144A (en) * 1969-09-04 1972-07-04 Rca Corp Transmission gate and biasing circuits
US4258272A (en) * 1979-03-19 1981-03-24 National Semiconductor Corporation TTL to CMOS input buffer circuit
US4438352A (en) * 1980-06-02 1984-03-20 Xerox Corporation TTL Compatible CMOS input buffer
US4437025A (en) * 1981-07-29 1984-03-13 Intel Corporation MOS Buffer for receiving TTL level signals
US4406957A (en) * 1981-10-22 1983-09-27 Rca Corporation Input buffer circuit
US4463273A (en) * 1981-10-26 1984-07-31 Rca Corporation Electronic circuits and structures employing enhancement and depletion type IGFETs
US4421994A (en) * 1981-11-02 1983-12-20 Ibm Corporation High speed line driver with ground output capability
US4408136A (en) * 1981-12-07 1983-10-04 Mostek Corporation MOS Bootstrapped buffer for voltage level conversion with fast output rise time
US4471242A (en) * 1981-12-21 1984-09-11 Motorola, Inc. TTL to CMOS Input buffer
US4475050A (en) * 1981-12-21 1984-10-02 Motorola, Inc. TTL To CMOS input buffer
US4490633A (en) * 1981-12-28 1984-12-25 Motorola, Inc. TTL to CMOS input buffer
US4498021A (en) * 1982-07-13 1985-02-05 Matsushita Electric Industrial Co., Ltd. Booster for transmitting digital signal
JPS5990292A (ja) * 1982-11-12 1984-05-24 Toshiba Corp 電圧変換回路
US4501978A (en) * 1982-11-24 1985-02-26 Rca Corporation Level shift interface circuit
US4584491A (en) * 1984-01-12 1986-04-22 Motorola, Inc. TTL to CMOS input buffer circuit for minimizing power consumption

Also Published As

Publication number Publication date
IE861394L (en) 1986-11-28
SG84090G (en) 1990-12-21
DE3673342D1 (de) 1990-09-13
IE57339B1 (en) 1992-07-29
KR940003809B1 (ko) 1994-05-03
CA1252521A (en) 1989-04-11
WO1986007220A1 (en) 1986-12-04
EP0223786B1 (en) 1990-08-08
CN1005674B (zh) 1989-11-01
US4672243A (en) 1987-06-09
EP0223786A1 (en) 1987-06-03
JPH059965B2 (ko) 1993-02-08
JPS62502931A (ja) 1987-11-19
CN86103513A (zh) 1987-02-18

Similar Documents

Publication Publication Date Title
KR880700548A (ko) Ttl대 cmos입력버퍼
KR910006732A (ko) 전류검출회로
KR930003556A (ko) 점진적 턴-온 특성의 cmos 구동기
KR840008097A (ko) 기판 바이어스 전압제어회로 및 방법
KR960036332A (ko) 논리회로
KR860007753A (ko) 반도체 집전회로
KR900002552A (ko) 출력회로
KR910008863A (ko) 반도체 집적회로
KR850005057A (ko) 게이트 회로장치
KR920009078A (ko) 이중전압원 인터페이스회로
KR900004111A (ko) 논리 레벨 변환용 버퍼회로
KR930005369A (ko) 레벨변환회로
KR910021019A (ko) 지연회로
KR880012012A (ko) 논리회로
KR900012422A (ko) Mos 테크놀러지로 집적된 트랜지스터 회로
KR870000804A (ko) Cmos파워-온 검출회로
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR940012823A (ko) 클록신호 생성회로
KR910021035A (ko) 출력회로
KR910017743A (ko) 레벨변환회로
KR920009033A (ko) 제어 전압이 증가함에 따라 출력이 감소하는 구분(區分)적 전류원
KR890007286A (ko) 제어신호 출력회로
KR940008265A (ko) 전압플로우어회로
KR930014570A (ko) 출력버퍼회로
KR920015728A (ko) 전압레벨검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010502

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee