KR940008265A - 전압플로우어회로 - Google Patents

전압플로우어회로 Download PDF

Info

Publication number
KR940008265A
KR940008265A KR1019930018037A KR930018037A KR940008265A KR 940008265 A KR940008265 A KR 940008265A KR 1019930018037 A KR1019930018037 A KR 1019930018037A KR 930018037 A KR930018037 A KR 930018037A KR 940008265 A KR940008265 A KR 940008265A
Authority
KR
South Korea
Prior art keywords
nmos
source
pmos
output terminal
voltage
Prior art date
Application number
KR1019930018037A
Other languages
English (en)
Inventor
코쿠료오 쥬
수나오 타카토리
마코토 야마모토
Original Assignee
수나오 타카토리
카부시끼가이샤 요오잔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 수나오 타카토리, 카부시끼가이샤 요오잔 filed Critical 수나오 타카토리
Publication of KR940008265A publication Critical patent/KR940008265A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/185—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using dielectric elements with variable dielectric constant, e.g. ferro-electric capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 소망의 출력전압레벨을 확보하면서, 응답성이 우수한 전압플로우어회로를 제공하는 것을 목적으로 한다.
본 발명의 전압플로우어회로는, 드레인이 전원(Vcc)에 접속된 nMOS(T2)와, 드레인이 이 nMOS의 소오스에 접속되고 또 소오스가 접지된 nMOS(T3)를 구비하며, 이들 nMOS(T2), pMOS(T3)의 게이트에 입력전압(Vin)이 접속되고, nMOS(T2)의 소오스가 출력단에 접속되며, 이 출력단자가 커패시턴스(C2)를 통해 접지되어 있다.

Description

전압플로우어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예를 나타내는 회로도.
제3도는 제1실시예의 전압입출력 특성을 나타내는 회로도.
제4도는 본 발명의 제2실시예를 나타내는 회로도.
제5도는 제2실시예에의 전압입출력 특성을 나타내는 회로도.
제6도는 제2실시예의 전류 입출력 특성을 나타내는 회로도.
제7도는 본 발명의 제3실시예를 나타내는 회로도.

Claims (3)

  1. 드레인이 전원(Vcc)에 접속된 nMOS(T2)와, 드레인이 어 nMOS의 소오스에 접속되고 또 소오스가 접지된 pMOS(T3)를 구비하며, 이들 nMOS(T2), pMOS(T3)의 게이트 입력전압(Vin)이 접속되고, nMOS(T2)의 소오스가 출력단에 접속되며, 이 출력단자가 커패시턴스(C2)를 통해 접지되어 있는 전압플로우어회로.
  2. 드레인이 정의 전원(Vcc)에 접속된 nMOS(T2)와, 드레인이 이 nMOS의 소오스에 접속되고 또 소오스가 부의 전원(-(Vcc))에 접속된 pMOS(T3)를 구비하며, 이들 nMOS(T2), pMOS(T3)의 게이트에 입력전압(Vin)이 접속되고, nMOS(T2)의 소오스가 출력단자에 접속되며, 이 출력단자가 커패시턴스(C2)를 통해 접지되어 있는 전압플로우회로.
  3. 드레인이 전원에 접속된 nMOS(T2)와, 드레인이 이 nMOS의 소오스에 접속되고 또 소오스가 접지된 제1pMOS(T3)를 구비하며, 이들 nMOS(T2), pMOS(T3)의 게이트에 입력전압(Vin)이 접속되고, nMOS(T2)의 소오스가 출력단에 접속되며, 이 출력단자가 커패시턴스(C2)를 통해 접지되고, 이 커패시턴스(C2)에 병렬로 제2pMOS(T4)가 접속되며, 이 제2pMOS(T4)의 게이트 전기한 입력전압 (Vin)이 접속되어 있는 전압플로우어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930018037A 1992-09-18 1993-09-08 전압플로우어회로 KR940008265A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-275217 1992-09-18
JP4275217A JPH06104667A (ja) 1992-09-18 1992-09-18 ヴォルテージ・フォロワ回路

Publications (1)

Publication Number Publication Date
KR940008265A true KR940008265A (ko) 1994-04-29

Family

ID=17552337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018037A KR940008265A (ko) 1992-09-18 1993-09-08 전압플로우어회로

Country Status (4)

Country Link
US (1) US5319317A (ko)
EP (1) EP0587943A1 (ko)
JP (1) JPH06104667A (ko)
KR (1) KR940008265A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134569A (en) * 1997-01-30 2000-10-17 Sharp Laboratories Of America, Inc. Polyphase interpolator/decimator using continuous-valued, discrete-time signal processing
AU2001291119A1 (en) * 2000-09-21 2002-04-02 Microchip Technology Incorporated An apparatus for active high speed - low power analog voltage drive

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0031583B1 (en) * 1979-12-26 1988-08-17 Kabushiki Kaisha Toshiba A driver circuit for charge coupled device
US4883986A (en) * 1981-05-19 1989-11-28 Tokyo Shibaura Denki Kabushiki Kaisha High density semiconductor circuit using CMOS transistors
EP0101896B1 (en) * 1982-07-30 1988-05-18 Kabushiki Kaisha Toshiba Mos logic circuit
US4798972A (en) * 1987-03-03 1989-01-17 Digital Equipment Corporation Apparatus and method for capacitor coupled complementary buffering

Also Published As

Publication number Publication date
EP0587943A1 (en) 1994-03-23
JPH06104667A (ja) 1994-04-15
US5319317A (en) 1994-06-07

Similar Documents

Publication Publication Date Title
KR940018864A (ko) 반도체 장치
KR980004941A (ko) 출력 전위 공급 회로
KR850006783A (ko) 스위칭 회로
KR880005731A (ko) 레벨변환회로
KR930003522A (ko) 슬루우레이트 스피드엎 회로
KR880001108A (ko) Cmos 입력회로
KR900002566A (ko) 버퍼회로
KR930020850A (ko) 레벨 변환회로
KR900002558A (ko) 출력회로
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR970072701A (ko) 정전기 보호회로
KR890011216A (ko) Mos형 집적회로의 전원 재공급회로
KR940008265A (ko) 전압플로우어회로
KR960039637A (ko) 집적 버퍼회로
KR960030395A (ko) 저전압출력회로 및 반도체장치
KR930011274A (ko) 입력회로
KR880012012A (ko) 논리회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR910021022A (ko) 히스테리시스회로
KR910017743A (ko) 레벨변환회로
KR940004964A (ko) 최소치회로
KR940004963A (ko) 최대치회로
KR870000804A (ko) Cmos파워-온 검출회로
JPS57201337A (en) Logical circuit using schottky junction gate type field effect transistor
KR920001854A (ko) 출력회로장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid