KR890004651B1

KR890004651B1 - 인버터 제어회로

Info

Publication number: KR890004651B1
Application number: KR1019840006544A
Authority: KR
Inventors: 미찌카 우에스기
Original assignee: 가부시기가이샤 도시바; 사바 쇼오이찌
Priority date: 1983-10-20
Filing date: 1984-10-20
Publication date: 1989-11-21
Also published as: US4621316A; GB2149237A; KR850003078A; JPH0736708B2; GB8426554D0; AU556946B2; JPS6087678A; AU3446084A; GB2149237B

Abstract

내용 없음.

Description

인버터 제어회로

제 1 도는 종래의 인버터 제어회로의 주요부의 구성을 도시하는 회로도.

제2(a)도 - 제2(f)도는 본 인버터 제어회로의 작용을 설명하기 위한 타이밍도.

제 3 도는 본 발명에 관한 인버터 제어회로의 한 실시예의 주요부의 구성을 도시하는 회로도.

제4(a)도 - 제4(i)도는 동 실시예의 작용을 설명하기 위한 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10 : 제어회로 20, 40 : 지연회로

30 : 베이스 구동회로 41 : 프리세트 가능한 카운터

42 : OR회로 43 : NOT회로

44 : NAND회로

본 발명은 직류전원에 직렬접속된 2개의 스위칭 소자를 상보적으로 온·오프 제어하는 인버터에 관한 것으로 스위칭 소자의 제어신호 경로에 각각 온 제어신호의 상승 시간을 소정의 폭만 지연시키기 위한 지연회로를 설치한 인버터 제어회로에 관한다.

스위칭소자를 직렬접속한 복수의 스위칭 회로를 직류 전원에 병렬접속하는 동시에 이들의 스위칭회로 마다 직류전원에서 본 정전압측의 스위칭 소자와 부전압측의 스위칭소자를 상보적으로 온·오프 제어한는 인버터에 있어서는 이들 양 스위칭소자가 동시에 온되므로써 발생하는 전원의 단락이나, 스위칭소자 자체의 파괴를 방지하기 위하여 제어신호 경로에 온 제어신호의 상승시간을 소정의 폭만 지연시키는 지연회로를 설치하고 있다.

제 1 도는 스위칭소자로서 트랜지스터를 사용한 경우의 인버터에 적용하는 이와같은 종류의 인버터 제어회로의 주요부의 구성을 도시하고, 트랜지스터 직렬회로에 대응해서 제어회로(10), 지연회로(20) 및 베이스 구동회로(30)가 설치된다.

이중, 제어회로(10)는 NOT회로(11)를 가지고 출력단 a 및 b에는 각각 제2(a)도 및 제2(b)도의 도시와 같이 트랜지스터를 온제어하는 시간 레벨이 되고, 상보적으로 레벨이 변화하는 제어신호가 출력된다.

지연회로(20)는 다이오드(21), 저항(22) 및 콘덴서(23)로 구성되는 충방전 회로와 아날로그 비교기 또는 논리인버터를 사용한 NOT회로(24)로 구성되고, 충반전회로에 의하여 구형파 신호의 상승을 과도적으로 상승시키므로써 그 출력단 c 및 d에는 각각 제2(c)도 및 제2(d)도의 실선으로 도시한 신호가 발생한다.

이들의 신호는 NOT회로(24)에 의하여 반전되나 이때 입력신호 레벨이 미리 정한 레벨 Y₀에 도달한 시점에서 비로소 출력신호가 L레벨로 반전한다. 이 결과 NOT회로(24)의 출력단 e 및 f에는 각각 제2(e)도 및 제2(f)도의 실선으로 표시한 신호가 출력된다.

한편, 베이스구동 회로(30)는 광학 결합기등의 절연소자(31)를 가지고 상기 NOT회로(24)의 출력이 L레벨일때 트랜지스터에 베이스 전류를 유입해서 온제어한다.

이와같이 직류전원에 대하여 직렬접속된 스위칭 소자가 동시에 온이 되는 사태를 방지한다.

여기에서 제어회로(10)에서 출력되는 신호중 H레벨이 되는 구간을 특히 온제어 신호로 하면 이 온제어 신호의 상승이, 예를들면 제2(c)도 및 제2(e)도와 같이 △t시간만 지연된다.

그런데, 상기한 지연회로(20)에 있엇의 저항(22) 및 콘덴서(22)에는 소자 자체의 불균일성 이외에 주위 온도의 변동에 의해서도 값이 변화되고 예를들면 제2(c)도의 도시와 같이 충방전 회로의 출력단 c의 레벨이 실선 X₀에 따라 상승하도록 소자를 선정했을 경우에도 파선 X₁을 따라 급속히 상승하거나 또는 파선 X₂를 따라 완만히 상승하거나 한다.

또, NOT회로(24)는 저항분압 회로등을 구비하고 상기한 것과 동일한 이유로 실선 Y₀로 표시하는 레벨을 설정했을 경우에도 파선 Y₁또는 Y₂에 표시하는 레벨으로 변동하는 일이었다.

이와같이 제2(e)도의 도시와 같이 온제어 신호의 상승을 △T시간만 지연시켜서 시각 T₀에서 트랜지스터를 온하도록 해도 실제로는 시각 T₁또는 시각 T₂에서 온하는 일이 있다.

이것을 예상하여 지연시간 △T를 크게 취하하나 이 지연시간 △t를 크게 취할수록 오프시간이 깊어져서 이로인해 인버터의 출력전압이 저하되는 이외에 출력전압이 불균일해지는 결점이 있었다.

한편 최근에는 제어회로(10), 지연회로(20) 및 베이스 구동회로(30)를 일체화하여 LSI화를 도모하려는 요청이 강해지고 있으나 아날로그 회로가 혼입되는 제 1 도의 구성으로는 이 요청에 응하기가 어려웠다.

본 발명은 상기의 사정을 고려하여 연구된 것으로 스위칭 소자의 온제어 신호의 상승 시간을 지연시킨것에 따르는 인버어터의 출력전압의 저하 및 불균일함을 제거할 수 있고, 또 지연회로를 포함한 제어회로 부분의 LSI화가 극히 용이한 인버터 제어회로의 제공을 목적으로 한다.

본 목적을 달성하기 위하여 본 발명은 스위칭 소자를 직렬 접속한 복수의 스위칭 회로를 직류전원에 병렬 접속하는 동시에 상기 스위칭 회로마다 상기 직류전원에서 본 정전압측의 상기 스위칭 소자와 부전압측의 스위칭 소자를 상보적으로 온·오프 제어하는 제어신호 경로에 각각 온제어신호의 상승시간을 소정의 폭만 지연시키는 지연회로를 설치한 인버터 제어회로에 있어서, 상기 지연회로는 클럭펄스를 계수하여 그 계수치가 소정치에 도달했을때 신호를 발생하는 카운터와 상기 온제어 신호가 가해지는 동안 상기 카운터의 펄스계수 동작을 가능하게 하는 동시에 상기 카운터가 신호를 발생할 때까지 상기 온 제어신호의 통과를 저지하는 논리회로를 구비하는 것을 특징으로 한다.

이하 도면을 참조하여 본 발명의 한 실시예에 대하여 설명한다.

제 3 도는 본 발명에 관한 인버터 제어회로의 주요부의 구성예로서, 제 1 도와 동일부호를 부여한 것은 각각 동일의 요소를 표시한다. 그리고 제 1 도에서는 충방전회로와 NOT회로로 구성되는 지연회로(20)를 사용했으나 여기에서는 프리세트 가능한 카운터(이하 단순히 카운터로 칭한다) (41), OR회로(42), NOT회로(43) 및 NAND회로(44)로 구성되는 지연회로(40)를 사용하고 있다.

여기에서 카운터(41)는 데이터 입력단자 A - D, 클럭신호 입력단자 CK, 자리수 올림신호 출력단자

및 치수(置數) 신호입력단자 LD를 가지고 OR회로(42)의 한쪽의 입력단은 카운터(41)의 자리수올림 출력단자

에, 다른 쪽 입력단자는 도시를 생략한 클럭신호 발생회로에 각각 접속된다. 또 NOT 회로(43)의 입력단은 제어회로(10)의 NOT회로(11)의 입력단에, NOT회로(43)의 출력단은 치수신호 입력단자 LD에 각각 접속된다. 또 NAND회로(44)의 한쪽의 입력단은 카운터(41)의 자리수올림 신호 출력단자

에, 다른쪽의 입력단자는 NOT회로(43)의 입력단에 각각 접속되고, 이 NAND회로(44)의 출력단은 베이스구동회로(30)의 절연소자(31)에 접속된다.

이것들은 스위칭 소자로서의 트랜지스터 1개분의 지연회로로서 이 트랜지스터와 직렬접속되는 트랜지스터에 대응해서 또 하나의 지연회로도 표시하고 있으나 NOT회로(43)의 출력단이 제어회로(10)의 NOT회로(11)의 출력단에 접속되고 있는 이외는 완전히 동일한 구성이므로 그 구성 설명을 생략한다.

상기와 같이 구성된 인버터 제어회로의 작용을 제 4 도의 타이밍도를 참조하여 이하에 설명한다.

우선 카운터(41)는 치수신호 입력단자 LD가 H레벨일때에 데이터 입력단자 A - D에 가해진 데이터가 내부에 세트된다. 또 치수신호 입력단자 LD가 L레벨시 클럭신호 입력단자 CK에 가해지는 클럭펄스가 L레벨에서 H레벨로 변화하는 이른바 펄스의 상승을 검출해서 이것을 계수하고 그 계수치가 최대가 되었을때 자리수 올림신호 출력단자

에서 H레벨의 신호를 출력한다. 또, 제 3 도의 접속선상에 부여한 부호 a, b, d, e, f, h, i는 각각 제 4 도의 도면 번호를 표시하는 부호(a) (b) (d) (e) (f) (h) (i)에 각각 대응하고, 한쪽의 카운터(41)의 계수상태를 제4(c)도에, 다른쪽의 카운터(41)의 계수상태를 제4(g)도에 각각 도시한다.

여기에서, 제4(a)도에 도시하는 클럭신호 CKI가 OR회로(42)에 입력되는 한편 제4(b)도에 도시하는 제어신호가 NOT회로(43)에 입력되면 이 제어신호가 L레벨인 동안 카운터(41)의 치수신호 입력단자는 H레벨로 유지되고, 이 사이에 데이터입력단자 A - D에 가한 데이터, 예를들면 「8」이 이 카운터(41)에 세트된다.

다음에 시각 t₁에서 제어신호가 H레벨로 변화하면, 즉 온 제어신호가 가해지면 카운터(41)는 클럭신호 CKI의 펄스를 1개씩 계수하여 제4(c)도의 도시와 같이 시각 ta에서 그 내용이 최대치, 예를들면 「15」가 되면, 카운터(41)의 자리수올림 신호출력단자

의 레벨이 L레벨에서 H레벨로 변화한다. 이 상태로는 OR회로(42)의 한쪽의 입력단이 H레벨로 유지되므로 클럭신호 CKI가 다른쪽의 입력단자에 가해져도 이 클럭펄스는 계수되지 않고, 따라서 치수 신호 입력단자 LD가 H가 레벨이 되는 시각 t₃까지 자리수올림신호 출력단자

는 제4(d)도의 도시와 같이 H레벨로 유지된다.

한편 NAND회로(44)는 자리수올림 신호가 H레벨이고 제어신호가 H레벨일 때에만 출력단 e가 L레벨이 되므로 제4(e)도의 도시와 같이 시각 t₂에서 시각 t₃까지 L레벨이 되는 신호를 절연소자(31)에 가한다. 따라서, 온 제어신호의 상승이 △t시간만 지연된다.

동일하게 제어회로(10)의 NOT회로(11)를 거쳐 출력되는 제어신호는 제4(f)도, 제4(g)도, 제4(h)도, 제4(i)도와 같이 온 제어신호 상승이 △t시간만 지연된다.

이 경우, 카운터(41)의 최대 계수치를 K_MAX치수 데이터를 D_D클럭펄스의 주기를 T로하면 지연시간 △t는 다음식으로 정해진다.

△t = (K_MAX- D_D)XT …………………………………………………… (1)

따라서 치수데이터를 입력하기 위한 외부장치가 스위치를 포함하고, 이 스위치의 조작에 의해서 임의로 변경할 수 있도록하면 지연시간 △t를 임의로 결정할 수 있고, 경우에 따라서는 치수데이터 D_D를 최대계수치 K_MAX로 하면 제 1 도를 사용해서 설명하 아날로그형의 지연회로에 종속접속할 수도 있다.

이렇게하여 직류전원에 직렬접속된 2개의 트랜지스터가 동시에 온 되는 사태를 방지할 수 있고, 이로인해 전원의 단락이나 트랜지스터의 파괴를 확실히 방지할 수 있다.

또, 상기 실시예에서는 프리세트 가능한 카운터를 사용한 지연회로에 대하여 설명했으나 요는 클록펄스를 계수하고 그 계수치가 소정치에 도달했을때 신호를 발생하는 카운터와 온제어 신호가 가해지는 동안 카운터의 계수 동작을 가능케 하는 동시에 카운터가 신호를 발생할때까지 온 제어신호의 통과를 저지하는 논리회로를 구비하는 지연회로면 상기한 것과 같이 온 제어시간의 상승을 소정의 폭만 지연시킬 수 있다.

또, 상기 실시예에서는 스위칭 소자로서 트랜지스터를 사용하는 경우에 대해서 설명했으나 이 스위칭소자는 다이리스터로도 되고 요는 스위칭소자를 직렬접속한 복수의 스위칭회로를 직류전원에 병렬접속하는 동시에 이 스위칭회로마다 직류전원에서 본 정전전압측의 스위칭소자와 부전압측의 스위칭소자를 상보적으로 온·오프 제어하는 인버터에 모두 적용할 수 있다.

이상의 설명과 같이 본 발명의 인버터 제어회로에 의하면 카운터와 논리회로로 지연회로가 구성되어 있으므로 콘덴서 및 저항등으로 구성했을 경우에 문제가 되는 소자의 불균일, 온도변화 등에 의한 지연시간의 불균일이 없어지고 상보적으로 온·오프 제어하는 스위칭회로의 오프시간을 대폭적으로 단축할 수 있고, 인버터의 출력전압의 저하 및 불균일을 없앨 수 있는 동시에 상간전압 또는 상전압을 평형으로 할 수 있다. 또, 지연회로가 디지틀 소자만으로 구성되고 있으므로 지연회로를 포함한 제어회로를 전체의 LSI 화가 극히 용이해지는 우수한 효과가 있다.

Claims

스위칭 소자를 직렬 접속한 복수의 스위칭 회로를 직류전원에 병렬 접속하는 동시에 상기 스위칭회로마다 상기 직류전원에서 본 정전압측의 상기 스위칭소자와 부전압측의 상기 스위칭소자를 상보적으로 온·오프 제어하는 제어신호 경로에 각각 온제어 신호의 상승시간을 소정의 폭만 지연시키는 지연회로를 설치한 인버터제어회로에 있어서, 상기 지연회로는 클록펄스를 계수하고, 그 계수수치가 소정치에 도달했을때 신호를 발생하는 카운터와, 상기 온 제어신호가 가해지는 동안 상기 카운터의 펄스계수 동작을 가능케 하는 동시에 상기 카운터가 신호를 발생할때까지 상기 온 제어신호의 통과를 저지하는 논리회로를 구비한 것을 특징으로 하는 인버터 제어회로.
제 1 항에 있어서, 상기 카운터는 프리세트 가능한 카운터를 사용한 인버터 제어회로.