KR20030001246A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20030001246A
KR20030001246A KR1020020028676A KR20020028676A KR20030001246A KR 20030001246 A KR20030001246 A KR 20030001246A KR 1020020028676 A KR1020020028676 A KR 1020020028676A KR 20020028676 A KR20020028676 A KR 20020028676A KR 20030001246 A KR20030001246 A KR 20030001246A
Authority
KR
South Korea
Prior art keywords
circuit
switching element
semiconductor switching
drive control
drive
Prior art date
Application number
KR1020020028676A
Other languages
English (en)
Other versions
KR100641860B1 (ko
Inventor
사카타히로시
아라키토루
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030001246A publication Critical patent/KR20030001246A/ko
Application granted granted Critical
Publication of KR100641860B1 publication Critical patent/KR100641860B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
    • H02M1/0845—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system digitally controlled (or with digital control)
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

디바이스들은 종종 특성이 서로 다르기 때문에, 이 디바이스들에 근거한 반도체 칩들은 성능에 변동을 갖는다. 반도체 스위칭소자와, 입력신호 (A) 및 (B)로부터 반도체 스위칭소자의 동작을 제어하기 위한 구동신호 (a) 및 (b)를 출력하는 구동제어수단(1)을 갖는 반도체장치에 있어서, 구동제어수단(1)의 전달지연시간의 변동을 제거하기 위해, 특성 보정용 입력신호로부터 보정신호를 발생하는 특성보정수단(2)을 구비한 반도체장치가 제공된다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체장치의 회로구성에 관한 것으로, 특히 IGBT 등의 절연게이트형 반도체 스위칭소자를 갖는 파워모듈에 설치되며, 그 파워모듈의 전기적 특성을 트리밍하는 회로에 관한 것이다.
도 13에 인버터 회로용 파워모듈을 나타낸 것이다. 구동제어회로는, 입력신호 UPin, VPin, WPin, UNin, VNin 및 WNin을 받을 때, IGBT들의 그룹 1∼6에 대응하는 구동신호 UPout, VPout, WPout, UNout, VNout 및 WNout(도 13에서는 UPout 및UNout 만 나타냄)을 공급한다. 이 도 13에 도시된 파워모듈은 6개의 IGBT를 구동하기 위해 설치된 한 개의 구동제어회로를 포함하지만, 2개 또는 그 이상의 구동제어회로를 가질 수 있다.
도면 중에서 우측 상부에 도시된 것은, 파워모듈에 DC 전력을 공급하기 위한 실리콘 브리지 형태의 정류회로이다. 이때, 전류검출용의 저항 Rs가 IGBT2의 임의의 에미터회로에 설치되어 있지만, 이것이 상당한 전류손실 레벨을 생성하므로, 바람직하게는 제 2 에미터회로에 설치된다.
도 14는 입력신호 UPin 및 UNin의 입출력 동작을 나타낸 타이밍 챠트이다. t1은, 입력신호 UPin의 하이 레벨에서 로우 레벨로의 반전으로부터, 출력신호 UPout의 로우 레벨에서 하이 레벨로의 반전까지 걸리는 지연시간이다. 출력전류 Iup에서 알 수 있듯이, IGBT1은 tonP의 지연시간 후에 스위치온된다. 전자의 지연시간 t1은 구동제어회로에 기인한 것인 반면에, 후자의 지연시간 tonP은 IGBT의 응답시간에 의한 것이다. 더욱 상세하게는, 입력신호 UPin의 하이 레벨에서 로우 레벨로의 반전으로부터 시간 tconP 후에 IGBT1이 스위치온된다.
t2는, 입력신호 UPin의 로우 레벨에서 하이 레벨로의 반전으로부터 출력신호 UPout의 하이 레벨에서 로우 레벨로의 반전까지 걸리는 지연시간이다. 출력전류 Iup로부터 알 수 있듯이, IGBT1이 toffP의 지연시간 후에 스위치오프된다. 더욱 상세하게는, 입력신호 UPin의 로우 레벨에서 하이 레벨로의 반전으로부터 시간 tcoffP 후에 IGBT1이 스위치오프된다.
마찬가지로, 입력신호 UNin의 로우 레벨에서 하이 레벨로의 반전으로부터 시간 tcoffN(= t3 + toffN) 후에 IGBT2가 스위치오프된다. 입력신호 UNin의 하이 레벨에서 로우 레벨로의 반전으로부터 시간 tconN(= t4 + tonN) 후에 IGBT2가 스위치온된다. 도 14에서 알 수 있듯이, 출력신호 UPout 및 UNout은 그들 각각의 입력신호 UPin 및 UNin로부터 반전되어 있다.
전술한 지연시간 tl∼t4, tonP, toffP, toffN 및 tonN은 일정하지 않고, 구동제어회로와 IGBT에 따라 변동한다. 따라서, IGBT1과 IGBT2이 동시에 스위치온하지 않도록 하기 위해, IGBT1의 온 기간보다 IGBT2의 오프 기간이 길어지게 구성하고 있다.
이를 위해, 입력신호 UPin의 로우 레벨 기간보다 입력신호 UNin의 하이 레벨 기간을 도시한 것과 같이 길게 설정할 필요가 있다. 이것은, 입력신호 UNin이 입력 중지 기간(Tdead)을 포함하도록 하여, 더 높은 레벨의 인버터 제어동작을 훨씬 어렵게 한다.
도 15는 도 13에 도시된 구동제어회로에 설치된 과전류 보호회로를 나타낸 것이다. IGBT2에 접속한 센스저항 Rs가 전류 Irs를 수신하면, 센스저항의 일단에서 전위 VRs = Rs·Irs가 발생된다. 전위 VRs가 소정의 트립(trip) 레벨을 넘으면, 과전류 보호회로(3')가 단락의 발생을 검출하고, 구동제어수단(4')의 동작을 정지시키기 위해 단락 방지기능을 수행한다. 그러나, 센스저항의 동작이 거의 균일하지 않은 한편, 과전류 보호회로(3')에 의해 결정된 트립 레벨도 일정하지 않다. 이것은 과전류 보호에 악영향을 미쳐, 단락의 방지를 불충분하게 제공한다.
더구나, 각각의 IGBT의 콜렉터 전류의 상승 또는 하강시에 있어서 전류변화의 기울기가 커질수록, 노이즈가 다량으로 발생한다. 기울기가 작을수록, 스위칭 손실이 증가한다. 이와 같이 노이즈 발생과 스위칭 손실의 증가 사이에는 트레이드 오프의 관계가 있다. 이를 보충하기 위해, 종래기술의 각각의 IGBT는, 최적의 구동상태를 유지하기 위해 전용의 구동 제어회로를 구비하여야 한다.
본 발명은, 전술한 과제를 해결하기 위해 이루어진 것으로, 그것의 목적은, 디바이스의 전기적 특성을 트리밍하여 디바이스들 사이에서의 변동을 제거함으로써, 더 높은 레벨의 인버터 제어 동작을 가능하게 하는 반도체장치와, 단락보호 및 과온도 보호를 고정밀도로 행할 수 있는 반도체장치와, 출력 디바이스의 콜렉터 전류의 상승 및 하강시의 기울기를 최적으로 설정할 수 있는 반도체장치를 제공함에 있다.
도 1은 본 발명의 제 1 실시예를 나타낸 제어기 블록도.
도 2는 도 1의 상세를 나타낸 회로도.
도 3은 도 1에 나타낸 신호의 타이밍 챠트.
도 4는 본 발명의 제 2 실시예를 나타낸 제어기 블록도.
도 5는 도 4의 상세를 나타낸 회로도.
도 6은 도 4에 나타낸 신호의 타이밍 챠트.
도 7은 본 발명의 제 3 실시예를 나타낸 제어기 블록도.
도 8은 도 7의 상세를 나타낸 회로도.
도 9는 도 7에 나타낸 신호의 타이밍 챠트.
도 10은 본 발명의 제 4 실시예를 나타낸 제어기 블록도.
도 11은 도 7의 상세를 나타낸 회로도.
도 12는 도 10에 나타낸 신호의 타이밍 챠트.
도 13은 종래의 파워모듈을 나타낸 회로도.
도 14는 도 13에 도시한 입출력 동작을 나타낸 타이밍 챠트.
도 15는 단락보호 동작을 나타낸 타이밍 챠트.
* 도면의 주요부분에 대한 부호의 설명 *
1: 구동제어회로2: 특성보정회로
3: 과전류 보호회로4: 구동제어회로
5: 특성보정회로7: 과온도 보호회로
8: 온도검출수단9: 구동제어회로
10: 특성보정회로11: 논리회로
12: 지연삽입회로13: 지연삽입회로
21: 기록회로22: EPROM
23: 레지스터91: 논리회로
92: 구동회로
청구항 1에 기재된 본 발명의 일 특징부로서, 반도체 스위칭소자와, 입력신호에 근거하여 이 반도체 스위칭소자의 동작을 제어하는 구동제어수단과, 특성 보정용 입력신호에 근거하여 상기 구동제어수단의 전달지연시간을 임의로 설정하여 각 반도체 스위칭소자의 지연시간의 변동을 제거하는 특성보정수단을 구비한 반도체장치가 제공된다.
청구항 2에 기재된 본 발명의 또 다른 특징부로서, 반도체 스위칭소자와, 이반도체 스위칭소자에 흐르는 전류를 검출하는 전류검출수단과, 이 전류검출수단으로부터의 검출신호가 소정의 트립 레벨을 초과할 때, 상기 반도체 스위칭소자의 동작을 정지시키는 과전류 보호수단과, 상기 트립 레벨을 보정하는 특성보정수단을 구비한 반도체장치가 제공된다.
청구항 3에 기재된 본 발명의 또 다른 특징부로서, 반도체 스위칭소자와, 입력신호에 근거하여 이 반도체 스위칭소자의 동작을 제어하는 구동제어수단을 갖는 반도체장치에 있어서, 구동제어수단 내부에 설치되고 구동능력이 다르게 구성된 한 개 또는 그 이상의 구동 디바이스를 선택하고 이것을 사용하여, 반도체 스위칭소자의 동작특성을 보정하는 특성보정수단을 구비한 것을 반도체장치가 제공된다.
(실시예)
실시예 1
도 1은, 본 발명의 제 1 실시예를 나타낸 제어기 블록도이다. 구동제어회로(1)는, 신호입력단자로부터의 입력신호 Upin 및 UNin에 응답하여, 파워모듈의 출력단자인 P2 및 N2 사이에 직렬로 접속된 U 상의 IGBT1 및 IGBT2 각각의 게이트에 출력신호 UPout 및 UNout을 공급한다. 도 1에는, U 상 만을 나타내었지만, V 상의 IGBT3 및 IGBT4와 W 상의 IGBT5 및 IGBT6를 구동하는 동일한 회로를 포함한다.
도 2는 구동제어회로(1) 및 특성보정회로(2)의 상세한 회로 구성을 나타낸 것이다. 구동제어회로(1)는, 입력신호 UPin을 지연삽입회로(12)의 라인 L1에 의해수신된 논리신호로서 변환하는 논리회로(11)를 구비한다. 지연삽입회로(12)는, 라인 L1과 접지 사이에 대응하는 스위치 S1, S2 및 S3와 접속된 3개의 커패시터 C1, C2 및 C3를 갖는다. 라인 L1에는 전류 I1이 공급된다.
상기 라인 L1은 반전기 INV1를 거쳐 또 다른 지연삽입회로(13)의 라인 L2에 접속된다. 마찬가지로, 지연삽입회로(13)는 라인 L2와 접지 사이에 대응하는 스위치 S4, S5 및 S6와 접속된 커패시터 C4, C5 및 C6를 갖는다. 라인 L2에는 전류 I2가 공급된다. 더구나, 이 라인 L2는 반전기 INV2를 거쳐 구동회로(14)에 접속된다. 이 구동회로(14)는 IGBT1에 구동신호 UPout을 공급한다.
커패시터 C1, C2, C3, C4, C5 및 C6의 동일하거나 서로 다른 정전용량을 가질 수 있다. 또한, 그룹을 이루는 커패시터의 개수는 3개로 한정되지 않는다.
특성보정회로(2)는, 특성보정신호를 EPROM(22)에 기록하는 기록회로(21)를 구비하며, 이 EPROM의 데이터가 레지스터(23)에 의해 래치된다. 레지스터(23)는, 대응하는 스위치 S1∼S6에 대한 구동신호로서 래치 데이터 d1∼d6를 발생하여 전달한다. 이것은, 특성보정신호에 의해 상기 스위치 S1∼S6가 원하는 상태로 스위치온 및 오프될 수 있도록 한다.
도 2에 도시된 구동제어회로(1)의 동작을 도 3에 도시된 타이밍 챠트를 참조하여 설명한다. 입력신호 UNin은, 도 14의 것과 다르게, 입력중지시간(Tdead)이 포함되지 않고, 반전된 입력신호 UPin과 정확히 동기되어 있다. 지연시간 t11은, 입력신호 UPin의 하이 레벨에서 로우 레벨로의 반전으로부터, 출력신호 UPout의 로우 레벨에서 하이 레벨로의 반전까지 걸리는 구동제어회로(1) 내부의 지연시간이다.스위치 S1∼S3가 스위치 오프로 유지될 때, 지연삽입회로(12)에서의 지연시간은 0이므로, 지연시간 t11은 도 14에 나타낸 지연시간 t1과 동일하다.
지연시간 t12는, 입력신호 UPin의 로우 레벨에서 하이 레벨로의 반전으로부터 출력신호 UPout의 하이 레벨에서 로우 레벨로의 반전까지 걸리는 구동제어회로(1) 내의 지연시간이다. 스위치 S4∼S6가 스위치 오프로 유지될 때, 이 지연삽입회로(33)에서의 지연시간은 0이므로, 지연시간 t12는 도 14에 나타낸 지연시간 t2와 동일하다.
도 2에 도시된 구동제어회로(1)는 입력신호 UPin 만에 대한 한 개의 회로를 나타내고 있지만, 실제로는 입력신호 UNin, VPin, VNin, WPin 및 WNin에 대해서도 각각 (지연삽입회로나 특성보정회로를 갖는) 동일한 회로를 구비한다. 따라서, t13은, 입력신호 UNin의 로우 레벨에서 하이 레벨로의 반전으로부터 출력신호 UNout의 하이 레벨에서 로우 레벨로의 반전까지 걸리는 지연시간이다. t14는, 입력신호 UNin의 하이 레벨에서 로우 레벨로의 반전으로부터 출력신호 UNout의 로우 레벨에서 하이 레벨로의 레벨 반전까지 걸리는 지연시간이다. 이들 지연시간도 t11 및 t12과 마찬가지로 임의로 설정할 수 있다.
IGBT1은, 입력신호 UPin의 하이 레벨에서 로우 레벨로의 반전으로부터 지연시간 t11 후에, 그것의 출력신호 UPout이 로우 레벨에서 하이 레벨로 반전함에 따라, 기간 tonP(그것의 응답시간) 후에 스위치온된다. 더욱 상세하게는, IGBT1은 입력신호 UPin의 하이 레벨에서 로우 레벨로의 반전으로부터 기간 tconP 후에 스위치온된다.
이에 반해, 이 IGBT1는, 입력신호 UPin의 로우 레벨에서 하이 레벨로의 반전으로부터 지연시간 t12 후에 그것의 출력신호 UPout이 하이 레벨에서 로우 레벨로 반전함에 따라, 기간 toffP(그것의 응답시간) 후에 스위치오프된다. 더욱 상세하게는, IGBT1는 입력신호 UPin의 로우 레벨에서 하이 레벨로의 반전으로부터 기간 tcoffP 후에 스위치오프된다.
마찬가지로, IGBT2는, 입력신호 UNin의 로우 레벨에서 하이 레벨로의 반전으로부터 지연시간 t13 후에 그것의 출력신호 UNout가 하이 레벨에서 로우 레벨로 반전함에 따라, 기간 toffN(그것의 응답시간) 후에 스위치오프된다. 더욱 상세하게는, 입력신호 UNin의 로우 레벨에서 하이 레벨로의 반전으로부터 기간 tcoffN 후에 스위치오프한다.
이 IGBT2는, 입력신호 UNin의 하이 레벨에서 로우 레벨로의 반전으로부터 지연시간 t14 후에 그것의 출력신호 UNou가 로우 레벨에서 하이 레벨로 반전함에 따라, 기간 tonN(그것의 응답시간) 후에 스위치온한다. 특히, IGBT2는 입력신호 UNin의 하이 레벨에서 로우 레벨로의 반전으로부터 기간 tcon 후에 스위치온한다.
2개의 입력신호 UPin 및 UNin이 도 3에 도시된 것과 같이 동기되더라도, 구동제어회로(1)에 있어서 지연시간과 IGBT 각각의 반응시간이 균일하지 않으므로, tconP≠tcoffN이 성립한다. 그 결과, IGBT1의 스위치온은 IGBT2의 스위치오프가 시간상 일치하지 않는다. 또한, tcoffP≠tconN가 성립하기 때문에, IGBT1의 스위치오프가 IGBT2의 스위치온과 시간상 일치하지 않는다.
그러나, 특성보정신호에 의해,
전체 스위치의 스위치오프
스위치들 중에서 어느 1개의 스위치온
스위치들 중에서 어느 2개의 스위치온
전체 스위치의 스위치온
중에서 스위치의 동작을 선택하는 것에 의해, 지연시간 t11 또는 t13이 조정될 수 있다. 더욱 상세하게는, 도 3에 도시된 tconP≒tcoffN에서, IGBT1은 IGBT2의 스위치온 타이밍으로 스위치온될 수 있다. 마찬가지로, 지연시간 t12 및 t14가 tcoffP≒tconN를 갖도록 조정되면, IGBT1은 IGBT2의 스위치온의 타이밍으로 스위치오프될 수 있다.
tconP≒tcoffN 및 tcoffP≒tconN이라고 하면, 구동제어회로(1) 및 IGBT들의 응답시간을 포함한 디바이스의 전체 구성에서의 지연시간의 변동을 제거할 수 있다. 이것은 입력중지시간(Tdead)의 사용을 필요로 하지 않으므로, 더 높은 레벨의 인버터 제어 동작을 가능하게 한다. 이와 달리, 시간 및 온도 변화에 따른 열화로 인해 지연시간이 약간 드리프트하기 때문에, 이 드리프트의 영향을 상쇄하기 위해 입력중지시간 Tdead가 제공되는 것이 바람직하다. 이 경우, 기간 Tdead는 종래기술의 것과 비교하여 현저히 짧기 때문에, 매우 진보된 인버터 제어 동작을 거의 방해하지 않는다.
특성보정회로(2)의 EPROM(22)은 불휘발성 메모리 또는 원타임 ROM일 수 있다. 이 특성보정회로(2)는 구동제어회로(1) 내부에 집적회로 형태로 설치될 수 있다.
실시예 2
도 4는, 본 발명의 제 2 실시예를 나타낸 제어기 블록도이다. 구동제어회로(4)는, 입력신호 C를 논리신호로서 전달하는 논리회로(41)와, 이 논리신호에 따라 구동신호 c를 전달하도록 구성된 구동회로(42)를 구비한다.
과전류 보호회로(3)는 비교기(31)를 구비하고, 이 비교기의 비반전 입력단자는 IGBT2의 제 2 에미터에 접속된 센스저항 Rs의 일단에서 생긴 Vs를 수신한다. 기준전압 Vref는, 4개의 직렬접속된 저항의 동작에 의해 3개의 성분 Vref1∼Vref3로 분할되고, 이들 성분은 3개의 스위치 S1∼S3의 동작에 의해 서로 다른 트립 레벨로서 비교기(31)의 반전 입력 단자에 접속된다. 이 비교기(31)의 출력신호는 상기 논리회로(41)에 차단신호로서 전달된다.
특성보정회로(5)는 상기 스위치 S1∼S3 중에서 어느 1개를 스위치온하기 위해 설치된 것으로, 그것의 회로구성은 도 2에 도시된 특성보정회로(2)와 동일하다. 이 특성보정회로(5)도 불휘발성 메모리 또는 원타임 ROM일 수 있는 EPROM을 구비한다. 특성보정회로(5)는, 이 구동제어회로(4) 내부에 집적회로 형태로 구현될 수 있다.
전술한 것과 같이, 센스저항 Rs과 과전류 보호회로(3)에서 설정되어 있는 트립 레벨 또는 에미터의 분류비(shunting ratio)가 서로 다른 유니트들마다 변동한다. 이것은, 과전류 보호를 방해하여 불충분한 단락 방지를 제공한다. 본 실시예에서는, 도 6에 나타낸 것과 같이, 실측 결과에 근거하여 트립 레벨이 Vref1, Vref2및 Vref3로부터 유리하게 선택될 수 있도록 한다. 그 결과, 과전류 보호를 올바르게 수행할 수 있다. 최적값이 선택되는 트립 레벨의 개수는 3개로 한정되지 않는다.
실시예 3
도 7은, 본 발명의 제 3 실시예를 나타낸 제어기 블록도를 나타낸 것이다. 도 8은 도 7의 상세를 나타낸 것이다. 도 7 및 도 8에 있어서, 동일한 구성요소는 동일한 참조번호로 나타내었다. 과온도 보호회로 7은 과전류 보호회로 3과 거의 동일하다. 특히, 그것의 비교기(71)는 비반전 입력단자에서 온도검출수단(8)으로부터 온도신호 Vt를 수신한다.
IGBT1의 동작온도가 높아지고, 이 온도신호 Vt가 소정의 트립 레벨을 상회하면, 차단신호가 구동제어회로(4)로 전달되어, 입력신호 D로부터 발생된 구동신호 d가 차단된다. 그러나, 이 과온도 보호회로(7)에 있어서는 과온도 보호에 대한 트립 레벨 및 온도검출수단(8)의 측정값에 변동이 존재하여, 정확한 과온도 보호가 곤란하다.
본 실시예에서는, 도 9에 도시된 것과 같이, 트립 레벨을 Vref1, Vref2 및 Vref3로부터 유리하게 선택될 수 있도록 한다. 트립 레벨이 실측결과로부터 최적의 설정으로 제어되기 때문에, 더 높은 정밀도로 과온도 보호가 수행될 수 있다.
실시예 4
도 10은, 본 발명의 제 4 실시예를 나타낸 제어기 블록도이다. 도 11은 도 10의 상세를 나타낸 것이다. 구동제어회로(9)는, 입력신호 E를 논리신호로서 전달하는 논리회로(91)와, 구동회로(92)를 구비한다. n 타입의 FET 트랜지스터 T1, T3, T5의 각 드레인은, 해당 구동제어회로(9)의 출력단자에 접속된다. 그들의 각 게이트는 해당하는 스위치 S1, S3 및 S5의 동작에 의해 논리회로(91)의 출력단자 또는 그들 자신의 소스에 접속된다.
마찬가지로, p 타입의 FET 트랜지스터 T2, T4, T6의 각 드레인은 구동제어회로(9)의 출력단자에 접속된다. 이들의 게이트는 해당하는 스위치 S2, S4 및 S6의 동작에 의해 논리회로(91)의 출력단자 또는 그들 자신의 소스에 접속된다. 각 스위치 S1∼S6는, 특성보정회로(10)에 설치된 레지스터로부터 수신된 대응하는 신호 d1∼d6에 의해 구동된다.
입력신호 E의 하강에 따라, 트랜지스터 T1, T3, T5의 중에서, 논리회로(91)의 출력부에 접속되어 있던 트랜지스터가 구동된다. 상기 입력신호 E가 상승하면, 트랜지스터 T2, T4, T6 중에서, 논리회로(91)의 출력부에 접속되어 있던 트랜지스터가 구동된다. 이들 구동된 트랜지스터의 출력전류의 합이 구동신호 e로서 출력된다.
이때의 동작을 도 12의 타이밍 챠트에 나타내었다. 구동신호 e1은, 트랜지스터 T1 및 T2의 출력의 조합이다. 또한, 구동신호 e2는 트랜지스터 T3 및 T4의 출력의 조합에 해당한다. 트랜지스터 T1 및 T2의 조합에 비해, 트랜지스터 T3 및 T4의 조합이 구동능력이 더 크다는 것이 명백하다. 따라서, 구동신호 e2가 구동신호 e1에 비해 상승부 및 하강부가 더 완만하게 될 수 있다. I1 및 I2로 표시된 것은, 각각 구동신호 e1 및 e2를 사용한 IGBT2의 콜렉터 전류이다.
종래에는, 각각의 IGBT의 전류용량에 의존하여 구동제어회로의 구동능력을 변경해야만 하였다. 본 실시예는, 여러가지의 구동용량을 갖는 복수의 트랜지스터의 그룹으로부터 구동회로가 적절히 선택될 수 있도록 하여, IGBT2의 콜렉터 전류(출력)의 상승 또는 하강시의 기울기를 선택할 수 있도록 한다. 또한, 이 특성보정회로(10)는 불휘발성 메모리 또는 원타임 ROM일 수 있으며 본 구동제어회로(9)에 집적회로 형태로 내장될 수 있는 EPROM을 구비한다.
구동되는 트랜지스터 세트는, T1-T2, T3-T4 및 T5-T6에 한정되지 않으며, T1-T4와 같은 임의의 쌍, 또는 (T1+T3)-(T2+T4)와 같은 임의의 조합일 수 있다.
청구항 1에 기재된 것과 같이, 반도체 스위칭소자의 지연시간은 지연시간의 변동을 제거하기 위해 구동회로에서 원하는 길이로 설정된다. 따라서, 입력 중지시간 기간(Tdead)의 설정이 불필요하게 되어, 고정밀도로 인버터 제어 동작을 수행할 수 있다.
청구항 2에 기재된 것과 같이, 과전류를 판단하는데 사용된 트립 레벨이 원하는 설정으로 임의로 결정될 수 있으므로, 단락보호를 고정밀도로 행할 수 있다.
청구항 3에 기재된 것과 같이, 구동회로가 전류용량이 다른 복수개의 구동 디바이스를 구비하여, 이들 구동 디바이스로부터 최적의 것을 선택할 수 있다. 따라서, 반도체 스위칭소자의 콜렉터 전류의 상승 및 하강시의 기울기를 임의로 설정할 수 있다.

Claims (3)

  1. 반도체 스위칭소자와,
    입력신호에 근거하여 이 반도체 스위칭소자의 동작을 제어하는 구동제어수단과,
    특성 보정용 입력신호에 근거하여 상기 구동제어수단의 전달지연시간을 임의로 설정하여 각 반도체 스위칭소자의 지연시간의 변동을 제거하는 특성보정수단을 구비한 것을 특징으로 하는 반도체장치.
  2. 반도체 스위칭소자와,
    이 반도체 스위칭소자에 흐르는 전류를 검출하는 전류검출수단과,
    이 전류검출수단으로부터의 검출신호가 소정의 트립 레벨을 초과할 때, 상기 반도체 스위칭소자의 동작을 정지시키는 과전류 보호수단과,
    상기 트립 레벨을 보정하는 특성보정수단을 구비한 것을 특징으로 하는 반도체장치.
  3. 반도체 스위칭소자와, 이 반도체 스위칭소자의 동작을 제어하는 구동제어수단을 갖는 반도체장치에 있어서,
    구동제어수단 내부에 설치되고 서로 다른 구동능력을 갖는 복수의 구동 디바이스와,
    한 개 또는 그 이상의 구동 디바이스를 선택하는 선택수단과,
    선택수단에 의해 반도체 스위칭소자의 동작특성을 보정하는 특성보정수단을 구비한 것을 특징으로 하는 반도체장치.
KR1020020028676A 2001-06-27 2002-05-23 반도체장치 KR100641860B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001194904 2001-06-27
JPJP-P-2001-00194904 2001-06-27

Publications (2)

Publication Number Publication Date
KR20030001246A true KR20030001246A (ko) 2003-01-06
KR100641860B1 KR100641860B1 (ko) 2006-11-03

Family

ID=19032959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020028676A KR100641860B1 (ko) 2001-06-27 2002-05-23 반도체장치

Country Status (4)

Country Link
US (3) US7132868B2 (ko)
KR (1) KR100641860B1 (ko)
DE (1) DE10223496A1 (ko)
FR (3) FR2826803B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040263203A1 (en) * 2003-06-27 2004-12-30 Intel Corporation Signal compensation
SE527687C2 (sv) * 2004-08-31 2006-05-09 Abb Technology Ltd Anordning och metod för styrning av en spänningsstyv strömriktare
JP2006096095A (ja) * 2004-09-28 2006-04-13 Fuji Heavy Ind Ltd 車載機器制御装置
JP4816182B2 (ja) * 2006-03-23 2011-11-16 株式会社日立製作所 スイッチング素子の駆動回路
US8638129B2 (en) * 2008-08-20 2014-01-28 Infineon Technologies Ag Power circuit
DE102009030740A1 (de) * 2009-06-26 2010-12-30 Siemens Aktiengesellschaft Kommutierungsverfahren einer Stromrichterphase mit rückwärts leitfähigen IGBTs
DE102010024038A1 (de) * 2010-06-16 2011-12-22 Converteam Technology Ltd. Verfahren sowie elektrische Schaltung zum Betreiben eines elektrischen Leistungshalbleiter-Bauelements
JP5392578B2 (ja) 2011-01-28 2014-01-22 株式会社デンソー 電子装置
JP2013055801A (ja) * 2011-09-05 2013-03-21 Nissan Motor Co Ltd 電力変換装置
JP5786571B2 (ja) 2011-09-07 2015-09-30 富士電機株式会社 パワー半導体装置の温度測定装置
JP5645782B2 (ja) 2011-09-14 2014-12-24 三菱電機株式会社 パワーモジュール
JP5469228B1 (ja) * 2012-10-22 2014-04-16 三菱電機株式会社 スイッチ素子駆動装置
CN103873038B (zh) * 2012-12-17 2017-02-08 快捷半导体(苏州)有限公司 一种延时时间调整电路、方法和集成电路
CN103105554A (zh) * 2013-01-29 2013-05-15 上海电气集团股份有限公司 基于双脉冲的两电平变流器开关性能的测试电路及方法
CN114050812A (zh) 2013-11-14 2022-02-15 三菱电机株式会社 半导体开关元件的驱动电路
JP6349856B2 (ja) 2014-03-27 2018-07-04 株式会社デンソー 駆動装置
JP6349855B2 (ja) 2014-03-27 2018-07-04 株式会社デンソー 駆動装置
US9621138B1 (en) * 2015-11-05 2017-04-11 Nxp B.V. Slew control using a switched capacitor circuit
JP6787592B2 (ja) 2016-03-04 2020-11-18 富士電機株式会社 半導体素子の駆動装置
JP2017212870A (ja) * 2016-05-20 2017-11-30 株式会社デンソー スイッチング素子の駆動制御装置
JP6965537B2 (ja) * 2017-03-16 2021-11-10 富士電機株式会社 半導体素子の駆動装置
JP7059564B2 (ja) * 2017-10-17 2022-04-26 富士電機株式会社 半導体装置
DE102018105683A1 (de) 2018-03-12 2019-09-12 Woodward Kempen Gmbh Verfahren zum Betreiben eines elektronischen Leistungsschalters eines Umrichters

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2852943C3 (de) * 1978-12-07 1981-09-10 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Anordnung mit einem verzögerungsbehafteten Halbleiterschalter
DE2945200C2 (de) * 1979-11-09 1983-05-26 Krautkrämer GmbH, 5000 Köln Verfahren und Schaltungsvorrichtung zur Erzeugung von Sägezahnimpulsen sowie Verwendung derartiger Schaltungsvorrichtungen in Ultraschall-Meßgeräten
JPS6161518A (ja) 1984-09-03 1986-03-29 Hitachi Ltd トランジスタドライブ回路
US4751403A (en) * 1984-06-15 1988-06-14 Hitachi, Ltd. Transistor driving circuit and circuit controlling method
JPS6135609A (ja) 1984-07-28 1986-02-20 Fujitsu Ltd 位相可変回路
FR2580878B1 (fr) * 1985-04-17 1987-11-27 Jeumont Schneider Procede de commande de l'instant d'ouverture d'un interrupteur, et circuit logique correspondant
IT1218193B (it) 1986-12-12 1990-04-12 Grass Valley Group Circuito di compensazione del ritardo di commutazione in interdizione ad esempio di diodi led
US4837457A (en) * 1986-12-19 1989-06-06 U.S. Philips Corp. High voltage power transistor circuits
JPS63238713A (ja) * 1987-03-26 1988-10-04 Oki Electric Ind Co Ltd 遅延回路
DE3714174A1 (de) 1987-04-24 1988-11-10 Licentia Gmbh Symmetrierung der abzuschaltenden stroeme parallelgeschalteter, gategesteuerter halbleiter
DE3714173A1 (de) 1987-04-24 1988-11-10 Licentia Gmbh Vergleichmaessigung der spannungsaufteilung beim abschalten einer reihenschaltung gategesteuerter halbleiter
CS268231B1 (en) 1988-01-15 1990-03-14 Kokes Antonin Connection for compensation of electric current switches turn-off time
FR2626927B1 (fr) 1988-02-05 1995-05-19 Sgs Thomson Microelectronics Protection d'autoradio par carte a puce
US4924120A (en) * 1988-06-29 1990-05-08 Texas Instruments Incorporated Low noise output circuit
DE3836990A1 (de) 1988-10-31 1990-05-03 Porsche Ag Ueberwachungsschutzschaltung
NL8900609A (nl) 1989-03-14 1990-10-01 Nedap Nv Stuurschakeling.
JPH0344109A (ja) 1989-07-11 1991-02-26 Nec Corp 出力バッファ
JP2754779B2 (ja) 1989-08-30 1998-05-20 日本電気株式会社 Ｌｓｉ内蔵基準電流源回路
JPH03127513A (ja) 1989-10-12 1991-05-30 Mitsubishi Electric Corp 半導体集積回路
US5220208A (en) * 1991-04-29 1993-06-15 Texas Instruments Incorporated Circuitry and method for controlling current in an electronic circuit
DE4137277C1 (en) 1991-11-13 1993-01-21 Ant Nachrichtentechnik Gmbh, 7150 Backnang, De Current limiter circuit e.g. for use in satellite - has Zener diode between control electrode of MOSFET and main current path and uses comparator to control limiting threshold
JPH07205469A (ja) * 1992-03-27 1995-08-08 Nec Data Terminal Ltd サーマルヘッド
JP2777307B2 (ja) * 1992-04-28 1998-07-16 株式会社東芝 短絡保護回路
JPH05315852A (ja) * 1992-05-12 1993-11-26 Fuji Electric Co Ltd 電流制限回路および電流制限回路用定電圧源
US5592058A (en) * 1992-05-27 1997-01-07 General Electric Company Control system and methods for a multiparameter electronically commutated motor
JP3084982B2 (ja) * 1992-11-25 2000-09-04 富士電機株式会社 半導体装置
DE4403941C2 (de) * 1994-02-08 2000-05-18 Abb Schweiz Ag Verfahren und Schaltungsanordnung zur Ansteuerung von Halbleiterschaltern einer Reihenschaltung
US5497119A (en) * 1994-06-01 1996-03-05 Intel Corporation High precision voltage regulation circuit for programming multilevel flash memory
KR100235000B1 (ko) 1995-11-29 1999-12-15 정몽규 차량운행시미끄럼방지장치
DE19545904C2 (de) 1995-12-08 1998-01-15 Siemens Ag Integrierte Schaltung mit programmierbarem Pad-Treiber
KR200235000Y1 (ko) * 1995-12-30 2001-10-25 정훈보 철도차량용스위칭소자의과전류검출회로
US6028488A (en) * 1996-11-08 2000-02-22 Texas Instruments Incorporated Digitally-controlled oscillator with switched-capacitor frequency selection
KR19980072428A (ko) * 1997-03-05 1998-11-05 김광호 3상 pwm 방식 인버터에서의 전압 왜곡 보상방법
JPH11112313A (ja) * 1997-10-02 1999-04-23 Mitsubishi Electric Corp 半導体回路及びパワートランジスタ保護回路
TW407212B (en) * 1997-10-31 2000-10-01 Toshiba Battery Battery remaining capacity measuring device
DE19755984C2 (de) 1997-12-17 2002-12-12 Alcatel Sa Verfahren und Schaltungsanordnung zur Sperrspannungsausgleichsregelung in einer Reihenschaltung gategesteuerter Halbleiter
US6175928B1 (en) * 1997-12-31 2001-01-16 Intel Corporation Reducing timing variance of signals from an electronic device
US6268753B1 (en) * 1998-04-15 2001-07-31 Texas Instruments Incorporated Delay element that has a variable wide-range delay capability
JP2000052051A (ja) * 1998-08-10 2000-02-22 Miyachi Technos Corp インバータ式抵抗溶接制御装置
JP3773664B2 (ja) * 1998-09-11 2006-05-10 三菱電機株式会社 駆動制御装置、モジュール、および、複合モジュール
JP3958446B2 (ja) * 1998-09-22 2007-08-15 富士通株式会社 半導体記憶装置及び半導体記憶装置の試験方法
KR100291447B1 (ko) 1998-12-10 2001-06-01 윤종용 스위칭모드 전원공급장치의 과부하 보호장치
US6262618B1 (en) * 1999-01-12 2001-07-17 International Rectifier Corporation Shoot-through prevention circuit for motor controller integrated circuit gate driver
WO2000046924A1 (en) 1999-02-05 2000-08-10 Koninklijke Philips Electronics N.V. Driving a switching transistor
JP3789247B2 (ja) * 1999-02-26 2006-06-21 Ｎｅｃエレクトロニクス株式会社 クロック周期検知回路
JP3637848B2 (ja) 1999-09-30 2005-04-13 株式会社デンソー 負荷駆動回路
US6194884B1 (en) * 1999-11-23 2001-02-27 Delphi Technologies, Inc. Circuitry for maintaining a substantially constant sense current to load current ratio through an electrical load driving device
US6630749B1 (en) * 1999-11-29 2003-10-07 Autonetworks Technologies, Ltd. Automobile power source monitor
JP3805167B2 (ja) * 2000-04-28 2006-08-02 キヤノン株式会社 画像形成装置およびその制御方法、記憶媒体
US6639432B1 (en) * 2000-07-20 2003-10-28 Cypress Semiconductor Corp. Self calibrating, zero power precision input threshold circuit
US6525966B1 (en) * 2000-12-06 2003-02-25 Advanced Micro Devices, Inc. Method and apparatus for adjusting on-chip current reference for EEPROM sensing
EP1221771A1 (en) * 2001-01-08 2002-07-10 STMicroelectronics S.r.l. High configurability output-buffer circuit
JP2002232280A (ja) * 2001-02-06 2002-08-16 Denso Corp 負荷制御装置

Also Published As

Publication number Publication date
US7274223B2 (en) 2007-09-25
FR2827441A1 (fr) 2003-01-17
DE10223496A1 (de) 2003-01-23
FR2826803A1 (fr) 2003-01-03
US20030001630A1 (en) 2003-01-02
FR2827442B1 (fr) 2005-07-29
FR2827442A1 (fr) 2003-01-17
KR100641860B1 (ko) 2006-11-03
FR2827441B1 (fr) 2005-07-29
US6838914B2 (en) 2005-01-04
US20030206040A1 (en) 2003-11-06
FR2826803B1 (fr) 2005-11-11
US20030206039A1 (en) 2003-11-06
US7132868B2 (en) 2006-11-07

Similar Documents

Publication Publication Date Title
KR100641860B1 (ko) 반도체장치
US8427225B2 (en) Gate driving circuit
US10374599B2 (en) Delay-time correction circuit, semiconductor-device drive circuit, and semiconductor device
KR20050011674A (ko) 반도체장치
US9729139B2 (en) Cooperative control method for power semiconductor elements connected in parallel, current balance control device, and power module
JP6773141B2 (ja) 絶縁ゲート型半導体デバイス駆動回路の集積回路
US9590612B2 (en) Drive circuit of voltage-controlled device
KR970005567B1 (ko) 단락 보호 회로
US10256807B2 (en) Driving device for semiconductor elements
WO2018225436A1 (ja) ゲート駆動装置
US9318973B2 (en) Driving device
JP2005348429A (ja) 半導体装置
JP2003087104A (ja) 半導体装置
KR102550987B1 (ko) 센서 장치 및 그것의 검사 방법
JP2006020336A (ja) 半導体装置
JP2000036731A (ja) 半導体電力変換器
JP2005333667A (ja) 半導体装置
JP2006047039A (ja) 温度検知回路、および温度検知回路を備えたパワー半導体装置
JP2008118767A (ja) 電流制限回路
US20180048302A1 (en) Drive circuit and semiconductor device
KR100278678B1 (ko) 광결합소자의 스위칭 시간 보상 회로
WO2023195487A1 (ja) 半導体装置および過電流保護装置
US6831488B1 (en) Semiconductor integrated circuit device having an active pull-up/pull-down circuit
US20110169542A1 (en) Delay circuit of semiconductor memory apparatus and method for delaying
KR100278677B1 (ko) 광결합소자의 스위칭 시간 보상회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050330

Effective date: 20060714

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee