FR2826803A1 - Dispositif a semiconducteur - Google Patents

Dispositif a semiconducteur Download PDF

Info

Publication number
FR2826803A1
FR2826803A1 FR0206357A FR0206357A FR2826803A1 FR 2826803 A1 FR2826803 A1 FR 2826803A1 FR 0206357 A FR0206357 A FR 0206357A FR 0206357 A FR0206357 A FR 0206357A FR 2826803 A1 FR2826803 A1 FR 2826803A1
Authority
FR
France
Prior art keywords
circuit
signal
input signal
delay time
drive control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0206357A
Other languages
English (en)
Other versions
FR2826803B1 (fr
Inventor
Hiroshi Sakata
Toru Araki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2826803A1 publication Critical patent/FR2826803A1/fr
Application granted granted Critical
Publication of FR2826803B1 publication Critical patent/FR2826803B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
    • H02M1/0845—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system digitally controlled (or with digital control)
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

Du fait que différents exemplaires de dispositifs ont souvent des caractéristiques mutuellement différentes, des circuits intégrés basés sur les dispositifs présentent des discordances dans leur fonctionnement. L'invention procure un dispositif à semiconducteur ayant un élément de commutation à semiconducteur (IGBT1, IGBT2) et un moyen de commande d'attaque (1) pour générer des signaux d'attaque (UPout, UNout) à partir de signaux d'entrée (UPin, UNin), pour commander l'action de l'élément de commutation à semiconducteur. Un moyen de compensation de caractéristiques (2) est incorporé pour générer, à partir d'un signal d'entrée de compensation de caractéristiques, un signal de compensation destiné à éliminer des variations dans le temps de retard de transmission du moyen de commande d'attaque (1).

Description

o distribué.
DISPOSITIF A SEMICONDUCTEUR
La présente invention concerne une configuration de circuit dans un dispositif à semiconducteur et en particulier un circuit incorporé dans un module de puissance qui comporte des éléments de commutation à semiconducteur d'un type à grille isolée, tels que des transistors bipo-
laires à grille isolée, ou IGBT, pour ajuster des caractéristiques électri-
ques du module de puissance.
La figure 13 montre un module de puissance pour un circuit on-
duleur. Lorsqu'un circuit de commande d'attaque reçoit des signaux d'en trée UPin, VPin, WPin, UNin, UNin et WNin, il fournit à un groupe d'lGBT 1 à 6 des signaux d'attaque correspondants UPout, VPout, WPout, UNout,
VNout et WNout (seuis UPout et UNout) sont représentés sur la figure 13.
Bien que le module de puissance représenté sur la figure 13 comprenne un seul circuit de commande d'attaque incorporé pour attaquer six IGBT,
il peut avoir deux circuits de commande d'attaque, ou plus.
Dans la partie supérieure droite du dessin, on voit un circuit re-
dresseur du type en pont au silicium, pour fournir de l'énergie continue au module de puissance. Du fait qu'une résistance Rs pour la détection de courant est installée dans tout circuit d'émetteur de l'IGBT2, elle peut
produire un niveau considérable de perte de courant, et elle est de préfé-
rence installée dans le circuit du second émetteur.
La figure 14 est un diagramme temporel montrant des actions d'entrée et de sortie des signaux d'entrée UPin et UNin. t1 désigne un retard qu'on observe entre l'inversion du signal d'entrée UPin passant du
niveau haut au niveau bas, et l'inversion du signal de sortie UPout pas-
sant du niveau bas au niveau haut. Comme il ressort d'un courant de sor-
tie lup, I'IGBT1 est commoté à l'état conducteur après un retard d'une du-
rée tonP. Le retard t1 mentionné en premier est attribué au circuit de commande d'attaque, tandis que le retard tonP mentionné en dernier est un temps de réponse de l'IGBT. Plus précisément, I'IGBT1 est commuté à l'état conducteur au bout d'une durée tconP aprés l'inversion du signal
d'entrée UPin passant du niveau haut au niveau bas.
t2 désigne un retard observé à partir de l'inversion du signal d'entrée UPin passant du niveau bas au niveau haut, jusqu'à l'inversion du signal de sortie UPout passant du niveau haut au niveau bas. Comme il ressort d'un courant de sortie lup, I'IGBT1 est commuté à l'état bloqué après un temps de retard toffP. Plus précisément, I'IGBT1 est commuté à i'état bloqué au bout d'une durée tcoffP à partir de l'inversion du signal
d'entrée UPin passant du niveau bas au niveau haut.
De façon similaire, I'IGBT2 est commuté à l'état bloqué au bout d'une durée tcoffN (= t3+toffN) à partir de l'inversion du signal d'entrée UNin passant du niveau bas au niveau haut. L'IGBT2 est commuté à l'état conducteur au bout d'une durée tconN (= t4+tonN) à partir de l'inversion du signal d'entrée UNin passant du niveau haut au niveau bas. Comme la figure 14 le montre explicitement, les signaux de sortie UPout et UNout sont inversés par rapport à leurs signaux d'entrée respectifs UPin et UNin. Les temps de retard t1 à t4, tonP, toffP, toffN et tonN ne sont pas uniformes mais varient en fonction du circuit de commande d'attaque et des IGBT. De ce fait, pour empêcher que l'IGBT1 et l'IGBT2 commutent à l'état conducteur en même temps, on prévoit de fixer la période de blo cage de l'IGBT2 de façon qu'elle soit plus longue que la période de con
ducteur de l'IGBT1.
Dans ce but, la durée du niveau haut du signal d'entrée UNin doit être fixée de façon à être pius longue que la durée du niveau bas du signal d'entrée UPin, comme représenté sur le dessin. Ceci fait que le signal d'entrée UNin contient une période de temps mort d'entrée (Tmort), ce qui rend très difficile l'obtention d'un niveau supérieur d'action de
commande de l'onduleur.
La figure 15 illustre un circuit de protection contre les surinten sités incorporé dans le circuit de commande d'attaque représenté sur ia figure 13. Du fait que la résistance de détection Rs connectée à l'IGBT2 reçoit un courant Irs, elle produit un potentiel VRs = Rs.lrs à une extré
mité. Lorsque le potentiel VRs dépasse un niveau de déclenchement spé-
cifique, le circuit de protection contre les surintensités 3'détecte l'appari-
tion d'un court-circuit et accomplit sa fonction de protection contre un court-circuit pour faire cesser l'action du moyen de commande d'attaque 4'. Cependant, I'action de la résistance de détection peut difficilement être uniforme, tandis que le niveau de déclenchement déterminé par le circuit de protection contre les surintensités 3' n'est pas constant. Ceci constituera un obstacle à la protection contre les surintensités, ce qui fait
que la protection contre les courts-circuits sera inapproprice.
En outre, plus le gradient de la variation de courant à la montée ou à la descente d'un courant de correction de chaque IGBT est grand, plus les bruits susceptibles d'être produits sont élevés. Plus le gradient est faible, plus les pertes de commutation peuvent être augmentées. Il y a une relation de compromis entre la génération de bruits et l'augmentation des pertes de commutation. Pour la compensation, chaque IGBT dans l'art antérieur devait être accompagné de son propre circuit de commande
d'attaque, pour obtenir des conditions d'attaque optimales.
La présente invention a été développée pour éliminer les icon vénients précédents et son but est de procurer un dispositif à semicon ducteur pour ajuster les caractéristiques électriques de dispositifs, afin d'éliminer des discordances entre les dispositifs, permettant ainsi un ni veau plus élevé d'action de commande d'onduleur, un dispositif à semi conducteur pour accomplir la protection contre les courts-circuits et la protection contre les températures excessives avec une plus grande pré cision, et un dispositif à semiconducteur pour déterminer favorablement le gradient à la montée et la descente du courant de collecteur d'un disposi
tif de sortie.
Selon une caractéristique de la présente invention, un dispositif à semiconducteur comprend: un élément de commutation à semiconduc teur; un moyen de commande d'attaque pour commander l'action de l'élément de commutation à semiconducteur en utilisant un signal d'entrée; et un moyen de compensation de caractéristiques pour détermi ner arbitrairement le temps de retard de transmission du moyen de commande d'attaque en utilisant un signal d'entrse de compensation de caractéristiques pour éliminer des discordances dans le
temps de retard de l'élément de commutation à semiconducteur.
Selon une autre caractéristique de la présente invention, un dispositif à semiconducteur comprend: un élément de commutation à semiconducteur; un moyen de détection de courant pour détecter le courant qui circule à travers l'élément de commutation à semiconducteur; un moyen de protection contre les surintensités pour empêcher l'action de l'élément de commutation à semiconducteur lorsque le signal de détection provenant du moyen de détection de courant dépasse un niveau de déclenchement prédéterminé; et un moyen
de compensation de caractéristiques pour modifier le niveau de déclen-
chement.
Selon une caractéristique supplémentaire de la présente inven-
tion, un dispositif à semiconducteur ayant un élément de commutation à semiconducteur et un moyen de commande d'attaque pour commander I'action de l'élément de commutation à semiconducteur sur la base d'un signal d'entrée, comprend un moyen de compensation de caractéristiques pour compenser la caractéristique fonctionnelle de l'élément de commuta tion à semiconducteur par la sélection et l'utilisation d'un ou de plusieurs dispositifs d'attaque qui sont incorporés dans le moyen de commande d'attaque et sont adaptés de façon à avoir des possibilités d'attaque diffé rentes. D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre de modes de
rénlisation, donnés à titre d'exemples non limitatifs. La suite de la des cription se réfère aux dessins annexés, dans lesquels: La figure 1 est un schéma synoptique d'unité de commande montrant un premier mode de réalisation de la présente invention; La figure 2 est un schéma de circuit montrant les détails de la figure 1; La figure 3 est un diagramme temporel de signaux représentés sur la figure 1; La figure 4 est un schéma synoptique d'unité de commande montrant un second mode de réalisation de la présente invention; La figure 5 est un schéma de circuit montrant les détails de la figure 4; l La figure 6 est un diagramme temporel de signaux représentés sur la figure 4; La figure 7 est un schéma synoptique d'unité de commande montrant un troisième mode de réalisation de la présente invention; La figure 8 est un schéma de circuit montrant les détails de la figure 7; La figure 9 est un diagramme temporel de signaux représentés sur la figure 7; La figure 10 est un schéma synoptique d'unité de commande montrant un quatrième mode de réalisation de la présente invention; La figure 11 est un schéma de circuit montrant les détails de la figure 10; La figure 12 est un diagramme temporel de signaux représentés sur la figure 10; La figure i 3 est un schéma de circuit montrant un module de puissance classique; La figure 14 est un diagramme temporel montrant des actions d'entrée et de sortie représentées sur la figure 13; et La figure 15 illustre un circuit de protection contre les surinten sités incorporé dans le circuit de commande d'attaque représenté sur la
figure 13.
Mode de réalisation 1 La figure 1 est un schéma synoptique d'unité de commande montrant le premier mode de réalisation de la présente invention. Un cir cuit d'unité de commande d'attaque 1 réagit aux signaux d'entrce UPin et UNin provenant respectivement de bornes d'entrce de signal pour appli quer les signaux de sortie UPout et UNout aux grilles des IGBT1 et IGBT2 de la phase U qui sont connectées en série entre les bornes de sortie P2 et N2 du rnodule de puissance. La figure 1 montre seulement la phase U bien qu'il existe des circuits identiques pour attaquer les iGBT3 et IGBT4 dans la phase V et les IGBT5 et IGBT6 dans la phase W. La figure 2 montre une configuration de circuit détaillée du cir cuit d'unité de commande d'attaque 1 et d'un circuit compensateur de ca ractéristiques 2. Le circuit d'unité de commande d'attaque 1 comprend un circuit logique 11 pour convertir le signal d'entrée UPin en un signal logi que re,cu par la ligne L1 d'un circuit d'entrelacement de retard 12. Le cir cuit d'entrelacement de retard 12 comporte trois condensateurs C1, C2 et C3 connectés avec des éiéments de commutation correspondants S1, S2
et S3 entre ia ligne L1 et la masse. La ligne L1 reçoit un courant 11.
La ligne L1 est connectée par l'intermédiaire d'un inverseur INV1 à la ligne L2 d'un autre circuit d'entrelacement de retard 13. De fa-
çon similaire, le circuit d'entrelacement de retard 13 comporte trois con-
densateurs C4, C5 et C6 connectés avec des éléments de commutation correspondants S4, S5 et S6 entre la ligne L2 et la masse. La ligne L2 reçoit un courant 12. La ligne L2 est en outre connectée par l'intermé diaire d'un inverseur INV2 au circuit d'attaque 14. Le circuit d'attaque 14
applique un signal d'attaque UPout à i'lGBT1.
Les condensateurs C1, C2, C3, C4, C5 et C6 peuvent avoir des
capacités identiques ou différentes. Le nombre des condensateurs grou-
pés n'est pas limité à trois.
Le circuit compensateur de caractéristiques 2 comprend un cir cuit d'écriture 21 pour écrire un signal de compensation de caractéristi ques dans une mémoire morte programmable de façon électrique, ou EPROM, 22, dont les données sont ensuite mémorisées par un registre 23. Le registre 23 génère et fournit des données mémorisées d1 à d6 aux éléments de commutation S1 à S6 correspondants, à titre de signaux d'attaque. Ceci permet de commuter les éléments de commutation S1 à
S6 comme on le désire, à l'état conducteur et à l'état bloqué, avec le si-
gnal de compensation de caractéristiques.
On va maintenant décrire l'action du circuit d'unité de com
mande d'attaque 1 représenté sur la figure 2, en se référant aux dia-
gramme temporel représenté sur la figure 3. Le signal d'entrée UNin dif-
fère de celui représenté sur la figure 14 par le fait qu'il n'a pas de période de temps mort d'entrée (Tmort) et est synchronisé de façon précise avec le signal d'entrée UPin qui est inversé. t11 désigne un temps de retard à partir de l'inversion du signal d'entrée UPin passant du niveau haut au
niveau bas, jusqu'à l'inversion du signal de sortie UPout passant du ni-
veau bas au niveau haut dans le circuit d'unité de commande d'attaque 1.
Lorsque les éléments de commutation S1 à S3 restent bloqués, le temps de retard dans le circuit d'entrelacement de retard 12 est égal à zéro et le temps de retard t11 est égal au temps de retard t1 représenté sur la fi
gure 14.
t12 désigne un temps de retard à partir de l'inversion du signal d'entrée UPin passant du niveau bas au niveau haut, jusqu'à l'inversion du signal de sortie UPout passant du niveau haut au niveau bas dans le circuit d'unité de commande d'attaque 1. Lorsque les éléments de com mutation S4 à S6 restent bloqués, le temps de retard dans le circuit d'en trelacement de retard 33 est égal à zéro et le temps de retard t12 est égal
au temps de retard t2 représenté sur la figure 14.
Bien que le circuit d'unité de commande d'attaque 1 représenté sur la figure 2 montre un circuit pour le signai d'entrée UPin, il comprend en réalité d'autres circuits identiques (ayant les circuits d'entrelacement de retard et le circuit compensateur de caractéristiques) pour les signaux d'entrée respectifs UNin, VPin, VNin, WPin et WNin. Par conséquent, t13 désigne un temps de retard à partir de l'inversion du signal d'entrée UNin passant du niveau bas au niveau haut, jusqu'à l'inversion du signal de sortie UNout passant du niveau haut au niveau bas. t14 désigne un temps de retard à partir de l'inversion du signal d'entrée UNin passant du niveau haut au niveau bas, jusqu'à l'inversion du signàl de sortie UNout passant du niveau bas au niveau haut. Ces temps de retard peuvent être détermi
nés arbitrairement, comme t11 et t12.
Du fait que son signal de sortie UPout est inversé en passant du niveau bas au niveau haut après le temps de retard t11 à partir de l'inver sion du signal d'entrée UPin passant du niveau haut au niveau bas, I'IGBT1 est commuté à l'état conducteur au bout d'une période tonP (son temps de réponse). Plus particulièrement, I'IGBT1 est commuté à l'état conducteur au bout d'une période tconP à partir de l'inversion du signal
d'entrée UPin passant du niveau haut au niveau bas.
Au contraire, du fait que son signal de sortie UPout est inversé en passant du niveau haut au niveau bas après le temps de retard t12 à partir de l'inversion du signal d'entrée UPin passant du niveau bas au ni veau haut, I'IGBT1 est commuté à l'état bloqué au bout d'une période toffP (son temps de réponse). Plus particulièrement, I'IGBT1 est commuté à l'état bloqué au bout d'une période tcoffP à partir de l'inversion du si
gnal d'entrée UPin passant du niveau bas au niveau haut.
De façon similaire, du fait que son signal de sortie UNout est inversé en passant du niveau haut au niveau bas après le temps de retard t13 à partir de l'inversion du signal d'entrée UNin passant du niveau bas au niveau haut, I'IGBT2 est commuté à l'état bloqué au bout d'une période toffN (son temps de réponse). Plus particulièrement, I'IGBT2 est commuté à l'état conducteur au bout d'une période tcoffN à partir de itinversion du
signal d'entrée UNin passant du niveau bas au niveau haut.
Du fait que son signal de sortie UNout est inversé en passant du
niveau bas au niveau haut après le temps de retard t14 à partir de l'inver-
sion du signal d'entrée UNin passant du niveau haut au niveau bas, I'IGBT2 est commuté à l'état conducteur au bout d'une période tonN (son temps de réponse). Plus particulièrement, I'IGBT2 est commuté à l'état
bloqué au bout d'une période tconN à partir de l'inversion du signal d'en-
trée UNin passant du niveau haut au niveau bas.
Même lorsque les deux signaux d'entrée UPin et UNin sont syn chronisés mutuellement comme représenté sur la figure 3, le temps de retard et le temps de réponse de chaque IGBT ne sont pas uniformes dans le circuit d'unité de commande d'attaque 1, et la relation tconP tcoffN est donc établie. Il en résulte que la commutation de l'IGBT1 à l'état conducteur n'est pas synchronisée avec la commutation de l'IGBT2 à l'état bloqué. De plus, comme la relation tcoffP tconN est établie, la commutation de l'IGBT1 à l'état bloqué n'est pas synchronisée avec la
commutation de l'IGBT2 à l'état conducteur.
On peut cependant régler le temps de retard t11 ou t13 par le signal de compensation de caractéristiques sélectionnant l'action des éléments de commutation entre: la commutation de tous les éléments de commutation à l'état bloqué, la commutation de l'un quelconque des éléments de commutation à l'état conducteur, la commutation de deux quelconques des éléments de commutation à l'état conducteur, et
la commutation de tous les éléments de commutation à l'état conducteur.
De façon plus pratique, dans la condition tconP _ tcoffN représentée sur la figure 3, I'IGBT1 peut être commuté à l'état conducteur à l'instant de la commutation de l'IGBT2 à l'état bloqué. De façon similaire, du fait que les temps de retard t12 et t14 sont réglés pour avoir tcoffP _ tconN, I'IGBT1 peut être commuté à l'état bloqué à l'instant de la commutation de l'IGBT2
à l'état conducteur.
Lorsqu'on a tconP _ tcoffN et tcoffP _ tconN, il est possible d'éliminer dans l'ensemble de la structure du dispositif des discordances de temps de retard incluant le temps de réponse du circuit d'unité de commande d'attaque 1 et des IGBT. Ceci n'exigera pas l'utilisation de la période de temps mort d'entrée (Tmort), permettant ainsi un niveau plus élevé d'action de commande de l'onduleur. Selon une variante, lorsque le temps de retard dérive légèrement à cause de la dégradation au cours du
temps et de la variation de température, la période de temps mort d'en-
trée Tmort peut de préférence être incorporée pour compenser l'effet de la dérive. Dans ce cas, la période Tmort est très courte en comparaison avec celle dans tout dispositif de l'art antérieur et perturbera difficilement
l'action de commande d'onduleur très perfectionnée.
La mémoire EPROM 22 dans le circuit de compensation de ca ractéristiques 2 peut être une mémoire non volatile ou une mémoire morte non reprogrammable. Le circuit de compensation de caractéristiques 2 peut être incorporé sous une forme de circuit intégré dans le circuit
d'unité de commande d'attaque 1.
Mode de réalisation 2 La figure 4 est un schéma synoptique d'unité de commande
montrant le second mode de réalisation de la présente invention. Un cir-
cuit d'unité de commande d'attaque 4 comprend un circuit logique 41 pour convertir son signal d'entrce C en un signal logique, et un circuit d'atta
que 42 conçu pour réagir au signal logique en fournissant un signal d'at-
taque c.
Un circuit de protection contre les surintensités 3 comprend un comparateur 31 dont la borne d'entrée non inverseuse reçoit une tension Vs développée à une extrémité d'une résistance de détection Rs connec
tée au second émetteur de l'IGBT2. La tension de référence Vref est divi-
see par l'action de quatre résistances connectées en série, pour donner trois composantes Vref1 à Vref3 qui sont appliquées sélectivement sous
la forme de niveaux de déclenchement différents à la borne d'entrée in-
verseuse du comparateur 31, par l'action de trois éléments de commuta tion S1 à S3. Un signal émis par le comparateur 31 est transmis sous la
forme d'un signal de déconnexion au circuit logique 41.
Un circuit de compensation de caractéristiques 5 est incorporé pour commuter à itétat conducteur n'importe lesquels des éléments de commutation S1 à S3, et sa configuration de circuit est identique à celle du circuit de compensation de caractéristiques 2 représenté sur la figure 2. Le circuit de compensation de caractéristiques 5 comprend également
une mémoire EPROM qui peut être une mémoire non volatile ou une mé-
moire morte non reprogrammable. Le circuit de compensation de caracté-
ristiques 5 peut être réalisé sous une forme de circuit intégré dans le cir
cuit d'unité de commande d'attaque 4.
Comme on l'a décrit, le niveau de déclenchement ou le rapport de dérivation d'émetteur prédéterminé dans la résistance de détection Rs et le circuit de protection contre les surintensités 3 varie entre différentes unités. Ceci nuira à la protection contre les surintensités, ce qui conduira
à une protection inappropriée contre les courts-circuits. La présente in-
vention permet de sélectionner favorablement le niveau de déclenchement
parmi Vref1, Vref2 et Vref3, sur la base de mesures réelles, comme re-
présenté sur la figure 6. Il en résulte que la protection contre les surin-
tensités peut être effectuée correctement. Le nombre des niveaux de dé clenchement parmi lesquels le niveau optimal est sélectionné n'est pas
limité à trois.
Mode de réalisation 3 La figure 7 est un schéma synoptique d'unité de commande montrant le troisième mode de réalisation de la présente invention. La fi
gure 8 montre des détails de la figure 7. Sur les figures 7 et 8, des com-
posants semblables sont désignés par des numéros de référence sembla-
bles. Un circuit de protection contre les surintensités 7 a une structure
pratiquement identique à celle du circuit de protection contre les surinten-
sités 3. En particulier, son comparateur 71 reçoit sur la borne d'entrée
non inverseuse un signal de température Vt provenant d'un moyen de dé-
tection de température 8.
Lorsque la température de l'lGBT1 augmente pendant le fonc-
tionnement et le signal de température Vt dépasse un niveau de déclen-
chement prédéterminé, le signal de déconnexion est appliqué au circuit d'unité de commande d'attaque 4 dans lequel le signal d'attaque d généré 1 1 à partir du signal d'entrée D est ainsi déconnecté. Il y a cependant des variations dans le niveau de déclenchement pour la protection contre une température excessive, et dans la mesure du moyen de détection de tem pérature 8 dans le circuit de protection contre les surintensités 7, ce qui ne permet pas une protection précise contre une température excessive. Ce mode de réalisation permet de sélectionner favorablement le niveau de déclenchement parmi Vref1, Vref2 et Vref3, comme représenté sur la figure 9. Du fait que le niveau de déclenchement est commandé pour correspondre à un réglage optimal, d'après les mesures réelles, la protection contre une température excessive peut être effectuée avec une
plus grande précision.
Mode de réalisation 4 La figure 10 est un schéma synoptique d'unité de commande montrant le quatrième mode de réalisation de la présente invention. La figure 11 montre des détails de la figure 10. Un circuit d'unité de com mande d'attaque 9 comprend un circuit logique 91 pour transformer un signal d'entrée E en un signal logique, et un circuit d'attaque 92. Chacun des transistors à effet de champ de type n T1, T3 et T5 est connecté par
le drain à la borne de sortie du circuit d'unité de commande d'attaque 9.
Leurs grilles peuvent être connectées par l'action d'éléments de commu tation correspondants S1, S3 et S5 à la borne de sortie du circuit logique
91, ou à leurs propres sources.
De façon similaire, chacun des transistors à effet de champ de type p T2, T4 et T6 est connecté par le drain à la borne de sortie du cir cuit d'unité de commande d'attaque 9. Leurs grilles peuvent être connec tées par l'action d'éléments de commutation correspondants S2, S4 et S6 à la borne de sortie du circuit logique 91, ou à leurs propres sources. Les éléments de commutation S1 à S6 sont actionnés par des signaux d1 à d6 correspondants, reçus à partir d'un registre incorporé dans un circuit
compensateur de caractéristiques 10.
A l'instant défini par le passage à l'état bas du signal d'entrée E, l'un des transistors T1, T3 et T5 connectés à la borne de sortie du cir cuit logique 91 est activé. Lorsque le signal d'entrée E s'élève, l'un des transistors T2, T4 et T6 connectés à la borne de sortie du circuit logique 91 est activé. La somme des courants de sortie des transistors activés est
fournie sous la forme d'un signal d'attaque e.
Cette action est illustrée dans le diagramme temporel de la fi gure 12. Un signal d'attaque e1 est une combinaison des signaux de sor tie des deux transistors T1 et T2. De plus, un signal d'attaque e2 est une combinaison des signaux de sortie des deux transistors T3 et T4. Comme on le voit, la combinaison des deux transistors T3 et T4 a une force d'at taque plus grande que celle des transistors T1 et T2. Par conséquent, le signal d'attaque e2 peut être plus modéré sur les fronts montants et des cendants que le signal d'attaque e1. 11 et 12 désignent des courants cor
recteurs de l'IGBT2 avec respectivement les signaux d'attaque e1 et e2.
Dans l'art antérieur, la force d'attaque du circuit d'unité de commande d'attaque doit être modifice en fonction du courant que chaque IGBT peut fournir. Ce mode de réalisation permet de sélectionner favora blement l'élément d'attaque parmi un groupe de transistors ayant différen tes possibilités d'attaque, pour déterminer un gradient optimal à la mon tée ou à la descente du courant correcteur (sortie) de l'IGBT2. De plus, le circuit compensateur de caractéristique 10 comprend une mémoire EPROM qui peut être une mémoire non volatile ou une mémoire morte non reprogrammable, et peut être incorporé sous une forme de circuit intégré
dans le circuit d'unité de commande d'attaque 9.
Un jeu des transistors à activer n'est pas limité à T1-T2, T3-T4 et T5-T6 mais peut être n'importe quelle paire telle que T1-T4, ou n'im
porte quelle combinaison telle que (T1+T3)-(T2+T4).
Le temps de retard des éléments de commutation à semi conducteur est fixé à une valeur désirée dans le circuit d'attaque pour éliminer ses discordances. Par conséquent, I'établissement de la période de temps mort d'entrée (Tmort) peut être inutile et l'action de commande d'onduleur peut être accomplie avec une plus grande précision. Le niveau de déclenchement utilisé pour juger la surin tensité peut être fixé arbitrairement à un réglage désiré, permettant ainsi un dogré plus élevé de protection contre des courts circuits. Le circuit d'attaque comprend une multiplicité de dispositifs d'attaque qui sont capables de fournir des courants dfArents, de fsgon qu'un disposlf optimal pulsse Atre si leionnA parmi les disposing d'sUsque. gins est possible de dAtermi ner arbraement le gradient Ismontage et la descents du courant cor
recteur de PAlAment de commutation semlconducteur.
n as de sol que de nombreuses modicaBons peuvent Atre sp podes su dposKif dAcht et presents, sons stair du cads de [inven tlon.

Claims (3)

REVENDICATIONS
1. Dispositif à semiconducteur, caractérisé en ce qu'il com prend: un élément de commutation à semiconducteur; un moyen de commande d'attaque (1) pour commander l'action de l'élément de commu tation à semiconducteur sur la base d'un signal d'entrée; et un moyen de compensation de caractéristiques (2) pour déterminer arbitrairement le temps de retard de transmission du moyen de commande d'attaque (1), sur la base d'un signal d'entrée de compensation de caractéristiques, pour éliminer des discordances dans le temps de retard de l'élément de
commutation à semiconducteur.
2. Dispositif à semiconducteur selon la revendication 1, caracté risé en ce que le moyen de compensation de caractéristiques (2, 5, 10) comprend au moins une mémoire non volatile ou une mémoire morte non reprogrammable.
3. Dispositif à semiconducteur selon la revendication 2, caracté risé en ce que l'au moins une mémoire non volatile ou mémoire morte non
reprogrammable est incorporée sous une forme de circuit intégré.
FR0206357A 2001-06-27 2002-05-24 Dispositif a semiconducteur Expired - Fee Related FR2826803B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001194904 2001-06-27

Publications (2)

Publication Number Publication Date
FR2826803A1 true FR2826803A1 (fr) 2003-01-03
FR2826803B1 FR2826803B1 (fr) 2005-11-11

Family

ID=19032959

Family Applications (3)

Application Number Title Priority Date Filing Date
FR0206357A Expired - Fee Related FR2826803B1 (fr) 2001-06-27 2002-05-24 Dispositif a semiconducteur
FR0210890A Expired - Fee Related FR2827442B1 (fr) 2001-06-27 2002-09-03 Dispositif a semiconducteur
FR0210888A Expired - Fee Related FR2827441B1 (fr) 2001-06-27 2002-09-03 Dispositif a semiconducteur

Family Applications After (2)

Application Number Title Priority Date Filing Date
FR0210890A Expired - Fee Related FR2827442B1 (fr) 2001-06-27 2002-09-03 Dispositif a semiconducteur
FR0210888A Expired - Fee Related FR2827441B1 (fr) 2001-06-27 2002-09-03 Dispositif a semiconducteur

Country Status (4)

Country Link
US (3) US7132868B2 (fr)
KR (1) KR100641860B1 (fr)
DE (1) DE10223496A1 (fr)
FR (3) FR2826803B1 (fr)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040263203A1 (en) * 2003-06-27 2004-12-30 Intel Corporation Signal compensation
SE527687C2 (sv) 2004-08-31 2006-05-09 Abb Technology Ltd Anordning och metod för styrning av en spänningsstyv strömriktare
JP2006096095A (ja) * 2004-09-28 2006-04-13 Fuji Heavy Ind Ltd 車載機器制御装置
JP4816182B2 (ja) * 2006-03-23 2011-11-16 株式会社日立製作所 スイッチング素子の駆動回路
US8638129B2 (en) * 2008-08-20 2014-01-28 Infineon Technologies Ag Power circuit
DE102009030740A1 (de) * 2009-06-26 2010-12-30 Siemens Aktiengesellschaft Kommutierungsverfahren einer Stromrichterphase mit rückwärts leitfähigen IGBTs
DE102010024038A1 (de) 2010-06-16 2011-12-22 Converteam Technology Ltd. Verfahren sowie elektrische Schaltung zum Betreiben eines elektrischen Leistungshalbleiter-Bauelements
JP5392578B2 (ja) 2011-01-28 2014-01-22 株式会社デンソー 電子装置
JP2013055801A (ja) * 2011-09-05 2013-03-21 Nissan Motor Co Ltd 電力変換装置
JP5786571B2 (ja) 2011-09-07 2015-09-30 富士電機株式会社 パワー半導体装置の温度測定装置
JP5645782B2 (ja) 2011-09-14 2014-12-24 三菱電機株式会社 パワーモジュール
JP5469228B1 (ja) * 2012-10-22 2014-04-16 三菱電機株式会社 スイッチ素子駆動装置
CN103873038B (zh) * 2012-12-17 2017-02-08 快捷半导体(苏州)有限公司 一种延时时间调整电路、方法和集成电路
CN103105554A (zh) * 2013-01-29 2013-05-15 上海电气集团股份有限公司 基于双脉冲的两电平变流器开关性能的测试电路及方法
DE112013007602T5 (de) 2013-11-14 2016-08-18 Mitsubishi Electric Corporation Halbleiterelement-Treiberschaltung
JP6349855B2 (ja) 2014-03-27 2018-07-04 株式会社デンソー 駆動装置
JP6349856B2 (ja) 2014-03-27 2018-07-04 株式会社デンソー 駆動装置
US9621138B1 (en) * 2015-11-05 2017-04-11 Nxp B.V. Slew control using a switched capacitor circuit
CN107949986B (zh) * 2016-03-04 2021-05-18 富士电机株式会社 半导体元件的驱动装置
JP2017212870A (ja) * 2016-05-20 2017-11-30 株式会社デンソー スイッチング素子の駆動制御装置
JP6965537B2 (ja) * 2017-03-16 2021-11-10 富士電機株式会社 半導体素子の駆動装置
JP7059564B2 (ja) * 2017-10-17 2022-04-26 富士電機株式会社 半導体装置
DE102018105683A1 (de) 2018-03-12 2019-09-12 Woodward Kempen Gmbh Verfahren zum Betreiben eines elektronischen Leistungsschalters eines Umrichters

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4318011A (en) * 1978-12-07 1982-03-02 Licentia Patent-Verwaltungs-G.M.B.H. Arrangement including a delayed-action semiconductor switch
JPS6161518A (ja) * 1984-09-03 1986-03-29 Hitachi Ltd トランジスタドライブ回路
EP0176184A1 (fr) * 1984-07-28 1986-04-02 Fujitsu Limited Circuit de changement de phase
EP0202962A1 (fr) * 1985-04-17 1986-11-26 Jeumont-Schneider Industrie Procédé de commande de l'instant d'ouverture d'au moins deux interrupteurs en série et circuit logique correspondant
EP0271959A2 (fr) * 1986-12-19 1988-06-22 Philips Electronics Uk Limited Circuits à transistors de puissance à tension élevée
DE3742075A1 (de) * 1986-12-12 1988-06-23 Grass Valley Group Vorrichtung zur kompensation von schaltverzoegerungen
EP0288421A2 (fr) * 1987-04-24 1988-10-26 Licentia Patent-Verwaltungs-GmbH Symétrisation des courants commutés par des semi-conducteurs commandés par la porte et disposés en parallèle
EP0288422A2 (fr) * 1987-04-24 1988-10-26 Licentia Patent-Verwaltungs-GmbH Equilibrage de la répartition des tensions lors de la coupure d'un circuit-série de semi-conducteurs commandés par la porte
EP0324486A2 (fr) * 1988-01-15 1989-07-19 CKD PRAHA, kombinát Montage pour la compensation de la durée de déclenchement d'un commutateur de courant électrique
US4890022A (en) * 1987-03-26 1989-12-26 Oki Electric Industry, Ltd. Delay circuit device utilizing the Miller effect
EP0387961A1 (fr) * 1989-03-14 1990-09-19 N.V. Nederlandsche Apparatenfabriek NEDAP Convertisseur de tension de courant continu en courant alternatif ayant des circuits d'entrée et de sortie séparés galvaniquement
EP0666647A1 (fr) * 1994-02-08 1995-08-09 Asea Brown Boveri Ag Procédé et circuit pour commander des commutateurs semi-conducteurs montés en série
EP0924860A1 (fr) * 1997-12-17 1999-06-23 Alcatel Alsthom Compagnie Générale d'Electricité Procédé et dispositif de régulation et d'équilibrage des tensions de blocage de semi-conducteurs commandés par la grille et montés en série
WO2000046924A1 (fr) * 1999-02-05 2000-08-10 Koninklijke Philips Electronics N.V. Attaque d'un transistor de commutation

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2945200C2 (de) * 1979-11-09 1983-05-26 Krautkrämer GmbH, 5000 Köln Verfahren und Schaltungsvorrichtung zur Erzeugung von Sägezahnimpulsen sowie Verwendung derartiger Schaltungsvorrichtungen in Ultraschall-Meßgeräten
US4751403A (en) * 1984-06-15 1988-06-14 Hitachi, Ltd. Transistor driving circuit and circuit controlling method
FR2626927B1 (fr) 1988-02-05 1995-05-19 Sgs Thomson Microelectronics Protection d'autoradio par carte a puce
US4924120A (en) * 1988-06-29 1990-05-08 Texas Instruments Incorporated Low noise output circuit
DE3836990A1 (de) 1988-10-31 1990-05-03 Porsche Ag Ueberwachungsschutzschaltung
JPH0344109A (ja) 1989-07-11 1991-02-26 Nec Corp 出力バッファ
JP2754779B2 (ja) 1989-08-30 1998-05-20 日本電気株式会社 Ｌｓｉ内蔵基準電流源回路
JPH03127513A (ja) 1989-10-12 1991-05-30 Mitsubishi Electric Corp 半導体集積回路
US5220208A (en) * 1991-04-29 1993-06-15 Texas Instruments Incorporated Circuitry and method for controlling current in an electronic circuit
DE4137277C1 (en) 1991-11-13 1993-01-21 Ant Nachrichtentechnik Gmbh, 7150 Backnang, De Current limiter circuit e.g. for use in satellite - has Zener diode between control electrode of MOSFET and main current path and uses comparator to control limiting threshold
JPH07205469A (ja) * 1992-03-27 1995-08-08 Nec Data Terminal Ltd サーマルヘッド
JP2777307B2 (ja) * 1992-04-28 1998-07-16 株式会社東芝 短絡保護回路
JPH05315852A (ja) * 1992-05-12 1993-11-26 Fuji Electric Co Ltd 電流制限回路および電流制限回路用定電圧源
US5592058A (en) * 1992-05-27 1997-01-07 General Electric Company Control system and methods for a multiparameter electronically commutated motor
JP3084982B2 (ja) * 1992-11-25 2000-09-04 富士電機株式会社 半導体装置
US5497119A (en) * 1994-06-01 1996-03-05 Intel Corporation High precision voltage regulation circuit for programming multilevel flash memory
KR100235000B1 (ko) 1995-11-29 1999-12-15 정몽규 차량운행시미끄럼방지장치
DE19545904C2 (de) * 1995-12-08 1998-01-15 Siemens Ag Integrierte Schaltung mit programmierbarem Pad-Treiber
KR200235000Y1 (ko) * 1995-12-30 2001-10-25 정훈보 철도차량용스위칭소자의과전류검출회로
US6028488A (en) * 1996-11-08 2000-02-22 Texas Instruments Incorporated Digitally-controlled oscillator with switched-capacitor frequency selection
KR19980072428A (ko) * 1997-03-05 1998-11-05 김광호 3상 pwm 방식 인버터에서의 전압 왜곡 보상방법
JPH11112313A (ja) * 1997-10-02 1999-04-23 Mitsubishi Electric Corp 半導体回路及びパワートランジスタ保護回路
TW407212B (en) * 1997-10-31 2000-10-01 Toshiba Battery Battery remaining capacity measuring device
US6175928B1 (en) * 1997-12-31 2001-01-16 Intel Corporation Reducing timing variance of signals from an electronic device
US6268753B1 (en) * 1998-04-15 2001-07-31 Texas Instruments Incorporated Delay element that has a variable wide-range delay capability
JP2000052051A (ja) * 1998-08-10 2000-02-22 Miyachi Technos Corp インバータ式抵抗溶接制御装置
JP3773664B2 (ja) * 1998-09-11 2006-05-10 三菱電機株式会社 駆動制御装置、モジュール、および、複合モジュール
JP3958446B2 (ja) * 1998-09-22 2007-08-15 富士通株式会社 半導体記憶装置及び半導体記憶装置の試験方法
KR100291447B1 (ko) 1998-12-10 2001-06-01 윤종용 스위칭모드 전원공급장치의 과부하 보호장치
US6262618B1 (en) 1999-01-12 2001-07-17 International Rectifier Corporation Shoot-through prevention circuit for motor controller integrated circuit gate driver
JP3789247B2 (ja) * 1999-02-26 2006-06-21 Ｎｅｃエレクトロニクス株式会社 クロック周期検知回路
JP3637848B2 (ja) * 1999-09-30 2005-04-13 株式会社デンソー 負荷駆動回路
US6194884B1 (en) * 1999-11-23 2001-02-27 Delphi Technologies, Inc. Circuitry for maintaining a substantially constant sense current to load current ratio through an electrical load driving device
US6630749B1 (en) * 1999-11-29 2003-10-07 Autonetworks Technologies, Ltd. Automobile power source monitor
JP3805167B2 (ja) * 2000-04-28 2006-08-02 キヤノン株式会社 画像形成装置およびその制御方法、記憶媒体
US6639432B1 (en) * 2000-07-20 2003-10-28 Cypress Semiconductor Corp. Self calibrating, zero power precision input threshold circuit
US6525966B1 (en) * 2000-12-06 2003-02-25 Advanced Micro Devices, Inc. Method and apparatus for adjusting on-chip current reference for EEPROM sensing
EP1221771A1 (fr) * 2001-01-08 2002-07-10 STMicroelectronics S.r.l. Circuit de tampon de sortie hautement configurable
JP2002232280A (ja) * 2001-02-06 2002-08-16 Denso Corp 負荷制御装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4318011A (en) * 1978-12-07 1982-03-02 Licentia Patent-Verwaltungs-G.M.B.H. Arrangement including a delayed-action semiconductor switch
EP0176184A1 (fr) * 1984-07-28 1986-04-02 Fujitsu Limited Circuit de changement de phase
JPS6161518A (ja) * 1984-09-03 1986-03-29 Hitachi Ltd トランジスタドライブ回路
EP0202962A1 (fr) * 1985-04-17 1986-11-26 Jeumont-Schneider Industrie Procédé de commande de l'instant d'ouverture d'au moins deux interrupteurs en série et circuit logique correspondant
DE3742075A1 (de) * 1986-12-12 1988-06-23 Grass Valley Group Vorrichtung zur kompensation von schaltverzoegerungen
EP0271959A2 (fr) * 1986-12-19 1988-06-22 Philips Electronics Uk Limited Circuits à transistors de puissance à tension élevée
US4890022A (en) * 1987-03-26 1989-12-26 Oki Electric Industry, Ltd. Delay circuit device utilizing the Miller effect
EP0288422A2 (fr) * 1987-04-24 1988-10-26 Licentia Patent-Verwaltungs-GmbH Equilibrage de la répartition des tensions lors de la coupure d'un circuit-série de semi-conducteurs commandés par la porte
EP0288421A2 (fr) * 1987-04-24 1988-10-26 Licentia Patent-Verwaltungs-GmbH Symétrisation des courants commutés par des semi-conducteurs commandés par la porte et disposés en parallèle
EP0324486A2 (fr) * 1988-01-15 1989-07-19 CKD PRAHA, kombinát Montage pour la compensation de la durée de déclenchement d'un commutateur de courant électrique
EP0387961A1 (fr) * 1989-03-14 1990-09-19 N.V. Nederlandsche Apparatenfabriek NEDAP Convertisseur de tension de courant continu en courant alternatif ayant des circuits d'entrée et de sortie séparés galvaniquement
EP0666647A1 (fr) * 1994-02-08 1995-08-09 Asea Brown Boveri Ag Procédé et circuit pour commander des commutateurs semi-conducteurs montés en série
EP0924860A1 (fr) * 1997-12-17 1999-06-23 Alcatel Alsthom Compagnie Générale d'Electricité Procédé et dispositif de régulation et d'équilibrage des tensions de blocage de semi-conducteurs commandés par la grille et montés en série
WO2000046924A1 (fr) * 1999-02-05 2000-08-10 Koninklijke Philips Electronics N.V. Attaque d'un transistor de commutation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 0102, no. 24 (E - 425) 5 August 1986 (1986-08-05) *

Also Published As

Publication number Publication date
US20030206039A1 (en) 2003-11-06
US20030206040A1 (en) 2003-11-06
KR20030001246A (ko) 2003-01-06
DE10223496A1 (de) 2003-01-23
US7132868B2 (en) 2006-11-07
US6838914B2 (en) 2005-01-04
US7274223B2 (en) 2007-09-25
FR2826803B1 (fr) 2005-11-11
FR2827442B1 (fr) 2005-07-29
KR100641860B1 (ko) 2006-11-03
US20030001630A1 (en) 2003-01-02
FR2827441B1 (fr) 2005-07-29
FR2827442A1 (fr) 2003-01-17
FR2827441A1 (fr) 2003-01-17

Similar Documents

Publication Publication Date Title
FR2826803A1 (fr) Dispositif a semiconducteur
EP1081572B1 (fr) Circuit d'alimentation à sélecteur de tension
FR2877783A1 (fr) Dispositif a semiconducteur de puissance.
FR2540311A1 (fr) Circuit integre a semi-conducteurs, notamment pour circuits integres de conversion de niveaux ttl-cmos
FR2520950A1 (fr) Circuit redresseur en pont de transistors, avec protection contre les surintensites, a usage telephonique
FR2497424A1 (fr) Appareil detecteur du type a deux bornes alimente en courant alternatif redresse sous une tension pouvant varier dans une large gamme avec commande de la charge a l'aide de thyristors de commutation
FR2532487A1 (fr) Regulateur pour charge de batterie d'accumulateurs par alternateur a aimant permanent
FR2703866A1 (fr) Dispositif de couplage par opto-coupleur entre un modem et une ligne téléphonique.
FR2556909A1 (fr) Dispositif d'interface pour un poste telephonique
FR2845480A1 (fr) Protection d'un interrupteur en alternatif
FR2563956A1 (fr) Circuit integrable pour l'echantillonnage de la tension d'une charge
FR2781621A1 (fr) Amplificateur de sortie cmos independant de la temperature, de la tension d'alimentation et de la qualite de fabrication de ses transistors
EP3302003B1 (fr) Circuit optoélectronique comprenant des diodes électroluminescentes
FR3023119B1 (fr) Circuit optoelectronique a diodes electroluminescentes
FR3123729A3 (fr) Méthode et circuit de detection du courant pour la protection d’un module de puissance
FR2591404A1 (fr) Amplificateur de courant et application de cet amplificateur a un inverseur bipolaire ou a une charge dans laquelle circule un courant de sens quelconque
FR2464604A1 (fr) Circuit de detection de boucle pour systemes telephoniques
EP0534866A1 (fr) Interrupteur statique à faibles pertes
FR2490787A1 (fr) Appareil de cuisson electromagnetique comportant un enroulement chauffant et un onduleur a haute frequence a transistor
FR2702894A1 (fr) Circuit d'un interrupteur bifilaire.
EP3332608B1 (fr) Circuit optoélectronique à diodes électroluminescentes
EP0430137B1 (fr) Agencement adaptateur pour circuit intégré de poste ou terminal téléphonique téléalimenté par une ligne de type analogique
FR3144481A1 (fr) Circuit optoelectronique comprenant des diodes electroluminescentes
FR2781899A1 (fr) Generateur de courant constant
FR2583939A1 (fr) Dispositif de commutation rapide de puissance

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20130131