DE2852943C3

DE2852943C3 - Anordnung mit einem verzögerungsbehafteten Halbleiterschalter

Info

Publication number: DE2852943C3
Application number: DE2852943A
Authority: DE
Inventors: Juergen Ing.(Grad.) 1000 Berlin Zeis
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1978-12-07
Filing date: 1978-12-07
Publication date: 1981-09-10
Also published as: CH650112A5; US4318011A; DE2852943B2; DE2852943A1

Description

65

Die Erfindung betrifft eine Anordnung wie im Oberbegriff des Patentanspruches 1 angegeben. Eine solche Anordnung ist im Zusammenhang mit F i g. 2 der DE-AS 27 15 133 beschrieben worden.

F i g. 1 zeigt einen Schaltungsauszug aus der genannten Patentanmeldung. Soweit hier interessant, heißt es in der Patentanmeldung dazu:

»... die zwangsgesteuerte Schaitstufe ... besteht aus eineni Schalttransistor Ts 6/9 und einem vorgeschalteten PDM-Verstärker... Zur Vermeidung von Speicherzeiten dürfen die Transistoren nicht bis in die Sättigung gesteuert werden.« Ein Schaittransistor TsS isi als Emitterfolger geschaltet »Ohne PDM-Signal ist der Transistor Ts 1 gesperrt Damit ist auch die Konstantstromquelle 7i 2 gesperrt Ts 3 leitet, weil er über Widerstände Ä5 und R 6 und Dioden Gr 5 und Gr 6 Basisstrom erhält Eine Diode Gr 3 verhindert durch Basisstrombegrenzung, daß der Transistor Ts 3 in die Sättigung gesteuert wird. Das geschieht in der Weise, daß beim Absinken der Kollektor-Emitter-Spannung des Transistors Ts 3 auf ungefähr 1,5 V oder weniger Strom über die Diode Gr3 zum Kollektor fließt In diesem Zustand setzt sich der Spannungsabfall vom basisfernen Bezugspunkt 28 zum Emitter aus den Schleusenspannungen der Dioden Gr 5, Gr 6 und der Basis-Emitter-Diode zusammen. Dem steht der Spannungsabfall von dem Punkt 28 über einen Kollektorzuleitungspunkt 29 zum Emitter gegenüber. Dieser Spannungsabfall setzt sich aus der Schleusenspannung der Diode Gr 3 und der Kollektor-Emitter-Spannung zusammen, die nicht bis auf die Sättigungsspannung absinken darf. ... Beim Eintreffen eines positiven PDM-Impulses an der Klemme 27 wird Ts 1 leitend und schaltet... die Konstantstromquelle mit dem Transistor

Ts 2 ein Ts 3 wird... gesperrt... Nach der Sperrung

... werden der Emitterfolger Ts 4 sowie die Schalttransistoren Ts5 und Ts6/9 leitend. ... Wenn die Kollektor-Emitter-Spannung der Schalttransistoren auf etwa 6 V gesunken ist, wird eine Diode Gr8 leitend. Durch Basisstrombegrenzung von Ts 4 und 7s 5 mit Hilfe der Diode Gr 8 wird eine weitere Durchsteuerung der Schalttransistoren bis in die Sättigung verhindert. ... Besonders bemerkenswert... sind die Maßnahmen zur Verkürzung der Schaltzeiten, die es überhaupt erst ermöglicht haben, ... die Verlustleistung klein zu halten.«

Der Basisstrombegrenzung für die Transistoren Ts 3 bzw. Ts 4, Ts 5 durch die Dioden Gr 3 bzw. Gr 8 liegt die Überlegung zugrunde, daß die Speicherzeit eines Schalttransistors, das ist die Schaltverzögerung beim Umschalten vom leitenden in den sperrenden Zustand, dann besonders groß ist, wenn der Transistor im durchgeschaltelen Zustand in die Stromsättigung gesteuert wird. Beim Umschalten in den sperrenden Zustand können dann die Ladungsträger nicht schnell genug abtransportiert werden. Es muß daher im durchgeschalteten Zustand dafür gesorgt werden, daß die Stromsättigung nicht erreicht wird. Das ist durch Begrenzung des Basisstroms möglich.

Als Kriterium für die Begrenzung des Basisstromes durch Ableitung eines Teilstromes über die Dioden Gr 3 bzw. Gr 8 auf den zugehörigen Kollektor eines Schalttransistors dient das Absinken der Kollektor-Emitter-Spannung auf einen Wert, der für die Annäherung an die Stromsättigung charakteristisch ist. Dann sinkt das Potential am Kollektor so weit ab, daß die genannten Dioden leitend werden. Durch die damit einsetzende Basisstrombegrenzung während einer Einschaltphase kann die darauf folgende Speicherzeit wesentlich verkürzt werden.

Für einige Anwendungsfälle hat es sich nun gezeigt,

daß die Verkürzung der Speicherzeit nicht ausreichend ist, sondern daß es trotz kurzer Speicherzeiten noch zu Funktionsstörungen kommen kann, wenn die Schaltzeit überhaupt eine Rolle spielt. Dies ist zum Beispiel bei der Hintereinanderschaltung von gleichzeitig geschalteten Transistoren der Fall. Versuche haben gezeigt, daß sich die Kollektor-Emitter-Sperrspannungen von in Reihe zueinander geschalteten Schalttransistoren stark unterschiedlich aufteilen, wenn deren Speicherzeiten nur um 25 ns voneinander abweichen. Das ist auch verständlich, wenn man bedenkt, daß beim Sperren eines Transistors dem anderen Transistor die Möglichkeit genommen wird, durch weiteren Kollektorstrom die freien Ladungsträger abzubauen. Als Abhilfe ist es in diesem Zusammenhang üblich, zur gleichmäßigen Spannungsaufteilung den Schalttransistoren eine Kette von Bauelementen parallelzuschalten, die Widerstände, Dioden und Kondensatoren enthalten kann. Diese Maßnahmen sind umständlich und führen zur Erhöhung der Verlustleistung.

Auch bei einem Schaltverstärker (Treiber) zur Steuerung einer Schaltröhre in einem Hochleistungs-Pulsdauermodulator hat sich gezeigt, daß es trotz sehr kurzer Speicherzeiten zu Zeichenverzerrungen (Impulsverzerrungen) und zur Zerstörung von Schalttransistoren kommen kann, insbesondere auch dann, wenn Schalttransistoren in Reihenschaltung und/oder Gegentaktschaltung betrieben werden.

Zeichenverzerrungen sind insbesondere dann zu beachten, wenn der vom Schalttransistor durchzuschaltende Strom nicht konstant, sondern im Sinne einer Amplituden-Mitmodulation des pulsdauermodulierten Pulses veränderlich ist, wenn also der Laststrom — das ist bei einem Transistor der Kollektor-Emitterstrom — des Schalttransistors veränderlich ist

Es ist daher Aufgabe der Erfindung, eine Anordnung zu schaffen, mit der sich störende Einflüsse wesentlich vermindern lassen, die sich durch Abweichungen der Speicherzeit von einem erwünschten Wert ergeben.

Diese Aufgabe wird durch die Anordnung mit den Merkmalen des Patentanspruches 1 gelöst Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben. Dabei ist von folgenden Überlegungen ausgegangen worden:

Es hat sich in Untersuchungen an Schalttransistoren herausgestellt, daß die Speicherzeit keine Konstante ist, sondern unter anderem abhängig ist vom Kollektorstrom, der Kollektorspannung, dem Basisstrom, jeweils im durchgeschalteten Zustand des Schalttransistors, sowie von der Baisspannung im gesperrten Zustand und von der Temperatur. Zumindest wo sich eine dieser Größen in erheblichem Maße ändert, kann es daher zu Störungen dann kommen, wenn die Speicherzeit im jeweiligen Anwendungsfall überhaupt eine Rolle spielt. Zugleich muß oft auch für eine möglichst kurze Speicherzeit gesorgt sein; zu diesem Zweck muß ein Schalttransistor derart angesteuert werden, daß er sich im leitenden Zustand im Bereich der Quasi-Sättigung befindet Mit »Quasi-Sättigung« wird der Betrieb bezeichnet bei dem die Kollektor-Emitter-Spannung im leitenden Zustand des Schalttransistors (Restspannung) höher bleibt als die im Sättigungsbetrieb auftretende Restspannung zwischen Kollektor und Emitter (Sättigungsspannung). Bei Quasi-Sättigung gibt es nun einen Zusammenhang zwischen dem Laststrom, der Restspannung und der Speicherzeit Man kann überschlägig sagen: a) bei konstanter Restspannung steigt die Speicherzeit mit dem Laststrom;

b) bei konstanter Speicherzeit steigt die Restspannung mit dem Laststrom.

In Fig.2 sind diese Verhältnisse qualitativ angedeutet, wobei auf der Abszisse die Restspannung Uc und auf der Ordinate der Last- oder Kollektorstrom Ic aufgetragen ist. Bei einer Schaltungsanordnung, bei der sich für einen konstanten Laststrom /1 eine konstante Restspannung Ui ergibt stellt sich eine konstante

ι ο Speicherzeit is von 150 ns ein. Verändert sich jedoch der Laststrom /cbei gleichbleibender Restspannung Ui, so treten erhebliche Änderungen der Speicherzeit ts auf. Es ist nun mit Hilfe der Erfindung gelungen, einen Weg zu finden, um trotz Änderungen des Laststromes und/oder der Kollektor-Emitter-Spannung im durchgeschalteten Zustand oder trotz der Änderung von anderen Größen, die letztlich zu einer Änderung des Laststromes bzw. der Kollektor-Emitter-Spannung führen, zu einer im wesentlichen konstanten Speicher zeit ts zu gelangen. Aus F i g. 2 ist ersichtlich, daß dies dann möglich ist wenn man sich auf einer der Kurven is=const, bewegt. Es muß also dafür gesorgt werden, daß zwischen Ic und Uc ein dem Kurvenverlauf entsprechendes Verhältnis ungefähr eingehalten wird.

Hierzu dient eine während der Einschaltphase eingreifende Regelschaltung, die im Regelkreis den Steuerweg enthält und auf die Steuerelektrode einwirkt F i g. 3 zeigt ein Prinzipschaltbild, F i g. 4 gibt Spannungsverläufe zu F i g. 3 an,

F i g. 5 zeigt eine Einzelheit zu F i g. 3,

F i g. 6 stellt ein einfaches Ausführungsbeispiel dar, Fig.7 ein detailliertes Ausführungsbeispiel der Erfindung und Fig.8 ein Blockschaltbild mit den zusätzlichen

Hilfsmitteln.

In Fig.3 ist ein Schalttransistor Γ dargestellt mit seinem Kollektorstrom Ic, seiner Kollektor-Emitter-Spannung Uc und seinem Basisstrom Ib. Der Kollektorstrom ist fast gleich dem Laststrom //, der von der positiven Klemme der Gleichspannungsversorgung durch den Lastwiderstand Rl zum Kollektor fließt In dem Steuersignalweg, der von den Eingangsklemmen E zur Basis des Schalttransistors T führt, liegt eine Steuerschaltung 1. Über sie führt eine Regelschleife mit einem Steuerweg, der von einem Abgriff 3 an der Schaltstrecke (Kollektor-Emitter-Strecke) ausgeht und eine Vergleichseinrichtung 2 enthält Darin wird ein Vergleich durchgeführt zwischen der am Abgriff 3 abgegriffenen Kollektorspannung Uc und der von einer Eingangsklemme abgegriffenen Eingangsspannung Ue. Das Vergleichsergebnis ist die Regelspannung Ur, weiche die Steuerschaltung ί steuert.

Diese Steuerschaltung 1, gesteuert durch das Eingangssignal Ue, liefert den Basisstrom Ib an den

Schalttransistor T. Bei fehlendem Eingangssignal, also in der Ausschaltphase des Eingangsimpulses Ue, liegt eine Sperrspannung an der Basis. Im Schaltbetrieb ist die Speicherzeit des Schalttransistors abhängig von der Größe des Basisstromes im durchgeschalteten und der Basissperrspannung im gesperrten Zustand. Die Vergleichseinrichtung 2 regelt mit der Regelspannung Ur durch Änderung der Basisansteuerung des Schalttransistors Tdie Speicherzeit auf einen vorgegebenen Wert Mit Hilfe von F i g. 4 läßt sich der Regelmechanismus verdeutlichen: Zu der Eingangsspannung Ue gehört die verzögert auftretende Kollektorspannung Ua Von den auftretenden Verzögerungen interessiert hier die Zeit, die vergeht vom Abfall der Eingangsspannung Ue auf

Null Volt bis zum Übergang der Kollektorspannung Uc von der nahe Null Volt liegenden und in der Einschaltphase auftretenden Restspannung auf die in der Sperrphase auftretende Sperrspannung. Diese Verzögerungszeit ist die Speicherzeit fs.

In der Vergleichseinrichtung 2 findet nun ein Vergleich zwischen Uc und Ue statt in Form einer Differenzbildung zwischen der gegenüber Ue invertierten Spannung Ue und Us. Das Vergleichsergebnis ist Ur i, eine Spannung, die in ihrem Verlauf Impulse entsprechend der Länge der Speicherzeit ts aufweist Diese Impulse sollen dazu dienen, den Basisstrom des Schalttransistors T während des durchgeschalteten Zustandes mit fallendem Laststrom verstärkt herabzusetzen; da die Speicherzeit aber erst jeweils nach dem Ende einer der Einschaltphascn des Schalttransistors T gemessen werden kann, kann der Meßwert Ur X erst zur Steuerung des Basisstromes Ib der jeweils folgenden Einschaltphase verwendet werden.

Deshalb muß die Vergleichseinrichtung 2, die in F i g. 5 im Detail dargestellt ist, einen Speicher 5 in Form eines Integrators enthalten, in welchem die Spannungszeitfläche von Ur ί gebildet und für die nächste Einschaltphase des Schalttransistors T bereits gehalten wird. In der Vergleichseinrichtung 2 wird durch einen Umkehrverstärker V aus der Eingangsspannung Ue zunächst die invertierte Spannung Ue gebildet und ebenso wie Uc einem Transistor Ts zugeführt An dessen Kollektor ergibt sich UrX = Ue- KUc, wobei K eine Konstante zum Pegelausgleich ist Hinter dem Speicher S ergibt sich als Spannungszeitintegral von UrX die Regelspannung Ur zur Beeinflussung des Basisstromes Ib über die Steuerschaltung 1. Dabei wird der Regelkreis so betrieben, daß bei zunehmender Speicherzeit ts der Basisstrom Ib in der darauffolgenden Einschaltphase verkleinert wird um zu verhindern, daß der Schalttransistor Γζυweit in die Sättigung gerät

Wegen der Speicherung im Speicher S ist die Regelung prinzipbedingt mit der Laufzeit einer Periode der Eingangsspannung Ue behaftet Diese Laufzeit bzw. die Regelzeitkonstante des Regelkreises bestimmen die maximale Frequenz, mit der sich der Laststrom // und das Tastverhältnis des Eingangssignais Ue bei Regelung der Speicherzeit ändern dürfen. Versuchsweise wurde bei einer Schaltfrequenz von 5OkHz eine maximale Frequenz für die Änderung von Laststrom und Tastverhältnis von 1,5 kHz ermittelt Bei höheren Frequenzen für die Änderung schwenkt die Speicherzeit der Mittelwert läßt sich jedoch konstant halten.

Bei dem Ausführungsbeispiel muß sichergestellt sein, daß die Ausschaltzeit des Eingangssignales Ue größer ist als die Speicherzeit im ausgeregelten Zustand. Im praktischen Betrieb wurde für Modulationsfrequenzen des Tastverhältnisses bis 1,5 kHz eine stabile Speicherzeit von 200 ns mit einem Schalttransistor erreicht, der ss nach Datenblatt eine Speicherzeit von 3 Mikrosekunden bei Schaltbetrieb mit Sättigung hat

Während bei den Fig.3 bis 5 die am Abgriff 3 auftretende Spannung Uc, wie sie dort jeweils während der Speicherzeit auftritt, für die Regehing des eo Basistromes maßgeblich war, ergeben sich wesentlich einfachere Verhältnisse, wenn am Abgriff 3 die Spannung Uc abgegriffen und zur Regelung verwendet wird, wie sie während der Einschaltphase auftritt Hierauf beziehen sich die Ausführungsbeispiele nach den F i g. 6 und 7. Bei ihrer Verwirklichung kommt die Tatsache zu Hilfe, daß zwischen dem Steuerstrom (Basisstrom) und dem Laststrom (Kollektorstrom eines Schalttransistors) eines Halbleiterschalters ein im wesentlichen fester Zusammenhang, nämlich die Stromverstärkung besteht.

F i g. 6 zeigt den Schalttransistor T, dessen Speicherzeit konstant gehalten werden soll, mit dem Stromverstärkungsfaktor ß=10, dem Laststrom (Kollektorstrom) Ic, dem Basisstrom Ib, der Kollektor-Emitter-Spannung Uc, der Basis-Emitter-Spannung Übe und der Kollektor-Basis-Spannung Ucb.

Es wird von der annähernd richtigen Annahme ausgegangen, daß der Stromverstärkungsfaktor B im Betriebsbereich unabhängig von Laststrom Ic ist. Die Einschaltung des Schalttransistors T erfolgt von einer Konstantstromquelle 4 über einen Emitterfolger To und einen Serienwiderstand R von beispielsweise 30 Ohm. Bc: einem KoHektorstrom Ic, der praktisch gleich dem äußeren Laststrom // ist, von 0,1 A benötigt der Schalttransistor Γ zum Durchschalten 10 mA Basisstrom Ib, wie in der Tabelle, die zu F i g. 6 gehört, angegeben. Am Serienwiderstand R ergibt sich dann ein Spannungsabfall von 0,3 V.

Der Steuerelektrode (Basis) des als Halbleiterschalter dienenden Schalttransistors T ist (über den Emitterfolger To) ein Schaltungspunkt 5 vorgeschaltet, von dem eine Rückführung abzweigt mit einer als Ventil dienenden Diode D, welche zu einem Abgriff 3 führt, der an der Schaltstrecke liegt, die durch die Kollektor-Emitter-Strecke des Schalttransistors Tgebildet wird.

Da die Schleusenspannungen des Emitterfolger To und der Diode D etwa gleich groß sind, ist bei leitender Diode D die Kollektor-Restspannung des Schalttransistors T gleich dem Spannungsabfall am Serienwiderstand R zuzüglich der Basis-Emitter-Spannung des Schalttransistors T. Es ist in diesem Fall also Ucb gleich dem Spannungsabfall an R. Die Tabelle bestätigt dies für R= 30 Ohm. Dabei ergeben sich die Tabellenwerte für Ic aus dem Basisstrom Ib multipliziert mit dem Stromverstärkungsfaktor B von 10. Die Differenz zwischen Uc und Ucb ist die Basis-Emitter-Spannung in der Größenordnung von 0,7 bis 1 V. Bei 4 A Kollektorstrom Ic benötigt der Schalttransistor bei dem gewählten Beispiel 0,4 A Basisstrom. Am Serienwiderstand R fallen 12 V ab. Die Restspannung Uc beträgt dann 13 V.

Die Regelwirkung der Diode Din Zusammenwirkung mit dem Serienwiderstand R erkennt man leicht durch folgende Überlegung: Versucht die Konstantstromquelle 4 über den Emitterfolger To beispielsweise mehr als 0,4 A Basisstrom Ib fließen zu lassen oder ist der Stromverstärkungsfaktor B größer als 10, dann versucht die Kollektorspannung Uc von ihrem Wert bei Quasi-Sättigungs-Betrieb auf die Restspannung bei Sättigung zu sinken. In diesem Fall wird über die Diode D überschüssiger Strom aus der Konstantstromquelle 4 abgeleitet, so daß der Basisstrom Ib sinkt und die Kollektorspannung wieder in den erhöhten Bereich für die Quasi-Sättigung geht Durch die entsprechende Wahl des Serienwiderstandes R kann die Speicherzeit eines gegebenen Schalttransistors T korrigiert werden. Während bei konstanter Restspannung im Sättigungs-Betrieb sich die Speicherzeit bei einer Laststromänderung von 0 ... 2$ A um ca, 1,2 us änderte, betrug die Änderung der Speicherzeit bei gleicher Stromänderung und laststromabhängig erhöhter Restspannung Uc, das heißt unter dem Einfluß der Diode D und des optimal bemessenen Serienwiderstandes R bei einem handelsüblichen Transistor ca. 50 ns. Die optimale Bemessung von R derart, daß sich in

einem gegebenen Änderungsbereich des Laststromes eine möglichst laststromunabhängige Speicherzeit ergibt, kann durch Versuche erfolgen, indem für verschiedene Serienwiderstände R jeweils im Bereich der vorgegebenen Laststromänderung die Speicherzeiten des Schalttransistors Vermittelt werden.

Es kann aber auch eine Berechnung erfolgen. Hierzu wird zunächst für einen ausgewählten Schalttransistor T der thermisch zulässige Durchlaßstrom Ic_max und dann für den Bereich der vorgesehenen Laststromänderungen die mittlere Stromverstärkung B aus dem Datenblatt ermittelt. Dann mu3 durch Messungen ein Diagramm nach Art der F i g. 2 erstellt und eine Kurve für konstante Speicherzeit Is ausgewählt werden. Man wählt am zweckmäßigsten eine der Kurven, für die im Bereich der Laststromänderungen ein ungefährer linearer Zusammenhang von Ic mit Uc besteht Aus der ausgewählten Kurve können die zusammengehörigen /c/t/ce-Werte ermittelt und daraus der Serienwiderstand R nach den Formeln errechnet werden:

Uc= Übe+ R ■ lc/B; Ucb= Uc- Übe= R ■ Ic/B

(Gleichung 1)

R=(Uc- Übe) ■ (B/Ic);R= Ucb ■ B/Ic

(Gleichung 2)

wobei Übe die Basis-Emitter-Spannung des Schalttransistors ist die ungefähr gleich 0,7 V gesetzt werden kann. Wird R nach der oben angegebenen Formel für verschiedene Wertepaare von Uc und Ic errechnet, so weichen die Werte für Äbei günstiger Wahl einer Kurve is=const, nur wenig voneinander ab, so daß ein Mittelwert von R gewählt werden kann, der in einer Schaltungsanordnung nach Fig.6 in ausreichendem Maße gewährleistet, daß die Speicherzeit des Schalttransistors 7*im Bereich der vorkommenden Laststromänderungen im wesentlichen konstant bleibt.

F i g. 7 zeigt ein Ausführungsbeispiel, in welchem die Konstantstromquelle 4 nach Fig.6 im einzelnen dargestellt und zum Sperren des Schalttransistors reine Konstantspannungsquelle 6 vorgesehen ist Es hat sich nämlich gezeigt daß es zwar für den durchgeschalteten Zustand des Schalttransistors F günstig ist wenn nach Fig.6 eine Konstantstromquelle 4 vorgesehen ist deren Konstantstrom am Schaltungspunkt 5 aufgeteilt werden kann auf die Rückführung mit der Diode D und den zur Steuerelektrode des Schalttransistors T führenden Zweig; zum Sperren des Schalttransistors T ist es aber günstig, wenn der Basis eine Sperrspannung aus einer Konstantspannungsquelle (4 in Fig.7) zugeführt wird.

Die Anordnung nach Fig.7 arbeitet im einzelnen folgendermaßen:

Bei Anlegen einns (positiven) Tastzeichens 7 (Einschaltphase) an die Basis eines Transistors Ti schaltet Ti über Widerstände Ä14 und R15 die Konstantstromquelle ein, die hauptsächlich durch einen Transistor T2 gebildet wird. Zur thermischen Entlastung von T2 ist der Konstantstrom mit Hilfe einer Diode D i und eines Widerstandes R16 und des Spannungsabfalles an einem Widerstand R17 abhängig gemacht vom Laststrom des Transistors To. T2 liefert Strom über einen Widerstand R18 und einen als gesteuerter Widerstand arbeitenden Transistor TS an die negative Klemme (-8V) der Gleichspannungsversorgung und über eine Diode D 2 an den bereits im Zusammenhang mit F i g. 6 beschriebenen Emitterfolger To. To liefert über den Widerstand R an den Schalttransistor T Basisstrom. In Abhängigkeit vom Laststrom //wird, wie im Zusammenhang mit Fig.6 beschrieben, über die Diode D der Basisstrom von T während der Einschaltphase geregelt Ein Widerstand R 19 und ein Kondensator C dienen der Schaltbeschleunigung. Die Emitterfolger T3 w- ' . . m der Konstantspannungsquelle 6 bleiben während der Einschaltphase von To, T, Ti, T2gesperrt.

Ohne das Tastzeichen 7, also in der Ausschaltphase, sperrt Ti. Damit sperren auch die Konstantstromquelle

ίο (T2) und der Emitterfolger To. Dagegen werden die

Emitterfolger Γ3, TA leitend und legen an die Basis des Schalttransistors T zur schnellen Sperrung eine Sperrspannung von fast —8 V. Auf weitere Einzelheiten der F i g. 7, insbesondere auf

die Funktion der Widerstände Ä20, R2i, des Kondensators CX und des Transistors Γ5 wird weiter unten noch eingegangen, wenn die in dieser Beziehung allgemeinere F i g. 8 beschrieben worden ist Fig.8 bezieht sich auf zusätzliche Hilfsmittel zur Beeinflussung der Speicherzeit im Sinne einer Feinregelung, wie sie in den Patentansprüchen 12 ff beansprucht ist während sich die Patentansprüche 1 bis 11 auf die zugehörige Grobregelung beziehen, wie sie im Zusammenhang mit den F i g. 1 bis 7 erläutert worden ist

Ein besonders interessantes Anwendungsgebiet für die zusätzliche Feinregelung ist die Reihenschaltung von Schaltstrecken, die durch Halbleiterschalter, insbesondere Schalttransistoren gebildet werden. Bei gleichzeitigem Schalten der Halbleiterschalter kommt es sehr darauf an, daß die Schaltzeiten aller in Reihe zueinander liegenden Halbleiterschalter untereinander gleich, d. h. an einen gemeinsamen Sollwert angeglichen sind. Hierauf bezieht sich insbesondere Patentanspruch 15 und die F i g. 8 und der noch nicht erläuterte Teil von Fig.7.

In Fig.8 sind zwei Transistoren T, Ta mit hintereinander geschalteten Schaltstrecken gezeigt Zur Steuerung an den Basen ist ein Übertrager 8 vorgesehen, dem primärseitig positive Tastzeichen 7 als Eingangsimpulse zugeführt werden. Diese Tastzeichen 7 erscheinen wieder an den Sekundärseiten des Übertragers 8 und gelangen von dort über die Steuerschaltung 9 bzw. 9a zur Basis des Transistors T bzw. Ta. Die Steuerschaltungen 9 bzw. 9a übernehmen zusammen mit Vergleichseinrichtung 2 bzw. 2a und Abgriffen 3 bzw. 3a zunächst die gleiche Funktion, also die Grobregelung, wie die gleichnamigen Teile 1,2 bzw. 3 in Fig.3. Von den Abgriffen 3 bzw. 3a, an welchen zumindest während der Speicherzeiten des jeweils

so zugehörigen Schalttransistors die Kollektor-Emitter-Spannungen abgegriffen werden, gelangen diese zu einer Einrichtung 10 bzw. 10a Deren Ajjsgang ist mit Il bzw. 11a bezeichnet während ein zusätzlicher Steuereingang der Steuerschaltung 9 bzw. 9a die Bezeichnung 12 bzw. 12a trägt

Wird nun beispielsweise der Ausgang 11 mit dem Eingang 12a und der Ausgang 11a mit dem Eingang 12 verbunden, so ergibt sich folgende Arbeitsweise der zusätzlichen Hilfsmittel 10 bzw. 10a: Ist die Kollektor- Emitter-Spannung des Transistors Tarn Abriff3ineiner Sperrphase niedrig, dann bedeutet das, daß der Schalttransistor zu langsam sperrt. Diese Information wird über die Einrichtung 10, den Ausgang 11 und den Eingang 12a an die Steuerschaltung 9a übermittelt, die dadurch bewogen werden solL in der folgenden Sperrphase die Umschaltung des Schalttransistors Ta ebenfalls etwas zu verzögern, d. h. dessen Speicherzeit zu verlängern; dies kann durch betragsmäßiges

Herabsetzen der Basissperrspannung dieses Transistors geschehen. In ähnlicher Weise kann der Transistor T vom Abgriff 3a über die Einrichtung 10a, deren Ausgang 11a, den Steuereingang 12 und die Steuerschaltung 9 beeinflußt werden.

Bevorzugt wird jedoch eine andere Ausführungsform nach Fig.8, nämlich diejenige, bei welcher die Klemmen 11 und 12 miteinander und 11a und 12a miteinander verbunden sind. Dann ist die Arbeitsweise folgende: Ist die Spannung am Abgriff 3 in der Sperrphase zu niedrig, dann sperrt der Schaktransistor T zu langsam; diese Information veranlaßt über die Einrichtung 10 und die Klemmen 11 und 12 die Steuerschaltung 9 dazu, das Sperren des Schalttransistors T in der folgenden Sperrphase dadurch zu beschleunigen, daß der Betrag der Basissperrspannung erhöht wird.

Detaillierter ist der eingerahmte Schaltungsteil 13 der F i g. 8 in F i g. 7 dargestellt, auf die jetzt wieder ergänzend eingegangen wird.

Zur Feinregelung der Speicherzeit wird diese innerhalb der Ausschaltphase des Tastzeichens 7 beeinflußt, die eigentlich mit der Sperrphase des Schalttranistors T übereinstimmen sollte, was aber wegen der Speicherzeit nicht der Fall ist. Nach dem Ende der Einschaltphase des Tastzeichens 7 kann die Speicherzeit in gewissem Maße noch durch die Höhe der Basis-Sperrspannung des Schalttransistors Γ beeinflußt werden, aber nur noch zwischen dem Ende der Einschaltphase des Tastzeichens 7 und dem Beginn der tatsächlichen Sperrphase des Schalttransistors T, also nur während der Speicherzeit Für diese Beeinflussungszwecke ist vom Abgriff 3 wegführend ein zusätzlicher Steuerweg vorgesehen mit zusätzlichen Hilfsmitteln (entsprechend den Hilfsmitteln 10 in F i g. 8), enthaltend Widerstände R 20, /? 21 und einen Integrationskondensator Cl. Der zusätzliche Steuerweg führt zunächst zur Basis des Transistors T5. Damit steuert, mitbestimmt durch das Spannungsteilerverhältnis zwischen den Widerständen R 20 und R 21, die Kollektorspannung Uc von T den Transistor 7"5. In der Sperrphase des Tastzeichens 7, aiso wenn der Transistor 7"2 gesperrt ist, ergibt sich am Schaltungspunkt 14 ungefähr die Emitterspannung von Γ5, die über den Widerstand R 23 für den Steuerstrom des Transistors 7"3 verantwortlich ist

Da in der Sperrphase des Tastzeichens 7 der Transistor 7*1 sperrt und damit auch die Transistoren T2 und To gesperrt sind, während der Schalttransistor 7*anfangs noch leitend ist, werden die Emitterfolger Γ3 und Γ4 leitend und legen an die Basis des Schalttransistors T zu dessen schneller Sperrung eine Basissperrspannung. Die Höhe dieser Basissperrspannung beeinflußt die Speicherzeit, so daß sich damit bei Reihenschaltung von mehreren Schalttransistoren (T und Ta in Fig.8) die Aufteilung der gemeinsam an allen Kollektor-Emitter-Strecken liegenden Sperrspannung auf die einzelnen Kollektor-Emitter-Strecken regeln läßt. Diese gemeinsame Sperrspannung wird sich stark unterschiedlich aufteilen, wenn die Sperrzeiten der Schalttransistoren nur um 25 ns voneinander differieren, weil beim verfrühten Sperren eines Transistors dem anderen die Möglichkeit genommen wird, durch weiteren Kollektorstrom die freien Ladungsträger abzubauen.

Ist beispielsweise die Kollektorspannung Uc von Tin der Einschaltphase und insbesondere zu Beginn der Speicherzeit noch sehr niedrig, dann bedeutet das, daß T langsamer sperrt als der in Reihe geschaltete Transistor Ta (Fig.8). Über den Widerstand Ä20 gelangt die Kollektorsperrspannung Uc von Tan die Basis von T5, die dadurch stark negatives Potential erhält Γ5 wird folglich weitgehend leitend, so daß sich das Potential am Schaltungspunkt 14 nach negativen Werten verschiebt und über die schon durchgeschalteten Emitterfolger Ti, TA, die Widerstände R 23, R 24 und das Ventil Van die Basis von Γ gelangt und auf diese Weise die Sperrung von rbeschleunigt. somit also die Speicherzeit verkürzt.

Ist die Kollektorsperrspannung Uc von T dagegen hoch, dann bedeutet das ein schnelles Sperren von Tm der Reihenschaltung mit Ta (Fig.8). Die hohe Kollektor-Sperrspannung Uc verringert an der Basis von TS und damit auch an der Basis von Tbeim Sperren das negative Potential. Damit wird die Sperrung verlangsamt, die Speicherzeit also verlängert so daß eine Angleichung an die Speicherzeit des Schalttransistors Ta (F i g. 8) stattfindet.

Der Integrationskondensator Cl bewirkt zusammen mit dem Widerstand Ä20, daß die heruntergeteilten Spannungsimpulse vorn Abgriff 3, wie sie dort in der Sperrphase auftreten, auch noch jeweils bis zu der folgenden Sperrphase an der Basis von 7"5 zur Verfugung stehen. Cl ist also ein in den zusätzlichen Hilfsmitteln 10 (Fig.8) enthaltener Speicher für die Eingangsklemme 12 (Fig.8) auf dem zusätzlichen Steuerweg 3-10-11-12 zugeführte Steuergröße (Spannung Uc am Abgriff 3).

Für manche Anwendungsfälle kann es genügen, wenn in einer Anordnung ähnlich der von Fig.8 lediglich einem der beiden Schalttransistoren T bzw. Ta eine Schaltung nach F i g. 7 zur Beeinflussung der Speicherzeit während der Speicherzeit zugeordnet ist Vorzugsweise wird jedoch jedem der gleichzeitig zu schaltenden und in Reihe liegenden Schalttransistoren eine Schaltung zur Beeinflussung der Speicherzeit zugeordnet

Wie aus F i g. 7 zu ersehen ist dienen die Transistoren Γ3 und T4 gleichzeitig als Einrichtung, welche der, übcr den Widerstand R 20 führenden zusätzlichen Steuerweg bezüglich seiner Einwirkung auf die Basis des Schalttransistors Tin dessen Einschaltphase unwirksam machen, außer in der Speicherzeit

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Anordnung mit wenigstens einem verzögerungsbehafteten Halbleiterschalter und ersten Hilfsmitteln zur Beeinflussung der sogenannten Speicherzeit eines Halbleiterschalters, die als Verzögerungszeit auftritt beim Schalten vom leitenden (Einschaltphase) in den sperrenden (Sperrphase) Zustand, wobei die ersten Hilfsmittel einen ersten Steuerweg ι ο aufweisen von einem Abgriff an dem durch die Schaltstrecke eines Halbleiterschalters führenden Laststrompfad zu einem Schaltungspunkt im Steuersignalweg, der zur Steuerelektrode eines Halbleiterschalters führt, und wobei an dem Abgriff eine Istwertgröße abgegriffen wird, die sich bei Änderungen der Speicherzeit verändert und die zur Verkürzung der Speicherzeit durch Beeinflussung einer Steuergröße dient, welche der Steuerelektrode des Halbleiterschalters innerhalb der Einschaltphase zugeführt wird, dadurch gekennzeichnet,
daß bei Betriebsbedingungen, die im vorgesehenen Betriebsbereich zu Abweichungen der Speicherzeit (ts) von einem Sollwert führen können, die ersten Hilfsmittel (1, 2) zur derartigen Beeinflussung des Steuerstromes (Ib) ausgestaltet sind, daß sich eine Regelung der Speicherzeit im Sinne einer verbesserten Konstanz ergibt,

daß die ersten Hilfsmittel (1, 2) von der als Istwertgröße dienenden Spannung (Uc) am Abgriff (3) gesteuert sind, wie sie dort jeweils während der Speicherzeit (ts) auftritt,

wobei die ersten Hilfsmittel einen Speicher (S) enthalten zur Speicherung der Spannung (Uc) am Abgriff (3) oder einer davon abgeleiteten Größe 3b (Ur 1) jeweils bis zur nächsten Beeinflussung des Steuerstromes (Ib) in der Einschaltphase und
wobei schließlich die ersten Hilfsmittel eine Vergleichseinrichtung (2) enthalten zum Vergleich der Spannung (Uc) am Abgriff (3) mit einem mittelbar oder unmittelbar für den Halbleiterschalter (T) vorgesehenen Eingangssignal (Ue) oder zum Vergleich von Größen (Ue), die von der Spannung (Uc) bzw. dem Eingangssignal (Ue) abgeleitet sind (F i g. 3 und 5). .

2. Anordnung mit wenigstens einem verzögerungsbehafteten Halbleiterschalter und ersten Hilfsmitteln zur Beeinflussung der sogenannten Speicherzeit eines Halbleiterschalters, die als Verzögerungszeit auftritt beim Schalten vom leitenden (Einschalt- so phase) in den sperrenden (Sperrphase) Zustand, wobei die ersten Hilfsmittel einen ersten Steuerweg aufweisen von einem Abgriff an dem durch die Schaltstrecke eines Halbleiterschalters führenden Laststrompfad zu einem Schaltungspunkt im Steuersignal weg, der zur Steuerelektrode eines Halbeiterschalters führt, und wobei an dem Abgriff eine Istwertgröße abgegriffen wird, die sich bei Änderungen der Speicheret verändert und die zur Verkürzung der Speicherzeit durch Beeinflussung feo einer Steuergröße dient, welche der Steuerelektrode des Halbleiterschalters innerhalb der Einschaltphase zugeführt wird, dadurch gekennzeichnet,

daß bei Betriebsbedingungen, die im vorgesehenen Betriebsbereich zu Abweichungen der Speicherzeit ^ (ts) von einem Sollwert führen können, die ersten Hilfsmittel (R) zur derartigen Beeinflussung des Steuerstromes (Ib) ausgestaltet sind, daß sich eine Regelung der Speicherzeit im Sinne einer verbesserten Konstanz ergibt und

daß die ersten Hilfsmittel einerseits in an sich bekannter Weise enthalten:

eine Rückführung mit Ventil (D) von dem Schaltungspunkt (5) zu dem Abgriff (3) zur Ableitung von Steuerstrom bei Absinken der Restspannung (Uc), die im durchgeschalteten Zustand an der Schaltstrecke liegt, auf Werte, welche zu einer unerwünscht hohen Speicherzeit (tej führen,
sowie wenigstens ein Widerstandselement (R), das zwischen dem Schaltungspunkt (5) und der Steuerelektrode bei fließendem Steuerstrom (Ib) einen Spannungsabfall verursacht der bei Anwachsen des Steuerstromes zunimmt,

daß aber andererseits das Widerstandselement (R) in den ersten Hilfsmitteln derart bemessen ist, daß die Konstanz der Speicherzeit (ts) in Abhängigkeit von den im Betrieb vorkommenden Weiten des Durchlaßstromes (Ic) wesentlich verbessert ist gegenüber dem Fall der Verwendung eines Bauelementes (GrS, Gr6, Fig. 1), das einen vom Steuerstrom (Ib) unabhängigen Spannungsabfall hervorruft,
daß der Widerstandswert des Widerstandselements (R) ungefähr gleich dem Produkt aus der im Betriebsbereich des durchgeschalteten Halbleiterschalters (T) auftretenden Stromverstärkung (B) und der Spannung zwischen Abgriff und Steuerelektrode (ü'cb= Uc- Übe), dividiert durch den Durchlaßstrom (Ic)\sl (Gl. 2) und

daß dem Schaltungspunkt (5) eine Stromquelle (Konstantstromquelle 4) vorgeschaltet ist, die im durchgeschalteten Zustand einen im wesentlichen konstanten Strom liefert (F i g. 6).

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß das Widerstandselement ein linearer Widerstand (R) ist (F i g. 6).

4. Anordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß zwischen dem Schaltungspunkt (5) und der Steuerelektrode (Basis von T) ein Verstärker vom Typ eines Emitterfolger (To) mit dem Widerstandselement (R) in Reihe geschaltet ist (F ig. 6).

5. Anordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Schaltelemente in den Zuleitungen des Halbleiterschalters (T) einschließlich des Widerstandselementes (R) zwischen dem Schaltungspunkt (S) und dem Halbleiterschalter (T) derart dimensioniert sind, daß im Betriebsbereich des durchgeschalteten Halbleiterschalters Kollektor-Basis-Spannungsänderungen im wesentlichen gleich Änderungen des Spannungsabfalls am Widerstandselement (R)s\nd (Gleichung 1, F i g. 6).

6. Anordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß Mittel zum Durchschalten des Halbleiterschalters (T) mit Hilfe einer Konstantstromquelle (4) an der Steuerelektrode (Basis von T) und Mittel zum Sperren mit Hilfe einer Konstantspannungsquelle (6) an der Steuerelektrode vorgesehen sind, wobei eine Einrichtung (T3, T4) vorgesehen ist zum Unwirksammachen der Konstantspannungsquelle (6) während der Einschaltphase, soweit sie außerhalb der Speicherzeit (ts) liegt (Fig. 7).

7. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,

daß zusätzlich Hilfsmittel (10; R 20, Λ21, Cl, Γ5,6) zur Beeinflussung der Speicherzeit (ts) eines

Halbleiterschalters (T. Ta) vorgesehen sind,
daß die durch diese zusätzlichen Hilfsmittel beeinflußte Steuergröße die Sperrspannung (Übe) an der Steuerelektrode eines Halbleiterschalters (T, Ta) ist sowie daß die Beeinflussung durch die zusätzlichen Hilfsmittel jeweils innerhalb einer Speicherzeit (ts) erfolgt (F ig. 7 und 8).

8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß dk zusätzlichen Hilfsmittel (10; /?20, R 21, Ci, T5,6) ihrerseits von der Spannung (Uc) am Abgriff (3) gesteuert sind und

daß die zusätzlichen Hilfsmittel einen Speicher (Cl) enthalten zur Speicherung der Spannung (Uc) am Abgriff (3) oder einer davon abgeleiteten Größe jeweils bis zur nächsten Beeinflussung der Sperrspannung (Übe) innerhalb der nächsten Speicherzeit (tsKFig.7).

9. Anordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Beeinflussung durch die zusätzlichen Hilfsmittel (10; R 20, R 21, C1, TS,6) im Sinne einer Regelung auf Konstanz der Speicherzeit (ts) erfolgt (F i g. 7 und 8).

10. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß bei Halbleiterschaltern (T, Ta) deren Schaltstrecken einander in Reihe geschaltet sind, von dem Abgriff (3) für die Spannung (Uc) an wenigstens einer Schaltstrecke ein zusätzlicher Steuerweg mit den zusätzlichen Hilfsmitteln (10, iOa) zu einer Steuerelektrode eines Halbleiterschalters (T, Ta) führt zur Beeinflussung von dessen Steuerspannung (Übe) jeweils innerhalb der Speicherzeit (ts) derart, daß sich eine Angleichung der Speicherzeit dieses Halbleiterschalters (T, Ta) an diejenige eines zu ihm in Reihe geschalteten Halbleiterschalters (Ta, T) ergibt (F i g. 8).

11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß der zusätzliche Steuerweg mit den zusätzlichen Hilfsmitteln (10; R 20, R 21, Cl, T5, 6) zur Steuerelektrode desselben Halbleiterschalters (T) geführt ist, an dessen Schaltstrecke der Abgriff (3) vorgesehen ist, zur Steuerung dieses Halbleiterschalters (T) im Sinne einer Verkürzung der Speicherzeit (ts) bei zu geringer Spannung (Uc) an der Schaltstrecke zu Beginn der Speicherzeit (ts) (Fig. 7).

12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß die zusätzlichen Hilfsmittel (10; R20, R2i, Ci, T5, 6) vorgesehen sind zur Vergrößerung des Betrages der Steuersperrspannung (Übe) an der Steuerelektrode bei zu geringer Spannung (Uc) an der Schaltstrecke zu Beginn der Speicherzeit (ts)(F i g. 7).

13. Anordnung nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß eine Einrichtung (T3, 7*4) vorgesehen ist zur Unterbrechung der Beeinflussung durch den zusätzlichen Steuerweg (Ä20, K21, Cl, TS, 6) während der Einschaltphase, soweit sie außerhalb der Speicherzeit (ts) liegt (F ig-7).