CH650112A5 - Anordnung mit mindestens einem verzoegerungsbehafteten halbleiterschalter zur verkuerzung der schaltzeit. - Google Patents

Description

Die Erfindung betrifft eine Anordnung, wie im Oberbegriff des Patentanspruches 1 angegeben. Eine solche Anordnung ist im Zusammenhang mit Fig. 2 der deutschen Patentanmeldung P27 15 133 beschrieben worden.

Fig. 1 zeigt einen Schaltungsauszug aus der genannten Patentanmeldung. Soweit hier interessant, heisst es in der Patentanmeldung dazu:

«... die zwangsgesteuerte Schaltstufe ... besteht aus einem

2

5

10

15

20

25

30

35

40

45

50

55

60

65

3

650 112

Schalttransistor Ts6/9 und einem vorgeschalteten PDM-Verstärker ... Zur Vermeidung von Speicherzeiten dürfen die Transistoren nicht bis in die Sättigung gesteuert werden.» Ein Schalttransistor Ts5 ist als Emitterfolger geschaltet. «Ohne PDM-Signal ist der Transistor Tsl gesperrt. Damit ist auch die Konstantstromquelle Ts2 gesperrt. Ts3 leitet, weil er über Widerstände R5 und R6 und Dioden Gr5 und Gr6 Bassistrom erhält. Eine Diode Gr3 verhindert durch Basisstrombegrenzung, dass der Transistor Ts3 in die Sättigung gesteuert wird. Das geschieht in der Weise, dass beim Absinken der Kollektor-Emitter-Spannung des Transistors Ts3 auf ungefähr 1,5 V oder weniger Strom über die Diode Gr3 zum Kollektor fliesst. In diesem Zustand setzt sich der Spannungsabfall vom basisfernen Bezugspunkt 28 zum Emitter aus den Schleusenspannungen der Dioden Gr5, Gr6 und der Basis-Emitter-Diode zusammen. Dem steht der Spannungsabfall von dem Punkt 28 über einen Kollektorzuleitungspunkt 29 zum Emitter gegenüber. Dieser Spannungsabfall setzt sich aus der Schleusenspannung der Diode Gr3 und der Kollektor-Emitter-Span-nung zusammen, die nicht bis auf die Sättigungsspannung absinken darf.... Beim Eintreffen eines positiven PDM-Impulses an der Klemme 27 wird Tsl leitend und schaltet...

die Konstantstromquelle mit dem Transistor Ts2 ein Ts3

wird... gesperrt... Nach der Sperrung... werden der Emitter-folger Ts4 sowie die Schalttransistoren Ts5 und Ts6/9 leitend. ... Wenn die Kollektor-Emitter-Spannung der Schalttransistoren auf etwa 6 V gesunken ist, wird eine Diode Gr8 leitend. Durch Basisstrombegrenzung von Ts4 und Ts5 mit Hilfe der Diode Gr8 wird eine weitere Durchsteuerung der Schalttransistoren bis in die Sättigung verhindert Besonders bemerkenswert ... sind die Massnahmen zur Verkürzung der Schaltzeiten, die es überhaupt erst ermöglicht haben,... die Verlustleistung klein zu halten.»

Der Basisstrombegrenzung für die Transistoren Ts3 bzw. Ts4, Ts5 durch die Dioden Gr3 bzw. Gr8 liegt die Überlegung zugrunde, dass die Speicherzeit eines Schalttransistors, das ist die Schaltverzögerung beim Umschalten vom leitenden in den sperrenden Zustand, dann besonders gross ist, wenn der Transistor im durchgeschalteten Zustand in die Stromsättigung gesteuert wird. Beim Umschalten in den sperrenden Zustand können dann die Ladungsträger nicht schnell genug abtransportiert werden. Es muss daher im durchgeschalteten Zustand dafür gesorgt werden, dass die Stromsättigung nicht erreicht wird. Das ist durch Begrenzung des Basisstroms möglich.

Als Kriterium für die Begrenzung des Basisstromes durch Ableitung eines Teilstromes über die Dioden Gr3 bzw. Gr8 auf den zugehörigen Kollektor eines Schalttransistors dient das Absinken der Kollektor-Emitter-Spannung auf einen Wert, der für die Annäherung an die Stromsättigung charakteristisch ist. Dann sinkt das Potential am Kollektor so weit ab, dass die genannten Dioden leitend werden. Durch die damit einsetzende Basisstrombegrenzung während einer Einschaltphase kann die darauf folgende Speicherzeit wesentlich verkürzt werden.

Für einige Anwendungsfälle hat es sich nun gezeigt, dass die Verkürzung der Speicherzeit nicht ausreichend ist, sondern dass es trotz kurzer Speicherzeiten noch zu Funktionsstörungen kommen kann, wenn die Schaltzeit überhaupt eine Rolle spielt. Dies ist zum Beispiel bei der Hintereinanderschaltung von gleichzeitig geschalteten Transistoren der Fall. Versuche haben gezeigt, dass sich die Kollektor-Emitter-Sperrspannungen von in Reihe zueinander geschalteten Schalttransistoren stark unterschiedlich aufteilen, wenn deren Speicherzeiten nur um 25 ns voneinander abweichen. Das ist auch verständlich, wenn man bedenkt, dass beim Sperren eines Transistors dem anderen Transistor die Möglichkeit genommen wird, durch weiteren Kollektorstrom die freien

Ladungsträger abzubauen. Als Abhilfe ist es in diesem Zusammenhang üblich, zur gleichmässigen Spannungsaufteilung den Schalttransistoren eine Kette von Bauelementen parallelzuschalten, die Widerstände, Dioden und Kondensatoren enthalten kann. Diese Massnahmen sind umständlich und führen zur Erhöhung der Verlustleistung.

Auch bei einem Schaltverstärker (Treiber) zur Steuerung einer Schaltröhre in einem Hochleistungs-Pulsdauermodula-tor hat sich gezeigt, dass es trotz sehr kurzer Speicherzeiten zu Zeichenverzerrungen (Impulsverzerrungen) und zur Zerstörung von Schalttransistoren kommen kann, insbesondere auch dann, wenn Schalttransistoren in Reihenschaltung und/ oder Gegentaktschaltung betrieben werden.

Zeichenverzerrungen sind insbesondere dann zu beachten, wenn der vom Schalttransitor durchzuschaltende Strom nicht konstant, sondern im Sinne einer Amplituden-Mitmodulation des pulsdauermodulierten Pulses veränderlich ist, wenn also der Laststrom - das ist bei einem Transistor der Kollektor-Emitter-Strom - des Schalttransistors veränderlich ist.

Es ist daher Aufgabe der Erfindung, eine Anordnung zu schaffen, mit der sich störende Einflüsse wesentlich vermindern lassen, die sich durch Abweichungen der Speicherzeit von einem erwünschten Wert ergeben.

Diese Aufgabe wird durch die Anordnung mit den Merkmalen des Patentanspruches 1 gelöst. Vorteilhafte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.

Dabei ist von folgenden Überlegungen ausgegangen worden:

Es hat sich in Untersuchungen an Schalttransistoren herausgestellt, dass die Speicherzeit keine Konstante ist, sondern unter anderem abhängig ist vom Kollektorstrom, der Kollektorspannung, dem Basisstrom, jeweils im durchgeschalteten Zustand des Schalttransistors, sowie von der Basisspannung im gesperrten Zustand und von der Temperatur. Zumindest wo sich eine dieser Grössen in erheblichem Masse ändert, kann es daher zu Störungen dann kommen, wenn die Speicherzeit im jeweiligen Anwendungsfall überhaupt eine Rolle spielt. Zugleich muss oft auch für eine möglichst kurze Speicherzeit gesorgt sein; zu diesem Zweck muss ein Schalttransistor derart angesteuert werden, dass er sich im leitenden Zustand im Bereich der Quasi-Sättigung befindet. Mit «Quasi-Sättigung» wird der Betrieb bezeichnet, bei dem die Kollektor-Emitter-Spannung im leitenden Zustand des Schalttransistors (Restspannung) höher bleibt als die im Sättigungsbetrieb auftretende Restspannung zwischen Kollektor und Emitter (Sättigungsspannung). Bei Quasi-Sättigung gibt es nun einen Zusammenhang zwischen dem Laststrom, der Restspannung und der Speicherzeit. Man kann überschlägig sagen:

a) bei konstanter Restspannung steigt die Speicherzeit mit dem Laststrom;

b) bei konstanter Speicherzeit steigt die Restspannung mit dem Laststrom.

In Fig. 2 sind diese Verhältnisse qualitativ angedeutet, wobei auf der Abszisse die Restspannung Uc und auf der Ordinate der Last- oder Kollektorstrom Ic aufgetragen ist. Bei einer Schaltungsanordnung, bei der sich für einen konstanten Laststrom II eine konstante Restspannung U1 ergibt, stellt sich eine konstante Speicherzeit ts von 150 ns ein. Verändert sich jedoch der Laststrom Ic bei gleichbleibender Restspannung Ul, so treten erhebliche Änderungen der Speicherzeit ts auf. Es ist nun mit Hilfe der Erfindung gelungen, einen Weg zu finden, um trotz Änderungen des Laststromes und/oder der Kollektor-Emitter-Spannung im durchgeschalteten Zustand oder trotz der Änderung von anderen Grössen; die letztlich zu einer Änderung des Laststromes bzw. der Kollek-tor-Emitter-Spannung führen, zu einer im wesentlichen konstanten Speicherzeit ts zu gelangen. Aus Fig. 2 ist ersichtlich,

5

io

15

20

25

30

35

40

45

50

55

60

65

650 112

4

dass dies dann möglich ist, wenn man sich auf einer der Kurven ts = const.. bewegt. Es muss also dafür gesorgt werden, dass zwischen Ic und Uc ein dem Kurvenverlauf entsprechendes Verhältnis ungefähr eingehalten wird. Hierzu dient eine während der Einschaltphase eingreifende Regelschaltung, die im Regelkreis den Steuerweg enthält und auf die Steuerelektrode einwirkt.

Wie die erfindungsemässe Anordnung und Ausführungsbeispiele arbeiten, wird im folgenden anhand der restlichen Figuren der Zeichnungen beschrieben:

Fig. 3 zeigt ein Prinzipschaltbild,

Fig. 4 gibt Spannungsverläufe zu Fig. 3 an,

Fig. 5 zeigt eine Einzelheit zu Fig. 3,

Fig. 6 stellt ein einfaches Ausführungsbeispiel dar, Fig. 7 ein detailliertes Ausführungsbeispiel der Erfindung und

Fig. 8 ein Blockschaltbild mit den zusätzlichen Hilfsmitteln.

In Fig. 3 ist ein Schalttransistor T dargestellt mit seinem Kollektorstrom Ic, seiner Kollektor-Emitter-Spannung Uc und seinem Basisstrom Ib. Der Kollektorstrom ist fast gleich dem Laststrom II, der von der positiven Klemme der Gleichspannungsversorgung durch den Lastwiderstand RL zum Kollektor fliesst. In dem Steuersignalweg, der von den Eingangsklemmen E zur Basis des Schalttransistors T führt, liegt eine Steuerschaltung 1. Über sie führt eine Regelschleife mit einem Steuerweg, der von einem Abgriff 3 an der Schaltstrecke (Kollektor-Emitter-Strecke) ausgeht und eine Vergleichseinrichtung 2 enthält. Darin wird ein Vergleich durchgeführt zwischen der am Abgriff 3 abgegriffenen Kollektorspannung Uc und der von einer Eingangsklemme abgegriffenen Eingangsspannung Ue. Das Vergleichsergebnis ist die Regelspannung Ur, welche die Steuerschaltung 1 steuert.

Diese Steuerschaltung 1, gesteuert durch das Eingangssignal Ue, liefert den Basisstrom Ib an den Schalttransistor T. Bei fehlendem Eingangssignal, also in der Ausschaltphase des Eingangsimpulses Ue, liegt eine Sperrspannung an der Basis. Im Schaltbetrieb ist die Speicherzeit des Schalttransistors abhängig von der Grösse des Basisstromes im durchgeschalteten und der Basissperrspannung im gesperrten Zustand. Die Vergleichseinrichtung 2 regelt mit der Regelspannung Ur durch Änderung der Basisansteuerung des Schalttransistors T die Speicherzeit auf einen vorgegebenen Wert.

Mit Hilfe von Fig. 4 lässt sich der Regelmechanismus verdeutlichen: Zu der Eingangsspannung Ue gehört die verzögert auftretende Kollektorspannung Uc. Von den auftretenden Verzögerungen interessiert hier die Zeit, die vergeht vom Abfall der Eingangsspannung Ue auf Null Volt bis zum Übergang der Kollektorspannung Uc von der nahe Null Volt liegenden und in der Einschaltphase auftretenden Restspannung auf die in der Sperrphase auftretende Sperrspannung. Diese Verzögerungszeit ist die Speicherzeit ts.

In der Vergleichseinrichtung 2 findet nun ein Vergleich zwischen Uc und Ue statt in Form einer Differenzbildung zwischen dem gegenüber Ue invertierten Spannung Üe und Uc. Das Vergleichsergebnis ist Uri, eine Spannung, die in ihrem Verlauf Impulse entsprechend der Länge der Speicherzeit ts aufweist. Diese Impulse sollen dazu dienen, den Basisstrom des Schalttransistors T während des durchgeschalteten Zustandes mit fallendem Laststrom verstärk herabzusetzen; da die Speicherzeit aber erst jeweils nach dem Ende einer der Einschaltphasen des Schalttransistors T gemessen werden kann, kann der Messwert Uri erst zur Steuerung des Basistro-mes Ib der jeweils folgenden Einschaltphase verwendet werden.

Deshalb muss die Vergleichseinrichtung 2, die in Fig. 5 im Detail dargestellt ist, einen Speicher S in Form eines Integrators enthalten, in welchem die Spannungszeitfläche von Uri gebildet und für die nächste Einschaltphase des Schalttransistors T bereit gehalten wird. In der Vergleichseinrichtung 2 wird durch einen Umkehrverstärker V aus der Eingangsspannung Ue zunächst die invertierte Spannung Ue gebildet und ebenso wie Uc einem Transistor Ts zugeführt. An dessen Kollektor ergibt sich Uri = Ue - KUc, wobei k eine Konstante zum Pegelausgleich ist. Hinter dem Speicher S ergibt sich als Spannungszeitintegral von Uri die Regelspannung Ur zur Beeinflussung des Basisstromes Ib über die Steuerschaltung 1. Dabei wird der Regelkreis so betrieben, dass bei zunehmender Speicherzeit ts der Basisstrom Ib in der darauffolgenden Einschaltphase verkleinert wird, um zu verhindern, dass der Schalttransistor T zuweit in die Sättigung gerät.

Wegen der Speicherung im Speicher S ist die Regelung prinzipbedingt mit der Laufzeit einer Periode der Eingangsspannung Ue behaftet. Diese Laufzeit bzw. die Regelzeitkonstante des Regelkreises bestimmen die maximale Frequenz, mit der sich der Laststrom II und das Tastverhältnis des Eingangssignales Ue bei Regelung der Speicherzeit ändern dürfen. Versuchsweise wurde bei einer Schaltfrequenz von 50 kHz eine maximale Frequenz für die Änderung von Laststrom und Tastverhältnis von 1,5 kHz ermittelt. Bei höheren Frequenzen für die Änderung schwankt die Speicherzeit, der Mittelwert lässt sich jedoch konstant halten.

Bei dem Ausführungsbeispiel muss sichergestellt sein,

dass die Ausschaltzeit des Eingangssignales Ue grösser ist als die Speicherzeit im ausgeregelten Zustand. Im praktischen Betrieb wurde für Modulationsfrequenzen des Tastverhältnisses bis 1,5 kHz eine stabile Speicherzeit von 200 ns mit einem Schalttransistor erreicht, der nach Datenblatt eine Speicherzeit von 3 Mikrosekunden bei Schaltbetrieb mit Sättigung hat.

Während bei den Fig. 3 bis 5 die am Abgriff 3 auftretende Spannung Uc, wie sie dort jeweils während der Speicherzeit auftritt, für die Regelung des Basisstromes massgeblich war, ergeben sich wesentlich einfachere Verhältnisse, wenn am Abgriff 3 die Spannung Uc abgegriffen und zur Regelung verwendet wird, wie sie während der Einschaltphase auftritt. Hierauf beziehen sich die Ausführungsbeispiele nach den Fig. 6 und 7. Bei ihrer Verwirklichung kommt die Tatsache zu Hilfe, dass zwischen dem Steuerstrom (Basisstrom) und dem Laststrom (Kollektorstrom eines Schalttransistors) eines Halbleiterschalters ein im wesentlichen fester Zusammenhang, nämlich die Stromverstärkung besteht.

Fig. 6 zeigt den Schalttransistor T, dessen Speicherzeit konstant gehalten werden soll, mit dem Stromverstärkungsfaktor B= 10, dem Laststrom (Kollektorstrom) Ic, dem Basisstrom Ib, der Kollektor-Emitter-Spannung Uc, der Basis-Emitter-Spannung Übe und der Kollektor-Basis-Spannung Ucb.

Es wird von der annähernd richtigen Annahme ausgegangen, dass der Stromverstärkungsfaktor B im Betriebsbereich unabhängig vom Laststrom Ic ist. Die Einschaltung des Schalttransistors T erfolgt von einer Konstantstromquelle 4 über einen Emitterfolger TO und einem Serienwiderstand R von beispielsweise 30 Ohm. Bei einem Kollektorstrom Ic, der praktisch gleich dem äusseren Laststrom II ist, von 0,1 A benötigt der Schalttransistor T zum Durchschalten 10 m A Basisstrom Ib, wie in der Tabelle, die zu Fig. 6 gehört, angegeben. Am Serienwiderstand R ergibt sich dann ein Spannungsabfall von 0,3 V.

Der Steuerelektrode (Basis) des als Halbleiterschalter dienenden Schalttransistors T ist (über den Emitterfolger TO) ein Schaltungspunkt 5 vorgeschaltet, von dem eine Rückführung abzweigt mit einer als Ventil dienenden Diode D, welche zu einem Abgriff 3 führt, der an der Schaltstrecke liegt, die durch die Kollektor-Emitter-Strecke des Schalttransistors T gebildet wird.

5

10

15

20

25

30

35

40

45

50

55

60

65

5

650 112

Da die Schleusenspannungen des Emitterfolgers TO und der Diode D etwa gleich gross sind, ist bei leitender Diode D die Kollektor-Restspannung des Schalttransistors T gleich dem Spannungsabfall am Serienwiderstand R zuzüglich der Basis-Emitter-Spannung des Schalttransistors T. Es ist in diesem Fall also Ucb gleich dem Spannungsabfall an R. Die Tabelle bestätigt dies für R = 30 Ohm. Dabei ergeben sich die Tabellenwerte für Ic aus dem Basisstrom Ib multipliziert mit dem Stromverstärkungsfaktor B von 10. Die Differenz zwischen Uc und Ucb ist die Basis-Emitter-Spannung in der Grössenordnung von 0,7 bis 1 V. Bei 4 A Kollektorstrom Ic benötigt der Schalttransistor bei dem gewählten Beispiel 0,4 A Basisstrom. Am Serienwiderstand R fallen 12 V ab. Die Restspannung Uc beträgt dann 13 V.

Die Regelwirkung der Diode D in Zusammenwirkung mit dem Serienwiderstand R erkennt man leicht durch folgende Überlegung: Versucht die Konstantstromquelle 4 über den Emitterfolger TO beispielsweise mehr als 0,4 A Basisstrom Ib fliessen zu lassen oder ist der Stromverstärkungsfaktor B grösser als 10, dann versucht die Kollektorspannung Uc von ihrem Wert bei Quasi-Sättigungs-Betrieb auf die Restspannung bei Sättigung zu sinken. In diesem Fall wird über die Diode D überschüssiger Strom aus der Konstantstromquelle 4 abgeleitet, so dass der Basisstrom Ib sinkt und die Kollektorspannung wieder in den erhöhten Bereich für die Quasi-Sätti-gung geht. Durch die entsprechende Wahl des Serienwiderstandes R kann die Speicherzeit eines gegebenen Schalttransistors T korrigiert werden. Während bei konstanter Restspannung im Sättigungs-Betrieb sich die Speicherzeit bei einer Laststromänderung von 0... 2,5 A um ca. 1,2 jis änderte, betrug die Änderung der Speicherzeit bei gleicher Stromänderung und laststromabhängig erhöhter Restspannung Uc, das heisst unter dem Einfluss der Diode D und des optimal bemessenen Serienwiderstandes R bei einem handelsüblichen Transistor ca. 50 ns.

Die optimale Bemessung von R derart, dass sich in einem gegebenen Änderungsbereich des Laststromes eine möglichst laststromunabhängige Speicherzeit ergibt, kann durch Versuche erfolgen, indem für verschiedene Serienwiderstände R jeweils im Bereich der vorgegebenen Laststromänderung die Speicherzeiten des Schalttransistors T ermittelt werden.

Es kann aber auch eine Berechnung erfolgen. Hierzu wird zunächst für einen ausgewählten Schalttransistor T der thermisch zulässige Durchlassstrom Icmax und dann für den Bereich der vorgesehenen Laststromänderungen die mittlere Stromverstärkung B aus dem Datenblatt ermittelt. Dann muss durch Messungen ein Diagramm nach Art der Fig. 2 erstellt und eine Kurve für konstante Speicherzeit ts ausgewählt werden. Man wählt am zweckmässigsten eine der Kurven, für die im Bereich der Laststromänderungen ein ungefährer linearer Zusammenhang von Ic mit Uc besteht. Aus der ausgewählten Kurve können die zusammengehörigen Ic/Uce-Werte ermittelt und daraus der Serienwiderstand R nach den Formeln errechnet werden:

Uc = Ube + R-Ic/B; Ucb = Uc—Ube = R-Ic/B (1)

R = (Uc-Ube)-(B/Ic);R = Ucb-B/Ic (2)

wobei Übe die Basis-Emitter-Spannung des Schalttransistors ist, die ungefähr gleich 0,7 V gesetzt werden kann. Wird R nach der oben angegebenen Formel für verschiedene Wertepaare von Uc und Ic errechnet, so weichen die Werte für R bei günstiger Wahl einer Kurve ts = const. nur wenig voneinander ab, so dass ein Mittelwert von R gewählt werden kann, der in einer Schaltungsanordnung nach Fig. 6 in ausreichendem Masse gewährleistet, dass die Speicherzeit des Schalttransistors T im Bereich der vorkommenden Laststromänderungen im wesentlichen konstant bleibt.

Fig. 7 zeigt ein Ausführungsbeispiel, in welchem die Konstantstromquelle 4 nach Fig. 6 im einzelnen dargestellt und zum Sperren des Schalttransistors T eine Konstantspannungsquelle 6 vorgesehen ist. Es hat sich nämlich gezeigt, dass es zwar für den durchgeschalteten Zustand des Schalttransistors T günstig ist, wenn nach Fig. 6 eine Konstantstromquelle 4 vorgesehen ist, deren Konstantstrom am Schaltungspunkt 5 aufgeteilt werden kann auf die Rückführung mit der Diode D und den zur Steuerelektrode des Schalttransistors T führenden Zweig; zum Sperren des Schalttransistors T ist es aber günstig, wenn der Basis eine Sperrspannung aus einer Konstantspannungsquelle (4 in Fig. 7) zugeführt wird.

Die Anordnung nach Fig. 7 arbeitet im einzelnen folgen-dermassen: Bei Anlegen eines (positiven) Tastzeichens 7 (Einschaltphase) an die Basis eines Transistors T1 schaltet T1 über Widerstände R14 und R15 die Konstantstromquelle ein, die hauptsächlich durch einen Transistor T2 gebildet wird. Zur thermischen Entlastung von T2 ist der Konstantstrom mit Hilfe einer Diode Dl und eines Widerstandes R16 und des Spannungsabfalles an einem Widerstand R17 abhängig gemacht vom Laststrom des Transistors T0-T2 liefert Strom über einen Widerstand R18 und einen als gesteuerter Widerstand arbeitenden Transistor T5 an die negative Klemme (-8 V) der Gleichspannungsversorgung und über eine Diode D2 an den bereits im Zusammenhang mit Fig. 6 beschriebenen Emitterfolger TO. TO liefert über den Widerstand R an den Schalttransistor T Basisstrom. In Abhängigkeit vom Laststrom II wird, wie im Zusammenhang mit Fig. 6 beschrieben, über die Diode D der Basisstrom von T während der Einschaltphase geregelt. Ein Widerstand R19 und ein Kondensator C dienen der Schaltbeschleunigung. Die Emitterfolger T3 und T4 in der Konstantspannungsquelle 6 bleiben während der Einschaltphase von TO, T, TI, T2 gesperrt.

Ohne das Tastzeichen 7, also in der Ausschaltphase,

sperrt Tl. Damit sperren auch die Konstantstromquelle (T2) und der Emitterfolger TO. Dagegen werden die Emitterfolger T3, T4 leitend und legen an die Basis des Schalttransistors T zur schnellen Sperrung eine Sperrspannung von fast — 8 V.

Auf weitere Einzelheiten der Fig. 7, insbesondere auf die Funktion der Widerstände R20, R21, des Kondensators Cl und des Transistors T5 wird weiter unten noch eingegangen, wenn die in dieser Beziehung allgemeinere Fig. 8 beschrieben worden ist.

Fig. 8 bezieht sich auf zusätzliche Hilfsmittel zur Beeinflussung der Speicherzeit im Sinne einer Feinregelung, wie sie in den Patentansprüchen 9ff beansprucht ist, während sich die Patentansprüche 1 bis 8 auf die zugehörige Grobregelung beziehen, wie sie im Zusammenhang mit den Figuren 1 bis 7 erläutert worden ist.

Ein besonders interessantes Anwendungsgebiet für die zusätzliche Feinregelung ist die Reihenschaltung von Schaltstrecken, die durch Halbleiterschalter, insbesondere Schalttransistoren gebildet werden. Bei gleichzeitigem Schalten der Halbleiterschalter kommt es sehr darauf an, dass die Schaltzeiten aller in Reihe zueinander liegenden Halbleiterschalter untereinander gleich, d.h. an einen gemeinsamen Sollwert angeglichen sind. Hierauf bezieht sich insbesondere Patentanspruch 10 und die Fig. 8 und der noch nicht erläuterte Teil von Fig. 7.

In Fig. 8 sind zwei Transistoren T, Ta mit hintereinander geschalteten Schaltstrecken gezeigt. Zur Steuerung an den Basen ist ein Übertrager 8 vorgesehen, dem primärseitig positive Tastzeichen 7 als Eingangsimpulse zugeführt werden. Diese Tastzeichen 7 erscheinen wieder an den Sekundärseiten des Übertragers 8 und gelangen von dort über die Steuerschaltung 9 bzw. 9a zur Basis des Transistors T bzw. Ta. Die Steuerschaltungen 9 bzw. 9a übernehmen zusammen mit Ver5

10

15

20

25

30

35

40

45

50

55

60

65

650 112

6

gleichseinrichtungen 2 bzw. 2a und Abgriffen 3 bzw. 3a zunächst die gleiche Funktion, also die Grobregelung, wie die gleichnamigen Teile 1,2 bzw. 3 in Fig. 3. Von den Abgriffen 3 bzw. 3a, an welchen zumindest während der Speicherzeiten des jeweils zugehörigen Schalttransistors die Kollektor-Emitter-Spannungen abgegriffen werden, gelangen diese zu einer Einrichtung 10 bzw. 10a. Deren Ausgang ist mit 11 bzw. IIa bezeichnet, während ein zusätzlicher Steuereingang der Steuerschaltung 9 bzw. 9a die Bezeichnung 12 bzw. 12a trägt.

Wird nun beispielsweise der Ausgang 11 mit dem Eingang 12a und der Ausgang 1 la mit dem Eingang 12 verbunden, so ergibt sich folgende Arbeitsweise der zusätzlichen Hilfsmittel 10 bzw. 10a: Ist die Kollektor-Emitter-Spannung des Transistors T am Abgriff 3 in einer Sperrphase niedrig, dann bedeutet das, dass der Schalttransistor zu langsam sperrt. Diese Information wird über die Einrichtung 10, den Ausgang 11 und den Eingang 12a an die Steuerschaltung 9a übermittelt, die dadurch bewogen werden soll, in der folgenden Sperrphase die Umschaltung des Schalttransistors Ta ebenfalls etwas zu verzögern, d.h. dessen Speicherzeit zu verlängern; dies kann durch betragsmässiges Herabsetzen der Basissperrspannung dieses Transistors geschehen. In ähnlicher Weise kann der Transistor T vom Abgriff 3a über die Einrichtung 10a, deren Ausgang 1 la, den Steuereingang 12 und die Steuerschaltung 9 beeinflusst werden.

Bevorzugt wird jedoch eine andere Ausführungsform nach Fig. 8, nämlich diejenige, bei welcher die Klemmen 11 und 12 miteinander und IIa und 12a miteinander verbunden sind. Dann ist die Arbeitsweise folgende: Ist die Spannung am Abgriff 3 in der Sperrphase zu niedrig, dann sperrt der Schalttransistor Tzu langsam; diese Information veranlasst über die Einrichtung 10 und die Klemmen 11 und 12 die Steuerschaltung 9 dazu, das Sperren des Schalttransistors T in der folgenden Sperrphase dadurch zu beschleunigen, dass der Betrag der Basissperrspannung erhöht wird.

Detaillierter ist der eingerahmte Schaltungsteil 13 der Fig. 8 in Fig. 7 dargestellt, auf die jetzt wieder ergänzend eingegangen wird.

Zur Feinregelung der Speicherzeit wird diese innerhalb der Ausschaltphase des Tastzeichens 7 beeinflusst, die eigentlich mit der Sperrphase des Schalttransistors T übereinstimmen sollte, was aber wegen der Speicherzeit nicht der Fall ist. Nach dem Ende der Einschaltphase des Tastzeichens 7 kann die Speicherzeit in gewissem Masse noch durch die Höhe der Basis-Sperrspannung des Schalttransistors T beeinflusst werden, aber nur noch zwischen dem Ende der Einschaltphase des Tastzeichens 7 und dem Beginn der tatsächlichen Sperrphase des Schalttransistors T, also nur während der Speicherzeit. Für diese Beeinflussungszwecke ist vom Abgriff 3 wegführend ein zusätzlicher Steuerweg vorgesehen mit zusätzlichen Hilfsmitteln (entsprechend den Hilfsmitteln 10 in Fig. 8), enthaltend Widerstände R20, R21 und einen Integrationskondensator Cl. Der zusätzliche Steuerweg führt zunächst zur Basis des Transistors T5. Damit steuert, mitbestimmt durch das Spannungsteilerverhältnis zwischen den Widerständen R20 und R21, die Kollektorspannung Uc von T den Transistor T5. In der Sperrphase des Tastzeichens 7, also wenn der Transistor T2 gesperrt ist, ergibt sich am Schaltungspunkt 14 ungefähr die Emitterspannung von T5, die über den Widerstand R23 für den Steuerstrom des Transistors T3 verantwortlich ist.

Da in der Sperrphase des Tastzeichens 7 der Transistor T1 sperrt und damit auch die Transistoren T2 und TO gesperrt sind, während der Schalttransistor T anfangs noch leitend ist, werden die Emitterfolger T3 und T4 leitend und legen an die Basis des Schalttransistors T zu dessen schneller Sperrung eine Basissperrspannung. Die Höhe dieser Basissperrspannung beeinflusst die Speicherzeit, so dass sich damit bei Reihenschaltung von mehreren Schalttransistoren (T und Ta in Fig. 8) die Aufteilung der gemeinsam an allen Kollektor-Emitter-Strecken liegenden Sperrspannung auf die einzelnen Kollektor-Emitter-Strecken regeln lässt. Diese gemeinsame Sperrspannung wird sich stark unterschiedlich aufteilen,

wenn die Sperrzeiten der Schalttransistoren nur um 25 ns voneinander differieren, weil beim verfrühten Sperren eines Transistors dem anderen die Möglichkeit genommen wird, durch weiteren Kollektorstrom die freien Ladungsträger abzubauen.

Ist beispielsweise die Kollektorspannung Uc von T in der Einschaltphase und insbesondere zu Beginn der Speicherzeit noch sehr niedrig, dann bedeutet das, dass T langsamer sperrt als der in Reihe geschaltete Transistor Ta (Fig. 8). Über den Widerstand R20 gelangt die Kollektorsperrspannung Uc von T an die Basis von T5, die dadurch stark negatives Potential erhält. T5 wird folglich weitgehend leitend, so dass sich das Potential am Schaltungspunkt 14 nach negativen Werten verschiebt und über die schon durchgeschalteten Emitterfolger T3, T4, die Widerstände R23, R24 und das Ventil V an die Basis von T gelangt und auf diese Weise die Sperrung von T beschleunigt, somit also die Speicherzeit verkürzt.

Ist die Kollektorsperrspannung Uc von T dagegen hoch, dann bedeutet das ein schnelles Sperren von T in der Reihenschaltung mit Ta (Fig. 8). Die hohe Kollektor-Sperrspannung Uc verringert an der Basis von T5 und damit auch an der Basis von T beim Sperren das negative Potential. Damit wird die Sperrung verlangsamt, die Speicherzeit also verlä-nert, so dass eine Angleichung an die Speicherzeit des Schalttransistors Ta (Fig. 8) stattfindet.

Der Integrationskondensator Cl bewirkt zusammen mit dem Widerstand R20, dass die heruntergeteilten Spannungsimpulse vom Abgriff 3, wie sie dort in der Sperrphase auftreten, auch noch jeweils bis zu der folgenden Sperrphase an der Basis von T5 zur Verfügung stehen. Cl ist also ein in den zusätzlichen Hilfsmitteln 10 (Fig. 8) enthaltener Speicher für die der Eingangsklemme 12 (Fig. 8) auf dem zusätzlichen Steuerweg 3a-10-l 1-12 zugeführte Steuergrösse (Spannung Uc am Abgriff 3).

Für manche Anwendungsfälle kann es genügen, wenn in einer Anordnung ähnlich der von Fig. 8 lediglich einem der beiden Schalttransistoren T bzw. Ta eine Schaltung nach Fig. 7 zur Beeinflussung der Speicherzeit während der Speicherzeit zugeordnet ist. Vorzugsweise wird jedoch jedem der gleichzeitig zu schaltenden und in Reihe liegenden Schalttransistoren eine Schaltung zur Beeinflussung der Speicherzeit zugeordnet.

Wie aus Fig. 7 zu ersehen ist, dienen die Transistoren T3 und T4 gleichzeitig als Einrichtung, welche den über den Widerstand R20 führenden zusätzlichen Steuerweg bezüglich seiner Einwirkung auf die Basis des Schalttransistors T in dessen Einschaltphase unwirksam machen, ausser in der Speicherzeit.

5

10

15

20

25

30

35

40

45

50

55

60

G

4 Blatt Zeichnungen

Claims (13)

650 112 PATENTANSPRÜCHE

1. Anordnung mit mindestens einem verzögerungsbehafteten Halbleiterschalter und Hilfsmitteln zur Beeinflussung der Speicherzeit des Halbleiterschalters, die als Verzögerungszeit beim Schalten aus der Einschaltphase in die Sperrphase auftritt, wobei die Hilfsmittel einen ersten Steuerweg aufweisen von einem Abgriff an dem durch die Schaltstrecke des Halbleiterschalters führenden Laststrompfad zu einem Schaltungspunkt im Steuersignalweg, der zur Steuerelektrode des Halbleiterschalters führt, und wobei an dem Abgriff eine Istwert-grösse abgegriffen wird, die sich bei Änderungen der Speicherzeit verändert und die zur Verkürzung der Speicherzeit durch Beeinflussung einer Steuergrösse dient, welche der Steuerelektrode des Halbleiterschalters innerhalb der Einschaltphase zugeführt wird, dadurch gekennzeichnet, dass die Hilfsmittel (1,2; R) zur derartigen Beeinflussung des Steuerstromes (Ib) ausgestaltet sind, dass sich eine Regelung der Speicherzeit (ts) im Sinne einer verbesserten Konstanz ergibt (Fig. 3 und 6).

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Hilfsmittel (1, 2) von der als Istwertgrösse dienenden Spannung (Uc) am Abgriff (3) gesteuert sind, wie sie dort jeweils während der Speicherzeit (ts) auftritt, und dass die Hilfsmittel einen Speicher (S) enthalten zur Speicherung der Spannung (Uc) am Abgriff (3) oder einer davon abgeleiteten Grösse (Uri) jeweils bis zur nächsten Beeinflussung des Steuerstromes (Ib) in der Einschaltphase und dass ferner die Hilfsmittel eine Vergleichseinrichtung (2) enthalten zum Vergleich der Spannung (Uc) am Abgriff (3) mit einem mittelbar oder unmittelbar für den Halbleiterschalter (T) vorgesehenen Eingangssignal (Ue) oder zum Vergleich von Grössen (Ue), die von der Spannung (Uc) bzw. dem Eingangssignal (Ue) abgeleitet sind (Fig. 3 und 5).

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Hilfsmittel enthalten: eine Rückführung mit Ventil (D) von dem Schaltungspunkt (5) zu dem Abgriff (3) zur Ableitung von Steuerstrom bei Absinken der Restspannung (Uc), die im durchgeschalteten Zustand an der Schaltstrecke liegt, auf Werte, welche zu einer unerwünscht hohen Speicherzeit (ts) führen, sowie wenigstens ein Bauelement (R), das zwischen dem Schaltungspunkt (5) und der Steuerelektrode bei fliessendem Steuerstrom (Ib) einen Spannungsabfall verursacht, der bei Anwachsen des Steuerstromes zunimmt, dass das Bauelement (R) in den Hilfsmitteln derart bemessen ist, dass einerseits die Speicherzeit (ts) bei allen im Betrieb vorkommenden Werten des Durchlassstromes (Ic) möglichst konstant ist und andererseits sein Widerstandswert ungefähr gleich dem Produkt aus der beim durchgeschalteten Halbl'ei-terschalter (T) auftretenden Stromverstärkung (B) und der Spannung (Ucb) zwischen Abgriff (3) und Steuerelektrode dividiert durch den Durchlassstrom (Ic) ist und dass dem Schaltpunkt (5) eine Konstantstromquelle (4) vorgeschaltet ist, die im durchgeschalteten Zustand einen im wesentlichen konstanten Strom liefert (Fig. 6).

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass das Bauelement ein Widerstand (R) ist (Fig. 6).

5. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass zwischen dem Schaltungspunkt (5) und der Steuerelektrode des Halbleiterschalters (T) ein Verstärker vom Typ eines Emitterfolgers (TO) mit dem Bauelement (R) in Reihe geschaltet ist (Fig. 6).

6. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass Schaltelemente in den Zuleitungen des Halbleiterschalters (T) einschliesslich des Bauelementes (R) zwischen dem Schaltungspunkt (5) und dem Halbleiterschalter (T) derart dimensioniert sind, dass im Betriebsbereich des durchgeschalteten Halbleiterschalters Kollektor-Basis-Spannungsän-derungen im wesentlichen gleich Änderungen des Spannungsabfalls am Bauelement (R) sind (Fig. 6).

7. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass Mittel zum Durchschalten des Halbleiterschalters (T) mit Hilfe der Konstantstromquelle (4) an der Steuerelektrode des Halbleiterschalters (T) und Mittel zum Sperren mit Hilfe einer Konstantspannungsquelle (6) an der Steuerelektrode des Halbleiterschalters (T) vorgesehen sind, wobei eine Einrichtung (T3, T4) vorgesehen ist zum Unwirksammachen der Konstantspannungsquelle (6) während der Einschaltphase, soweit sie ausserhalb der Speicherzeit (ts) liegt (Fig. 7).

8. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass zusätzliche Hilfsmittel (10; R20, R21, Cl, T5,6) zur Beeinflussung der Speicherzeit (ts) des Halbleiterschalters (T, Ta) vorgesehen sind, dass die durch diese zusätzlichen Hilfsmittel beeinflusste Steuergrösse die Sperrspannung (Übe) an der Steuerelektrode des Halbleiterschalters (T, Ta) ist sowie dass die Beeinflussung durch die zusätzlichen Hilfsmittel jeweils innerhalb der Speicherzeit (ts) erfolgt (Fig. 7, 8).

9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, dass die zusätzlichen Hilfsmittel (10; R20, R21, Cl, T5,6) ihrerseits von der Spannung (Uc) am Abgriff (3) gesteuert sind und dass die zusätzlichen Hilfsmittel einen Speicher (Cl) enthalten zur Speicherung der Spannung (Uc) am Abgriff (3) oder einer davon abgeleiteten Grösse jeweils bis zur nächsten Beeinflussung der Sperrspannung (Übe) innerhalb der nächsten Speicherzeit (ts) (Fig. 7).

10. Anordnung nach Anspruch 9 mit mehreren Halbleiterschaltern (T, Ta), deren Schaltstrecken einander in Reihe geschaltet sind, dadurch gekennzeichnet, dass von dem Abgriff (3) für die Spannung (Uc) an wenigstens einer Schaltstrecke ein zusätzlicher Steuerweg mit den zusätzlichen Hilfsmitteln (10,10a) zu einer Steuerelektrode eines Halbleiterschalters (T, Ta) führt zur Beeinflussung von dessen Steuerspannung (Übe) jeweils innerhalb der Speicherzeit (ts) derart, dass sich eine Ängleichung der Speicherzeit dieses Halbleiterschalters (T, Ta) an diejenige eines zu ihm in Reihe geschalteten Halbleiterschalters (Ta, T) ergibt (Fig. 8).

11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, dass der zusätzliche Steuerweg mit den zusätzlichen Hilfsmitteln (10; R20, R21, Cl, T5, 6) zur Steuerelektrode desselben Halbleiterschalters (T) geführt ist, an dessen Schaltstrecke der Abgriff (3) vorgesehen ist, zur Steuerung dieses Halbleiterschalters (T) im Sinne einer Verkürzung der Speicherzeit (ts) bei zu geringer Spannung (Uc) an der Schaltstrecke zu Beginn der Speicherzeit (ts) (Fig. 7).

12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, dass die zusätzlichen Hilfsmittel (10; R20, R21, Cl, T5, 6) vorgesehen sind zur Vergrösserung des Betrages der Steuersperrspannung (Übe) an der Steuerelektrode bei zu geringer Spannung (Uc) an der Schaltstrecke zu Beginn der Speicherzeit (ts) (Fig. 7).

13. Anordnung nach Anspruch 10, dadurch gekennzeichnet, dass eine Einrichtung (T3, T4) vorgesehen ist zur Unterbrechung der Beeinflussung durch den zusätzlichen Steuerweg (R20, R21, Cl, T5,6) während der Einschaltphase, soweit sie ausserhalb der Speicherzeit (ts) liegt (Fig. 7).