JP2000036731A - 半導体電力変換器 - Google Patents
半導体電力変換器Info
- Publication number
- JP2000036731A JP2000036731A JP10202596A JP20259698A JP2000036731A JP 2000036731 A JP2000036731 A JP 2000036731A JP 10202596 A JP10202596 A JP 10202596A JP 20259698 A JP20259698 A JP 20259698A JP 2000036731 A JP2000036731 A JP 2000036731A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- delay time
- igbt
- elements
- gate signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 半導体素子を直列多重接続して主回路アーム
を高電圧化すると、素子やゲートドライバの特性及びス
ナバコンデンサのばらつきで素子の分担電圧がアンバラ
ンスになり、素子の電圧破壊を招く。 【解決手段】 遅れ時間発生回路Ｔ1〜Ｔnは各ＩＧＢＴ
1〜ＩＧＢＴnに印加するゲート信号を遅らせ、遅れ時間
コントローラＣＮＴは各素子のターンオフ時の分担電圧
ｖ1〜ｖnを検出し、最も電圧の低い素子を基準として他
の素子に対して遅れ時間発生回路の次回のゲート信号の
遅れ時間を増加させることで分担電圧のアンバランス発
生を自動補正する。
を高電圧化すると、素子やゲートドライバの特性及びス
ナバコンデンサのばらつきで素子の分担電圧がアンバラ
ンスになり、素子の電圧破壊を招く。 【解決手段】 遅れ時間発生回路Ｔ1〜Ｔnは各ＩＧＢＴ
1〜ＩＧＢＴnに印加するゲート信号を遅らせ、遅れ時間
コントローラＣＮＴは各素子のターンオフ時の分担電圧
ｖ1〜ｖnを検出し、最も電圧の低い素子を基準として他
の素子に対して遅れ時間発生回路の次回のゲート信号の
遅れ時間を増加させることで分担電圧のアンバランス発
生を自動補正する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＧＢＴ等の電力
用半導体素子を直列多重接続して主回路アームを高電圧
化した半導体電力変換器に係り、特に直列多重化した半
導体素子の電圧分担を均等にする装置に関する。
用半導体素子を直列多重接続して主回路アームを高電圧
化した半導体電力変換器に係り、特に直列多重化した半
導体素子の電圧分担を均等にする装置に関する。
【０００２】
【従来の技術】半導体電力変換器は、その高電圧化のた
めにＩＧＢＴ等の複数の素子を直列多重接続したものを
用いる。一例としてＩＧＢＴの４直列多重ユニットのイ
ンバータの主回路例を図５に示す。
めにＩＧＢＴ等の複数の素子を直列多重接続したものを
用いる。一例としてＩＧＢＴの４直列多重ユニットのイ
ンバータの主回路例を図５に示す。
【０００３】直列多重接続した各ＩＧＢＴには同じゲー
ト信号を入力し、各ＩＧＢＴのスイッチ動作のタイミン
グを揃えるためにゲートドライバやＩＧＢＴは特性のそ
ろったものを使用する。ＩＧＢＴを直列多重接続するこ
とで、低電圧ＩＧＢＴの高速性と高い電圧定格を兼ね備
えた半導体スイッチを実現する。
ト信号を入力し、各ＩＧＢＴのスイッチ動作のタイミン
グを揃えるためにゲートドライバやＩＧＢＴは特性のそ
ろったものを使用する。ＩＧＢＴを直列多重接続するこ
とで、低電圧ＩＧＢＴの高速性と高い電圧定格を兼ね備
えた半導体スイッチを実現する。
【０００４】
【発明が解決しようとする課題】従来の構成において、
直列多重接続した各ＩＧＢＴ及びそれぞれのゲートドラ
イバの特性が揃っている場合には、各々のＩＧＢＴのス
イッチ動作のタイミングは揃い、各ＩＧＢＴの電圧分担
は均等になる。
直列多重接続した各ＩＧＢＴ及びそれぞれのゲートドラ
イバの特性が揃っている場合には、各々のＩＧＢＴのス
イッチ動作のタイミングは揃い、各ＩＧＢＴの電圧分担
は均等になる。
【０００５】しかし、ＩＧＢＴやゲートドライバの特性
にばらつきがある場合には、各々のＩＧＢＴのターンオ
ンやターンオフのタイミングがずれることがある。例え
ば、ターンオフのタイミングがずれて１つの素子のみ速
くオフした場合、速くオフした素子は他の素子がオフす
るまでの間、１つの素子のみで電圧負担しなければなら
ず、その素子にのみ高い電圧がかかることになる。この
電圧がＩＧＢＴの定格電圧を超えた場合には素子が電圧
破壊され、他の素子も電圧負担が増して次々に電圧破壊
してしまう。
にばらつきがある場合には、各々のＩＧＢＴのターンオ
ンやターンオフのタイミングがずれることがある。例え
ば、ターンオフのタイミングがずれて１つの素子のみ速
くオフした場合、速くオフした素子は他の素子がオフす
るまでの間、１つの素子のみで電圧負担しなければなら
ず、その素子にのみ高い電圧がかかることになる。この
電圧がＩＧＢＴの定格電圧を超えた場合には素子が電圧
破壊され、他の素子も電圧負担が増して次々に電圧破壊
してしまう。
【０００６】このため、一般にＩＧＢＴを直列多重接続
して使用する際にはＩＧＢＴ及びゲートドライバの特性
を揃える必要があり、回路設計や部品管理が難しくな
る。また、ＩＧＢＴやゲートドライバの特性を揃えた場
合でも、時間の経過と共に特性にばらつきが生じる可能
性もあり、経年変化まで含めて特性を保証しなければな
らないという問題もある。
して使用する際にはＩＧＢＴ及びゲートドライバの特性
を揃える必要があり、回路設計や部品管理が難しくな
る。また、ＩＧＢＴやゲートドライバの特性を揃えた場
合でも、時間の経過と共に特性にばらつきが生じる可能
性もあり、経年変化まで含めて特性を保証しなければな
らないという問題もある。
【０００７】なお、ＩＧＢＴやゲートドライバの特性を
揃えてもスイッチ動作のタイミングが揃わない場合に
は、スナバコンデンサの容量を大きくすることで各ＩＧ
ＢＴの電圧分担を均一化することも可能であるが、この
場合結果としてスナバ損失が増加し、半導体電力変換器
の電力変換効率が低下してしまう。
揃えてもスイッチ動作のタイミングが揃わない場合に
は、スナバコンデンサの容量を大きくすることで各ＩＧ
ＢＴの電圧分担を均一化することも可能であるが、この
場合結果としてスナバ損失が増加し、半導体電力変換器
の電力変換効率が低下してしまう。
【０００８】本発明の目的は、素子やゲートドライバの
特性にばらつきがある場合にも素子の電圧分担を常に均
等にでき、しかも電力変換効率も低下させることのない
半導体電力変換器を提供することにある。
特性にばらつきがある場合にも素子の電圧分担を常に均
等にでき、しかも電力変換効率も低下させることのない
半導体電力変換器を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、直列多重接続
した各素子の分担電圧のばらつきを各素子に印加するゲ
ート信号の遅れ時間調整で補正するようにし、この補正
には各素子の分担電圧を検出し、この検出を基に各素子
のゲート信号の遅れ時間を自動調整することで、各素子
のスイッチ動作のタイミングのずれによる分担電圧のア
ンバランスを自動補正するようにしたもので、以下の構
成を特徴とする。
した各素子の分担電圧のばらつきを各素子に印加するゲ
ート信号の遅れ時間調整で補正するようにし、この補正
には各素子の分担電圧を検出し、この検出を基に各素子
のゲート信号の遅れ時間を自動調整することで、各素子
のスイッチ動作のタイミングのずれによる分担電圧のア
ンバランスを自動補正するようにしたもので、以下の構
成を特徴とする。
【００１０】電力用半導体素子を直列多重接続して主回
路アームを高電圧化した半導体電力変換器において、前
記各素子のスイッチング特性やゲートドライバ及びスナ
バコンデンサのばらつきによる各素子のターンオフ時の
分担電圧のばらつきを各素子に印加するゲート信号の遅
れ時間調整で補正する補正回路を備えたことを特徴とす
る。
路アームを高電圧化した半導体電力変換器において、前
記各素子のスイッチング特性やゲートドライバ及びスナ
バコンデンサのばらつきによる各素子のターンオフ時の
分担電圧のばらつきを各素子に印加するゲート信号の遅
れ時間調整で補正する補正回路を備えたことを特徴とす
る。
【００１１】前記補正回路は、前記各素子に印加するゲ
ート信号をそれぞれ遅らせることができる遅れ時間発生
回路と、各素子のターンオフ時の分担電圧を検出し、最
も電圧の低い素子との電圧差が所定値以上ある素子に対
して前記遅れ時間発生回路の次回のゲート信号の遅れ時
間を増加させる遅れ時間コントローラとを備えたことを
特徴とする。
ート信号をそれぞれ遅らせることができる遅れ時間発生
回路と、各素子のターンオフ時の分担電圧を検出し、最
も電圧の低い素子との電圧差が所定値以上ある素子に対
して前記遅れ時間発生回路の次回のゲート信号の遅れ時
間を増加させる遅れ時間コントローラとを備えたことを
特徴とする。
【００１２】前記補正回路は、主回路電圧の低い起動時
に前記遅れ時間を最適化調整しておくことを特徴とす
る。
に前記遅れ時間を最適化調整しておくことを特徴とす
る。
【００１３】
【発明の実施の形態】図１は、本発明の実施形態を示す
ゲート信号の自動補正回路図であり、１アーム分を示
す。
ゲート信号の自動補正回路図であり、１アーム分を示
す。
【００１４】直列多重接続したＩＧＢＴ1〜ＩＧＢＴnに
対して、そのゲート信号はそれぞれ遅れ時間発生回路Ｔ
1〜Ｔnによって遅れ時間が調整されて印加される。遅れ
時間コントローラＣＮＴは、各ＩＧＢＴ1〜ＩＧＢＴnが
ターンオフ状態にあるときの電圧ｖ1〜ｖnを検出信号と
して取り込み、これら検出信号を基に各遅れ時間発生回
路Ｔ1〜Ｔnの遅れ時間を制御する。
対して、そのゲート信号はそれぞれ遅れ時間発生回路Ｔ
1〜Ｔnによって遅れ時間が調整されて印加される。遅れ
時間コントローラＣＮＴは、各ＩＧＢＴ1〜ＩＧＢＴnが
ターンオフ状態にあるときの電圧ｖ1〜ｖnを検出信号と
して取り込み、これら検出信号を基に各遅れ時間発生回
路Ｔ1〜Ｔnの遅れ時間を制御する。
【００１５】この構成により、ゲート信号を各ＩＧＢＴ
1〜ＩＧＢＴnに分配する際に任意時間の遅れを発生させ
る。この遅れ時間調整を各ＩＧＢＴの電圧のアンバラン
スが減少する方向に制御することで、スイッチ動作のタ
イミング補正する。
1〜ＩＧＢＴnに分配する際に任意時間の遅れを発生させ
る。この遅れ時間調整を各ＩＧＢＴの電圧のアンバラン
スが減少する方向に制御することで、スイッチ動作のタ
イミング補正する。
【００１６】電圧のアンバランスが発生するのはＩＧＢ
Ｔ1〜ＩＧＢＴnがオフしている期間であり、遅れ時間コ
ントローラＣＮＴはこの期間に各ＩＧＢＴ1〜ＩＧＢＴn
の電圧ｖ1〜ｖnの測定を行い、電圧の高いＩＧＢＴのゲ
ート信号を遅らせるように遅れ時間を設定し、設定した
遅れ時間を次回のスイッチ動作で発生させることでフィ
ードバック制御を行う。
Ｔ1〜ＩＧＢＴnがオフしている期間であり、遅れ時間コ
ントローラＣＮＴはこの期間に各ＩＧＢＴ1〜ＩＧＢＴn
の電圧ｖ1〜ｖnの測定を行い、電圧の高いＩＧＢＴのゲ
ート信号を遅らせるように遅れ時間を設定し、設定した
遅れ時間を次回のスイッチ動作で発生させることでフィ
ードバック制御を行う。
【００１７】遅れ時間発生回路Ｔ1〜Ｔnによる遅れ時間
調整には、アナログ回路構成で実現できるが、ディジタ
ル回路を使用することもできる。例えば、５０ＭＨｚの
クロックを持つ同期回路で時間遅れの発生を実現した場
合、２ｎｓ単位でゲート信号のタイミングを制御するこ
とが可能である。
調整には、アナログ回路構成で実現できるが、ディジタ
ル回路を使用することもできる。例えば、５０ＭＨｚの
クロックを持つ同期回路で時間遅れの発生を実現した場
合、２ｎｓ単位でゲート信号のタイミングを制御するこ
とが可能である。
【００１８】図２は、２つのＩＧＢＴを直列接続した回
路構成で、スイッチ動作のタイミングがずれた場合の両
素子にかかる電圧波形ｖ1，ｖ2の例を示す。２つのＩＧ
ＢＴのターンオフのタイミングがずれた場合、速くオフ
したＩＧＢＴの電圧ｖ1は遅れてオフするＩＧＢＴがオ
フするまでの間、その素子のみでオフしなければならな
いため、高いサージ電圧が発生する。
路構成で、スイッチ動作のタイミングがずれた場合の両
素子にかかる電圧波形ｖ1，ｖ2の例を示す。２つのＩＧ
ＢＴのターンオフのタイミングがずれた場合、速くオフ
したＩＧＢＴの電圧ｖ1は遅れてオフするＩＧＢＴがオ
フするまでの間、その素子のみでオフしなければならな
いため、高いサージ電圧が発生する。
【００１９】これに対し、ターンオン時には、遅れてオ
ンする素子に速くオンした素子の分の電圧がかかるの
で、若干のサージ電圧が発生するが、その大きさはター
ンオフ時のサージ電圧と比較して小さく、素子の耐圧の
観点からは大きな問題とはならない。
ンする素子に速くオンした素子の分の電圧がかかるの
で、若干のサージ電圧が発生するが、その大きさはター
ンオフ時のサージ電圧と比較して小さく、素子の耐圧の
観点からは大きな問題とはならない。
【００２０】また、ターンオフのタイミングのずれは各
素子のオフ時の電圧から容易に検出することができるの
に対し、ターンオンのタイミングのずれは上記のことか
ら検出することが難しい。そこで、ターンオフ時のタイ
ミングでの電圧検出によりゲート信号の遅れ時間を調整
する。
素子のオフ時の電圧から容易に検出することができるの
に対し、ターンオンのタイミングのずれは上記のことか
ら検出することが難しい。そこで、ターンオフ時のタイ
ミングでの電圧検出によりゲート信号の遅れ時間を調整
する。
【００２１】また、各ＩＧＢＴのターンオフのタイミン
グがずれた場合、各ＩＧＢＴのスナバコンデンサの充電
時間にばらつきが生じるため、コンデンサ電圧のアンバ
ランスが発生し、その電圧アンバランスはＩＧＢＴのオ
フ時の漏れ電流が小さいためにＩＧＢＴが次にターンオ
ンするまでＩＧＢＴの電圧アンバランスとして維持され
る。このため、図２に示すように、オフ時の定常電圧を
測定することでターンオフのタイミングのアンバランス
を測定することが可能である。
グがずれた場合、各ＩＧＢＴのスナバコンデンサの充電
時間にばらつきが生じるため、コンデンサ電圧のアンバ
ランスが発生し、その電圧アンバランスはＩＧＢＴのオ
フ時の漏れ電流が小さいためにＩＧＢＴが次にターンオ
ンするまでＩＧＢＴの電圧アンバランスとして維持され
る。このため、図２に示すように、オフ時の定常電圧を
測定することでターンオフのタイミングのアンバランス
を測定することが可能である。
【００２２】サージ電圧のピーク値のばらつきを測定す
る場合には高速なＡＤコンバータで常時電圧を監視する
必要があるが、本発明ではオフ時の定常電圧を測定すれ
ばよいため、特に高速なＡＤコンバータは必要なく、ま
たピーク値を求める必要がないため常時電圧を監視する
必要もないという利点がある。
る場合には高速なＡＤコンバータで常時電圧を監視する
必要があるが、本発明ではオフ時の定常電圧を測定すれ
ばよいため、特に高速なＡＤコンバータは必要なく、ま
たピーク値を求める必要がないため常時電圧を監視する
必要もないという利点がある。
【００２３】電圧の測定には、例えばＡＤコンバータを
用いることができる。図３に測定回路の構成を示す。Ｉ
ＧＢＴの電圧は、分圧抵抗Ｒ１，Ｒ２で検出し、このし
バッファＢＵＦを通した上でＡ／Ｄコンバータに入力す
る。Ａ／Ｄコンバータにより得られた検出電圧のディジ
タル値は絶縁を施した上で、遅れ時間コントローラＣＮ
Ｔに送られる。
用いることができる。図３に測定回路の構成を示す。Ｉ
ＧＢＴの電圧は、分圧抵抗Ｒ１，Ｒ２で検出し、このし
バッファＢＵＦを通した上でＡ／Ｄコンバータに入力す
る。Ａ／Ｄコンバータにより得られた検出電圧のディジ
タル値は絶縁を施した上で、遅れ時間コントローラＣＮ
Ｔに送られる。
【００２４】各ＩＧＢＴの電圧は定格電圧の範囲に収ま
っていれば厳密に均一である必要はないため、Ａ／Ｄコ
ンバータはビット数の少ないものでよい。Ａ／Ｄコンバ
ータおよびバッファＢＵＦのＧＮＤはＩＧＢＴのエミッ
タと等電位にしてあるため、電源は各ＩＧＢＴのゲート
ドライバの電源と共用できる。
っていれば厳密に均一である必要はないため、Ａ／Ｄコ
ンバータはビット数の少ないものでよい。Ａ／Ｄコンバ
ータおよびバッファＢＵＦのＧＮＤはＩＧＢＴのエミッ
タと等電位にしてあるため、電源は各ＩＧＢＴのゲート
ドライバの電源と共用できる。
【００２５】なお、電圧の測定にはＡ／Ｄコンバータの
かわりにコンパレータを用いることも可能である。コン
パレータを用いた場合、ＩＧＢＴがオフ時の電圧の最大
値を設定しておき、それを越えたらゲート信号のタイミ
ングを調整する。この場合、Ａ／Ｄコンバータを用いる
場合のように各ＩＧＢＴの電圧分担を正確に均一化する
ことはできないが、ＩＧＢＴの耐圧上問題のない範囲に
収めることは可能であり、回路構成の簡略化およびコス
トの低減といった利点がある。
かわりにコンパレータを用いることも可能である。コン
パレータを用いた場合、ＩＧＢＴがオフ時の電圧の最大
値を設定しておき、それを越えたらゲート信号のタイミ
ングを調整する。この場合、Ａ／Ｄコンバータを用いる
場合のように各ＩＧＢＴの電圧分担を正確に均一化する
ことはできないが、ＩＧＢＴの耐圧上問題のない範囲に
収めることは可能であり、回路構成の簡略化およびコス
トの低減といった利点がある。
【００２６】時間遅れコントローラＣＮＴは、最も電圧
の低い（最もスイッチ動作の遅い）ＩＧＢＴを基準に
し、他のＩＧＢＴのゲート信号のタイミングを遅らせて
タイミングを合わせる。具体的には、最も電圧の低いＩ
ＧＢＴとの電圧の差が設定値（電圧のばらつきの許容
値）以上あるＩＧＢＴのみ遅れ時間をそれまでの設定値
より１単位（＝１／遅れ時間発生回路の動作周波数）だ
け遅らせる。これを繰り返すことで、ＩＧＢＴオフ時の
電圧のばらつきを設定値以内にすることができる。
の低い（最もスイッチ動作の遅い）ＩＧＢＴを基準に
し、他のＩＧＢＴのゲート信号のタイミングを遅らせて
タイミングを合わせる。具体的には、最も電圧の低いＩ
ＧＢＴとの電圧の差が設定値（電圧のばらつきの許容
値）以上あるＩＧＢＴのみ遅れ時間をそれまでの設定値
より１単位（＝１／遅れ時間発生回路の動作周波数）だ
け遅らせる。これを繰り返すことで、ＩＧＢＴオフ時の
電圧のばらつきを設定値以内にすることができる。
【００２７】また、以上の操作のみでは各ゲート信号の
遅れ時間は増大するのみとなってしまうので、遅れ時間
を設定する際には最も遅れ時間の小さいゲート信号の遅
れ時間を０とし、これを基準に他のゲート信号の遅れ時
間を決定することで、不必要に遅れ時間が大きくならな
いようにする。
遅れ時間は増大するのみとなってしまうので、遅れ時間
を設定する際には最も遅れ時間の小さいゲート信号の遅
れ時間を０とし、これを基準に他のゲート信号の遅れ時
間を決定することで、不必要に遅れ時間が大きくならな
いようにする。
【００２８】図４は、遅れ時間コントローラＣＮＴの処
理フローを示す。ＩＧＢＴのターンオフ期間を検出し
（Ｓ１）、この期間で各ＩＧＢＴの電圧ｖ1〜ｖnを検出
し（Ｓ２）、最も低い検出電圧を基準電圧として決定し
（Ｓ３）、この基準電圧にばらつき許容値を加算した値
に対して各ＩＧＢＴの検出電圧が高いとき（Ｓ４1〜Ｓ
４n）、そのＩＧＢＴの遅れ時間を１単位増加させ（Ｓ
５1〜Ｓ５n）、遅れの最も小さいＩＧＢＴの遅れ時間が
０になるように各ＩＧＢＴの遅れ時間を変更し（Ｓ
６）、各遅れ時間発生回路Ｔ1〜Ｔnの遅れ時間を更新す
る（Ｓ７）。
理フローを示す。ＩＧＢＴのターンオフ期間を検出し
（Ｓ１）、この期間で各ＩＧＢＴの電圧ｖ1〜ｖnを検出
し（Ｓ２）、最も低い検出電圧を基準電圧として決定し
（Ｓ３）、この基準電圧にばらつき許容値を加算した値
に対して各ＩＧＢＴの検出電圧が高いとき（Ｓ４1〜Ｓ
４n）、そのＩＧＢＴの遅れ時間を１単位増加させ（Ｓ
５1〜Ｓ５n）、遅れの最も小さいＩＧＢＴの遅れ時間が
０になるように各ＩＧＢＴの遅れ時間を変更し（Ｓ
６）、各遅れ時間発生回路Ｔ1〜Ｔnの遅れ時間を更新す
る（Ｓ７）。
【００２９】このような方式で遅れ時間を調整する場
合、タイミングのずれが大きい場合にはタイミングが揃
うまでに多数回のスイッチングを繰り返し行わなければ
ならず、タイミングが揃うまでに時間がかかるという問
題が考えられるが、実際には変換器の動作中に突然大き
くタイミングがずれることは起こらないと考えられるの
で、問題ない。
合、タイミングのずれが大きい場合にはタイミングが揃
うまでに多数回のスイッチングを繰り返し行わなければ
ならず、タイミングが揃うまでに時間がかかるという問
題が考えられるが、実際には変換器の動作中に突然大き
くタイミングがずれることは起こらないと考えられるの
で、問題ない。
【００３０】また、半導体電力変換器の起動時には遅れ
時間の最適値がわからないためスイッチ動作のタイミン
グが揃わず、電圧が不均一になって最悪の場合ＩＧＢＴ
を破壊する危険がある。これには、半導体電力変換器の
起動時には電圧があまり高くない状態でスイッチ動作を
行い、遅れ時間の最適化を行っておくことで対応でき
る。
時間の最適値がわからないためスイッチ動作のタイミン
グが揃わず、電圧が不均一になって最悪の場合ＩＧＢＴ
を破壊する危険がある。これには、半導体電力変換器の
起動時には電圧があまり高くない状態でスイッチ動作を
行い、遅れ時間の最適化を行っておくことで対応でき
る。
【００３１】例えば、インバータの場合、一般に起動時
には直流側コンデンサの予備充電を行うが、この予備充
電の最中にＩＧＢＴのスイッチングを行い、遅れ時間の
最適化を行っておく。この際のスイッチ動作の回数は最
低で「タイミングのずれの最大値×遅れ時間発生回路の
動作周波数」回必要である。
には直流側コンデンサの予備充電を行うが、この予備充
電の最中にＩＧＢＴのスイッチングを行い、遅れ時間の
最適化を行っておく。この際のスイッチ動作の回数は最
低で「タイミングのずれの最大値×遅れ時間発生回路の
動作周波数」回必要である。
【００３２】ＩＧＢＴの直列多重時の電圧アンバランス
の原因はスイッチ動作のタイミングのずれだけでなく、
スナバコンデンサの容量のばらつきもその原因となる。
本実施形態では、オフ時の電圧値を用いてフィードバッ
ク制御を行うため、スナバコンデンサの容量にばらつき
のあった場合にも結果的に電圧分担が均等になるように
スイッチ動作のタイミングを最適化することが可能であ
る。
の原因はスイッチ動作のタイミングのずれだけでなく、
スナバコンデンサの容量のばらつきもその原因となる。
本実施形態では、オフ時の電圧値を用いてフィードバッ
ク制御を行うため、スナバコンデンサの容量にばらつき
のあった場合にも結果的に電圧分担が均等になるように
スイッチ動作のタイミングを最適化することが可能であ
る。
【００３３】以上までの説明は、ＩＧＢＴを主回路スイ
ッチとする場合であるが、他の電力用半導体素子、例え
ばパワートランジスタやＧＴＯサイリスタを主回路スイ
ッチとする電力変換器に適用して同等の作用効果を得る
ことができる。
ッチとする場合であるが、他の電力用半導体素子、例え
ばパワートランジスタやＧＴＯサイリスタを主回路スイ
ッチとする電力変換器に適用して同等の作用効果を得る
ことができる。
【００３４】
【発明の効果】以上のとおり、本発明によれば、直列多
重接続した各素子の分担電圧のばらつきを各素子に印加
するゲート信号の遅れ時間調整で補正することで、各素
子のスイッチ動作のタイミングのずれによる分担電圧の
アンバランスを自動補正するようにしたため、以下の効
果がある。
重接続した各素子の分担電圧のばらつきを各素子に印加
するゲート信号の遅れ時間調整で補正することで、各素
子のスイッチ動作のタイミングのずれによる分担電圧の
アンバランスを自動補正するようにしたため、以下の効
果がある。
【００３５】（１）電力用半導体素子やゲートドライバ
の特性にばらつきがある場合にも各素子のターンオフの
タイミングを揃えることが可能となり、各素子の分担電
圧を均一化することができる。このため、直列多重接続
した素子を（素子個々の定格電圧×直列数）に近い定格
電圧のスイッチング素子として使用することが可能とな
る。また、各素子やゲート回路の選別が不要となるた
め、コスト的に有利である。
の特性にばらつきがある場合にも各素子のターンオフの
タイミングを揃えることが可能となり、各素子の分担電
圧を均一化することができる。このため、直列多重接続
した素子を（素子個々の定格電圧×直列数）に近い定格
電圧のスイッチング素子として使用することが可能とな
る。また、各素子やゲート回路の選別が不要となるた
め、コスト的に有利である。
【００３６】（２）各素子のスナバコンデンサの容量に
ばらつきがある場合の各素子の電圧のばらつきも補正す
ることが可能となる。
ばらつきがある場合の各素子の電圧のばらつきも補正す
ることが可能となる。
【図１】本発明の実施形態を示すゲート信号の自動補正
回路。
回路。
【図２】スイッチ動作のタイミングがずれた場合の素子
の電圧波形の例。
の電圧波形の例。
【図３】実施形態における電圧測定回路の構成。
【図４】実施形態における遅れ時間コントローラの処理
フロー。
フロー。
【図５】ＩＧＢＴの４直列多重ユニットのインバータ主
回路。
回路。
Ｔ1〜Ｔn…遅れ時間発生回路 ＣＮＴ…遅れ時間コントローラ ＢＵＦ…バッファ Ａ／Ｄ…Ａ／Ｄコンバータ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H740 BA11 BB01 BB06 JA25 MM06 5J055 AX11 AX48 AX56 BX16 CX07 CX19 DX09 DX33 DX72 EX11 EY01 EY10 EZ00 EZ10 EZ24 EZ50 FX04 FX07 FX13 FX17 FX32 GX01 GX02 GX03 GX04
Claims (3)
- 【請求項１】 電力用半導体素子を直列多重接続して主
回路アームを高電圧化した半導体電力変換器において、 前記各素子のスイッチング特性やゲートドライバ及びス
ナバコンデンサのばらつきによる各素子のターンオフ時
の分担電圧のばらつきを各素子に印加するゲート信号の
遅れ時間調整で補正する補正回路を備えたことを特徴と
する半導体電力変換器。 - 【請求項２】 前記補正回路は、前記各素子に印加する
ゲート信号をそれぞれ遅らせることができる遅れ時間発
生回路と、各素子のターンオフ時の分担電圧を検出し、
最も電圧の低い素子との電圧差が所定値以上ある素子に
対して前記遅れ時間発生回路の次回のゲート信号の遅れ
時間を増加させる遅れ時間コントローラとを備えたこと
を特徴とする請求項１に記載の半導体電力変換器。 - 【請求項３】 前記補正回路は、主回路電圧の低い起動
時に前記遅れ時間を最適化調整しておくことを特徴とす
る請求項１に記載の半導体電力変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20259698A JP3772534B2 (ja) | 1998-07-17 | 1998-07-17 | 半導体電力変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20259698A JP3772534B2 (ja) | 1998-07-17 | 1998-07-17 | 半導体電力変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000036731A true JP2000036731A (ja) | 2000-02-02 |
| JP3772534B2 JP3772534B2 (ja) | 2006-05-10 |
Family
ID=16460098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20259698A Expired - Fee Related JP3772534B2 (ja) | 1998-07-17 | 1998-07-17 | 半導体電力変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3772534B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004516767A (ja) * | 2000-12-27 | 2004-06-03 | シーティー−コンセプト・テヒノロギー・アクチェンゲゼルシャフト | 直列および並列に接続された電力半導体スイッチを動的に平衡化する方法 |
| JP2006174646A (ja) * | 2004-12-17 | 2006-06-29 | Hitachi Ltd | チョッパ制御装置 |
| US7187227B2 (en) | 2002-08-07 | 2007-03-06 | Nippon Telegraph And Telephone Corporation | Driver circuit |
| JP2009135626A (ja) * | 2007-11-29 | 2009-06-18 | Mitsubishi Electric Corp | 並列駆動装置 |
| JP2012213294A (ja) * | 2011-03-31 | 2012-11-01 | Meidensha Corp | 半導体スイッチ回路の電圧バランス回路 |
| JP2012249224A (ja) * | 2011-05-31 | 2012-12-13 | Meidensha Corp | ゲートタイミング制御回路 |
| WO2016110958A1 (ja) * | 2015-01-07 | 2016-07-14 | 東芝三菱電機産業システム株式会社 | 静止型開閉器 |
| JP2020039205A (ja) * | 2018-09-03 | 2020-03-12 | 国立大学法人九州工業大学 | 電力変換器、可変信号遅延回路及び電力変換方法 |
-
1998
- 1998-07-17 JP JP20259698A patent/JP3772534B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004516767A (ja) * | 2000-12-27 | 2004-06-03 | シーティー−コンセプト・テヒノロギー・アクチェンゲゼルシャフト | 直列および並列に接続された電力半導体スイッチを動的に平衡化する方法 |
| JP4764592B2 (ja) * | 2000-12-27 | 2011-09-07 | シーティー−コンセプト・ホールディング・アクチェンゲゼルシャフト | 直列および並列に接続された電力半導体スイッチを動的に平衡化する方法 |
| US7187227B2 (en) | 2002-08-07 | 2007-03-06 | Nippon Telegraph And Telephone Corporation | Driver circuit |
| US7511539B2 (en) | 2002-08-07 | 2009-03-31 | Nippon Telegraph And Telephone Corporation | Driver circuit |
| JP2006174646A (ja) * | 2004-12-17 | 2006-06-29 | Hitachi Ltd | チョッパ制御装置 |
| JP2009135626A (ja) * | 2007-11-29 | 2009-06-18 | Mitsubishi Electric Corp | 並列駆動装置 |
| JP2012213294A (ja) * | 2011-03-31 | 2012-11-01 | Meidensha Corp | 半導体スイッチ回路の電圧バランス回路 |
| JP2012249224A (ja) * | 2011-05-31 | 2012-12-13 | Meidensha Corp | ゲートタイミング制御回路 |
| WO2016110958A1 (ja) * | 2015-01-07 | 2016-07-14 | 東芝三菱電機産業システム株式会社 | 静止型開閉器 |
| JP2020039205A (ja) * | 2018-09-03 | 2020-03-12 | 国立大学法人九州工業大学 | 電力変換器、可変信号遅延回路及び電力変換方法 |
| JP7156675B2 (ja) | 2018-09-03 | 2022-10-19 | 国立大学法人九州工業大学 | 電力変換器、可変信号遅延回路及び電力変換方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3772534B2 (ja) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6242968B1 (en) | Semiconductor power converting apparatus | |
| US8427225B2 (en) | Gate driving circuit | |
| JP6524020B2 (ja) | 遅延時間補正回路、半導体デバイス駆動回路および半導体装置 | |
| Consoli et al. | Active voltage balancement of series connected IGBTs | |
| JPH0965644A (ja) | 絶縁ゲートトランジスタ駆動回路 | |
| JP3512248B2 (ja) | 電子パワーコンバータ回路装置、およびこの装置の駆動方法 | |
| JP2000059189A (ja) | ゲート回路 | |
| US6838914B2 (en) | Semiconductor device | |
| JPH0946201A (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
| JP2004229382A (ja) | ゲート駆動回路、および電力変換装置 | |
| JP2018186691A (ja) | 半導体素子の駆動装置 | |
| JPH11285238A (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置 | |
| EP2204897B1 (en) | Power converter | |
| US6785108B2 (en) | Semiconductor equipment | |
| JP3772534B2 (ja) | 半導体電力変換器 | |
| JP3383570B2 (ja) | 電圧駆動型電力素子の駆動装置 | |
| JP4061741B2 (ja) | 半導体スイッチのスイッチング信号調整装置 | |
| US9912331B2 (en) | Gate driver that drives with a sequence of gate resistances | |
| JP2003284319A (ja) | 駆動回路 | |
| JP2000324799A (ja) | 半導体電力変換器 | |
| JPH09285105A (ja) | 半導体スイッチング素子の直列多重化時の電圧分担バランス確保方法 | |
| JP2002135097A (ja) | 半導体装置および半導体装置モジュール | |
| JPH11234103A (ja) | パワートランジスタにおけるスイッチング動作の制御方法および装置 | |
| JPH1042548A (ja) | 半導体電力変換装置 | |
| JP4313088B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140224 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |