JP4061741B2 - 半導体スイッチのスイッチング信号調整装置 - Google Patents
半導体スイッチのスイッチング信号調整装置 Download PDFInfo
- Publication number
- JP4061741B2 JP4061741B2 JP30657998A JP30657998A JP4061741B2 JP 4061741 B2 JP4061741 B2 JP 4061741B2 JP 30657998 A JP30657998 A JP 30657998A JP 30657998 A JP30657998 A JP 30657998A JP 4061741 B2 JP4061741 B2 JP 4061741B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- time
- power semiconductor
- delay
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体スイッチのスイッチング信号調整装置に関し、高電圧化のために自己消弧型の電力用半導体素子を直列多重接続してなる半導体スイッチを用いて構成した半導体電力変換器等において、各電力用半導体素子に加わる電圧分担を均一化して素子破壊を防止するように工夫したものである。特に、電力用半導体素子として絶縁ゲートバイポーラ型トランジスタ（以下「ＩＧＢＴ」と略称する）を直列多重接続してなる半導体スイッチに適用して好適なものである。
【０００２】
【従来の技術】
半導体電力変換器（インバータ等）では、高電圧化のために複数のＩＧＢＴを直列多重接続してなる半導体スイッチを用いて構成されている。図５はその一例として示したインバータＩＮＶである。
【０００３】
このインバータＩＮＶにおいては、Ｕ相の上アームは４つのＩＧＢＴ１〜４を直列多重接続してなる半導体スイッチにより構成され、Ｕ相の下アームは４つのＩＧＢＴ５〜８を直列多重接続してなる半導体スイッチにより構成され、Ｖ相の上アームは４つのＩＧＢＴ１１〜１４を直列多重接続してなる半導体スイッチにより構成され、Ｖ相の下アームは４つのＩＧＢＴ１５〜１８を直列多重接続してなる半導体スイッチにより構成され、Ｗ相の上アームは４つのＩＧＢＴ２１〜２４を直列多重接続してなる半導体スイッチにより構成され、Ｗ相の下アームは４つのＩＧＢＴ２５〜２８を直列多重接続してなる半導体スイッチにより構成されている。
【０００４】
このようにＩＧＢＴを直列多重接続して半導体スイッチ（上下の各アーム）を構成しているため、個別には耐電圧性が低いが高速応答性を有している個々のＩＧＢＴの特性を確保しつつ、半導体スイッチ（上下の各アーム）全体としては高い電圧定格を持った半導体スイッチひいては半導体電力変換器が実現できる。
【０００５】
上下の各アーム（半導体スイッチ）を構成するため直列多重接続した各ＩＧＢＴ（例えばＩＧＢＴ１〜４）には、同じゲート信号を入力し、各ＩＧＢＴ（例えばＩＧＢＴ１〜４）のスイッチングタイミングを揃えるために、ゲートドライバやＩＧＢＴは特性の揃ったものを使用する。
【０００６】
【発明が解決しようとする課題】
直列多重接続した各ＩＧＢＴの特性及びそれぞれのゲートドライバの特性が揃っている場合には、各々のＩＧＢＴのスイッチングタイミングは揃い、各ＩＧＢＴの電圧分担は均等になる。
【０００７】
しかし、ＩＧＢＴの特性やゲートドライバの特性にばらつきがある場合には、各々のＩＧＢＴのターンオンやターンオフのタイミングがずれることがある。例えば、ターンオフのタイミングがずれ、１素子のみが他の素子よりも早くオフした場合には、早くオフした素子は、他の素子がオフするまでの間、１素子のみでオフ動作をしなければならないため、その素子にのみ高い電圧がかかることになる。この電圧が１素子のＩＧＢＴの定格電圧を越えた場合には、その素子は破壊されてしまう。
【０００８】
このため一般に、ＩＧＢＴを直列多重接続して使用する場合には、ＩＧＢＴの特性及びゲートドライバの特性を揃える必要があるが、特性を正確に揃えるのは難しいことであった。
【０００９】
また、ＩＧＢＴの特性やゲートドライバの特性を揃えた場合であっても、時間の経過と共に特性にばらつきが生じる可能性もあり、経年変化まで含めて特性を保証しなければならないという問題もある。
【００１０】
また、ＩＧＢＴの特性やゲートドライバの特性を揃えてもスイッチングのタイミングが揃わない場合には、スナバコンデンサの容量を大きくすることで各ＩＧＢＴの電圧分担を均一化することは可能であるが、この場合には、結果としてスナバ容量が増加し、半導体電力変換器の効率が低下してしまうという問題が生じる。
【００１１】
本発明は、上記従来技術に鑑み、自己消弧型の電力用半導体素子（ＩＧＢＴ等）の特性やスイッチングドライバ（ゲートドライバ等）の特性にばらつきがある場合でも、各電力用半導体素子のターンオフタイミングを揃えて各電力用半導体素子に加わる電圧分担を均一化することのできる半導体スイッチのスイッチング信号調整装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決する本発明の構成は、
自己消弧型の電力用半導体素子を直列多重接続してなる半導体スイッチにおいて、
各電力用半導体素子に対応して配置されており、入力されたスイッチング信号を、設定された遅れ時間だけ時間遅れさせてから対応する電力用半導体素子のスイッチング端子に送る複数の時間遅れ発生回路と、
各電力用半導体素子に対応して配置されており、各電力用半導体素子の入力端子−出力端子間電圧を測定して測定電圧として出力する複数の電圧測定回路と、
各電力用半導体素子がオフしているときの前記測定電圧のうち、電圧値の高い電力用半導体素子に対応して配置されている前記時間遅れ発生回路に設定した遅れ時間を増加させるように制御する遅れ時間コントローラと、を備えて構成しており、
前記遅れ時間コントローラは、
各電力用半導体素子がオフしているときに各電圧測定回路にて測定した各測定電圧を取り込み、
取り込んだ各測定電圧のうち最も電圧の高いものを基準電圧とし、
各測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも大きいかどうかを判定し、
測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも大きい場合には、当該測定電圧となっている電力用半導体スイッチに対応して配置された時間遅れ発生回路の遅れ時間を１単位時間だけ増加し、
測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも小さい場合には、当該測定電圧となっている電力用半導体スイッチに対応して配置された時間遅れ発生回路の遅れ時間を以前のままとする、
ことを特徴とする。
【００１３】
また本発明の構成は、
前記遅れ時間コントローラは、
各電力用半導体素子がオフしているときに各電圧測定回路にて測定した各測定電圧を取り込み、
取り込んだ各測定電圧のうち最も電圧の高いものを基準電圧とし、
各測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも大きいかどうかを判定し、
測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも大きい場合には、当該測定電圧となっている電力用半導体スイッチに対応して配置された時間遅れ発生回路の遅れ時間を１単位時間だけ増加する演算を行い、この演算をして求めた時間を更新した遅れ時間とし、
測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも小さい場合には、当該測定電圧となっている電力用半導体スイッチに対応して配置された時間遅れ発生回路にすでに設定されている遅れ時間をそのまま更新した遅れ時間とし、
更に、更新した遅れ時間のうち、最も小さい遅れ時間を０とするように、この最も小さい遅れ時間を基準として、更新した各遅れ時間から更新した最も小さい遅れ時間を減算することにより各時間遅れ発生回路用の新たな遅れ時間を求め、この新たな遅れ時間を各時間遅れ発生回路に設定する、
ことを特徴とする。
【００１４】
また本発明の構成は、前記電力用半導体素子は、絶縁ゲートバイポーラ型トランジスタであることを特徴とする。
【００１５】
【発明の実施の形態】
以下に本発明の実施の形態を図面に基づき詳細に説明する。
【００１６】
図１は本発明の実施の形態にかかる、ＩＧＢＴ直列多重スイッチのゲート信号タイミング調整装置を示す。同図に示すように、ＩＧＢＴ直列多重スイッチ３０は、複数のＩＧＢＴ４１，４２・・・４ｎを直列多重接続して構成されている。各ＩＧＢＴ４１，４２・・・４ｎは、ゲート（スイッチング端子）にゲート信号（スイッチング信号）Ｇが入力されるとターンオンし、ゲート信号Ｇが入力されなくなるとターンオフする。
【００１７】
また各ＩＧＢＴ４１，４２・・・４ｎに対応して、複数の時間遅れ発生回路５１，５２・・・５ｎが配置されている。各時間遅れ発生回路５１，５２・・・５ｎは、ディジタル回路で構成されており、夫々には遅れ時間τ1 ，τ2 ・・・τn が設定される。
【００１８】
ゲート信号Ｇは分配されて各時間遅れ発生回路５１，５２・・・５ｎに入力されると、設定された遅れ時間τ1 ，τ2 ・・・τn だけ時間遅れして、各時間遅れ発生回路５１，５２・・・５ｎから出力されて各ＩＧＢＴ４１，４２・・・４ｎのゲートに入力される。
【００１９】
各時間遅れ発生回路５１，５２・・・５ｎに設定された各遅れ時間τ1 ，τ2 ・・・τn は、遅れ時間コントローラ６０により個別に設定・制御することができる。この場合、各時間遅れ発生回路５１，５２・・・５ｎを、５０ＭＨｚのクロックを持つディジタル同期回路により構成した場合には、２０ｎｓ単位でゲート信号Ｇの遅れタイミング時間を制御することができる。この遅れ時間の制御動作の詳細は後述する。
【００２０】
なお、各時間遅れ発生回路５１，５２・・・５ｎをアナログ回路により構成することもできるが、この場合には遅れ時間の制御の精度が、ディジタル回路の場合に比べて低下するので、ディジタル回路で構成することが望ましい。
【００２１】
更に、各ＩＧＢＴ４１，４２・・・４ｎに対応して、複数の電圧測定回路７１，７２・・・７ｎが配置されている。各電圧測定回路７１，７２・・・７ｎは、各ＩＧＢＴ４１，４２・・・４ｎのコレクタ−エミッタ間電圧（入力端子−出力端子間電圧）を測定して、測定電圧ｖ1,ｖ2 ・・・ｖn を遅れ時間コントローラ６０に送る。
【００２２】
電圧測定回路７１は、例えば図２に示すように、オペアンプ７１ａ，７１ｂを用いた差動増幅回路とＡＤコンバータ７１ｃにより構成されている。ＩＧＢＴ４１のコレクタ−エミッタ間電圧（入力端子−出力端子間電圧）は、オペアンプ７１ａ，７１ｂを用いた差動増幅回路によってＡＤコンバータ７１ｃの入力レンジに適合するよう調整された後、ＡＤコンバータ７１ｃに入力される。ＡＤコンバータ７１ｃにより得られたディジタルデータである測定電圧ｖ1 は、絶縁を施した上で、時間遅れコントローラ６０に送られる。
【００２３】
他の電圧測定回路７２・・・７ｎも、電圧測定回路７１と同様な回路となっている。なお、各ＩＧＢＴ４１，４２・・・４ｎのコレクタ−エミッタ間電圧（入力端子−出力端子間電圧）は、定格電圧の範囲に納まっていれば厳密に均一である必要はないので、電圧測定回路７１，７２・・・７ｎのＡＤコンバータはビット数の少ないものでよい。また、電圧測定回路７１，７２・・・７ｎのＡＤコンバータ及びオペアンプのグラウンド（ＧＮＤ）は、ＩＧＢＴのエミッタと等電位にしてあるので、電源は各ＩＧＢＴ４１，４２・・・４ｎのゲートドライバの電源と共用可能である。
【００２４】
ここで、本実施例にかかるゲート信号タイミング調整装置による遅れ時間制御動作の説明に先立ち、ＩＧＢＴ直列多重スイッチ３０において、スイッチングのタイミングがずれた場合における各々の素子（ＩＧＢＴ）にかかる電圧波形の一例を図３を参照しつつ説明し、併せて本発明の制御対象を説明する。
【００２５】
各ＩＧＢＴ４１，４２・・・４ｎのターンオフのタイミングがずれた場合、早くターンオフしたＩＧＢＴは他のＩＧＢＴがターンオフするまでの間、その素子のみでオフ状態を維持しなければならないため、高いサージ電圧が発生する。
【００２６】
これに対し、ターンオンのタイミングがずれた場合には、遅くターンオンする素子に早くターンオンした素子の分の電圧がかかるので、若干のサージ電圧が発生するが、その大きさはターンオフ時のサージ電圧と比較して小さく、素子の耐圧の観点からは大きな問題とはならない。
【００２７】
またターンオフのタイミングのずれは各素子のオフ時の電圧から容易に検出することができるのに対し、即ち、ターンオフ時のタイミングのずれによる電圧のアンバランスはターンオンされるまで維持されるのに対し、ターンオンのタイミングのずれは上記のことから検出することが難しい。
【００２８】
結局
▲１▼ターンオフのタイミングがずれた場合、ターンオフタイミングの早いＩＧＢＴに大きな電圧が発生し（図３のＡの状態）、
▲２▼ターンオフ時のタイミングのずれによる電圧のアンバランスは、ターンオンするまで維持され（図３のＢの状態）、
▲３▼ターンオンのタイミングがずれた場合のサージ電圧はターンオフ時と比較すると小さいのである。
【００２９】
本発明では、これらの点に着目してターンオフのタイミングのみを制御対象とする。つまり、各ＩＧＢＴ４１，４２・・・４ｎのターンオフのタイミングがずれた場合、各ＩＧＢＴ４１，４２・・・４ｎのスナバコンデンサの充電時間にばらつきが生じるため、コンデンサ電圧のアンバランスが発生し、その電圧アンバランスはＩＧＢＴのオフ時の漏れ電流が小さいために、ＩＧＢＴが次にターンオンするまでＩＧＢＴの電圧アンバランスとして維持される（図３参照）。このためオフ時の定常電圧を測定することでターンオフのタイミングのアンバランスを測定することが可能である。
【００３０】
サージ電圧のピーク値のばらつきを測定する場合には、高速なＡＤコンバータで常時電圧を測定する必要があるが、本発明ではオフ時の定常電圧を測定すればよいので特に高速なＡＤコンバータは必要なく、またピーク値を求める必要がないため、常時電圧を測定する必要もないという利点がある。
【００３１】
次に、遅れ時間コントローラ６０を中心とした、本実施の形態にかかるゲート信号タイミング調整装置による遅れ時間制御動作を説明する。
【００３２】
遅れ時間コントローラ６０は、図４のフローチャートに示す手順により、演算をして遅れ時間制御動作をする。即ち遅れ時間コントローラ６０は、ＩＧＢＴ直列多重スイッチ３０のＩＧＢＴ４１，４２・・・４ｎがオフしている時に、定常電圧となった測定電圧ｖ1,ｖ2 ・・・ｖn を取り込む（図４のステップ１，２）。
【００３３】
取り込んだ測定電圧ｖ1,ｖ2 ・・・ｖn のうち、最も電圧の高いものを基準電圧とする（ステップ３）。最も電圧が高い測定電圧は、各ＩＧＢＴ４１，４２・・・４ｎのうち最も早くターンオフした素子に発生する。
【００３４】
次に、各ＩＧＢＴ４１，４２・・・４ｎの測定電圧ｖ1,ｖ2 ・・・ｖn が、基準電圧からばらつき許容値を引いた値よりも大きいかどうかを判定し（ステップ４）、測定電圧ｖ1,ｖ2 ・・・ｖn が、基準電圧からばらつき許容値を引いた値よりも大きい場合には、そのＩＧＢＴに対応して配置した時間遅れ発生回路の遅れ時間を１単位時間だけ増加する演算を行い（ステップ５）、この演算をして求めた時間を更新した遅れ時間とする。なお、１単位時間とは、（１／時間遅れ発生回路の動作周波数）を意味する。また、測定電圧ｖ1,ｖ2 ・・・ｖn が、基準電圧からばらつき許容値を引いた値よりも小さい場合には、以前の遅れ時間をそのまま更新した遅れ時間とする。
【００３５】
結局、最も測定電圧の高い測定電圧（＝基準電圧）に対する各測定電圧ｖ1,ｖ2 ・・・ｖn との差が、ばらつき許容値以内となるＩＧＢＴに対応して配置した時間遅れ発生回路の遅れ時間を１単位時間増加させる演算をする。
【００３６】
更に、上述したようにして求めた更新した遅れ時間のうち、最も小さい遅れ時間を０とするように、この最も小さい遅れ時間を基準として、更新した各遅れ時間から更新した最も小さい遅れ時間を減算して、各時間遅れ発生回路５１，５２・・・５ｎ用の新たな遅れ時間を求める（ステップ６）。
【００３７】
上述したようにして求めた、新たな遅れ時間を、各時間遅れ発生回路５１，５２・・・５ｎに設定する（ステップ７）。
【００３８】
このように各時間遅れ発生回路５１，５２・・・５ｎに、新たな遅れ時間を設定することにより、ＩＧＢＴ４１，４２・・・４ｎのうち、早くターンオフしたＩＧＢＴに対応して配置された時間遅れ発生回路の遅れ時間が長くなる。従って、次回のゲート信号Ｇが入力されると、前回において早めにターンオフしたＩＧＢＴには、前回よりも時間遅れしてゲート信号Ｇが入力されると共に前回よりも時間遅れしてゲート信号Ｇの入力が停止される結果、このＩＧＢＴのターンオフタイミングが遅くなる。かくして、ＩＧＢＴ４１，４２・・・４ｎのターンオフタイミングが揃ってくる。このようにＩＧＢＴ４１，４２・・・４ｎのターンオフタイミングが揃うことにより、ＩＧＢＴ４１，４２・・・４ｎのオフ時における測定電圧のばらつきを、ばらつき許容値以内にすることが可能となり、各ＩＧＢＴにかかる電圧分担が均一化する。
【００３９】
なお、ステップ６の操作を行うことなく、ステップ４，５により求めた演算に基づき、早くターンオフしたＩＧＢＴに対応して配置された時間遅れ発生回路の遅れ時間を、１単位時間づつ増加するようにしても、ＩＧＢＴ４１，４２・・・４ｎのターンオフタイミングが揃ってくる。ただし、このような操作のみとすると、時間遅れ発生回路の遅れ時間は増大するのみとなる。そこで、ステップ６の操作を行うことにより、不必要に遅れ時間が大きくなることを防ぐことができる。またステップ６の操作を行うことにより、基準電圧に対するＩＧＢＴの電圧の差が、全て、ばらつき許容値以内である場合には、全ての遅れ時間に１単位時間を加えた後で、１単位時間を減ずることになるので（ステップ５，６）、遅れ時間の設定値は変化しない。
【００４０】
図４に示す演算をして遅れ時間の更新をしていく場合、ターンオフタイミングのずれが大きいときには、全体のターンオフタイミングが揃うまでに多数回のスイッチングを繰り返し行わなければならず、ターンオフタイミングが揃うまでに時間がかかるという問題が考えられるが、実際には電力変換器の動作中に突然大きくターンオフタイミングがずれることは起こらないと考えられるので、問題はない。
【００４１】
また、電力変換器の起動時には遅れ時間の最適値がわからないため、スイッチングのタイミングが揃わず、電圧（オフ時の素子電圧）が不均一となって最悪の場合にはＩＧＢＴを破壊する危険がある。このため、電力変換器の起動時には電圧があまり高くない状態でスイッチングを行い、遅れ時間の最適化を行っておく必要がある。
【００４２】
例えばインバータの場合、一般に起動時には直流側コンデンサの予備充電を行うが、この予備充電の最中にＩＧＢＴのスイッチングを行い、遅れ時間の最適化を行っておく。この際のスイッチングの回数は最低で、（タイミングのずれの最大値×時間遅れ発生回路の動作周波数）回必要である。
【００４３】
ＩＧＢＴ直列多重接続時の電圧アンバランスの原因は、スイッチングのタイミングのずれだけでなく、スナバコンデンサの容量のばらつきもその原因となる。本発明では、オフ時の電圧値を用いてフィードバック制御を行うため、スナバコンデンサの容量にばらつきがあった場合にも結果的に電圧分担が均一になるようにスイッチングのタイミングを最適化することが可能である。
【００４４】
なお上記実施の形態では、ＩＧＢＴを直列多重接続した例を示したが、他の自己消弧型の電力用半導体素子（パワートランジスタやパワーＭＯＳＦＥＴ等）を直列多重接続したものにも、本発明を適用することができる。
【００４５】
【発明の効果】
以上実施の形態と共に具体的に説明したように、本発明では、複数の自己消弧型の電力用半導体素子を直列多重接続した半導体スイッチにおいて、複数の時間遅れ発生回路を介してスイッチング信号を各電力用半導体素子に入力するようにしておき、オフ時における電力用半導体素子の入力端子−出力端子間電圧が高い電力用半導体素子にスイッチング信号を送る時間遅れ発生回路に設定する遅れ時間を増加するように制御している。
【００４６】
このため本発明では、自己消弧型の電力用半導体素子（ＩＧＢＴ等）の特性やゲートドライバの特性にばらつきがある場合でも、各電力用半導体素子（ＩＧＢＴ等）のターンオフタイミングを揃えることが可能となり、各電力用半導体素子に加わる電圧分担を均一化することができる。この結果、電力用半導体素子（ＩＧＢＴ等）を直列多重接続してなる半導体スイッチの定格電圧を、（電力用半導体素子１個の定格電圧×直列数）に近い値とすることができ、半導体スイッチの定格が大きくなるとともに、各素子の破壊を防止することができる。
【００４７】
また自己消弧型の電力用半導体素子（ＩＧＢＴ等）やゲートドライバの選別が不要となり、コスト的に有利となる。つまり、同一特性の電力用半導体素子（ＩＧＢＴ等）やゲートドライバを無理に揃える必要がなくなり、ある程度の同一特性範囲内の素子等をそのまま使用することができる。
【００４８】
また本発明を用いることにより、自己消弧型の各電力用半導体素子（ＩＧＢＴ等）のスナバコンデンサの容量にばらつきがある場合の各電力用半導体素子（ＩＧＢＴ等）の電圧のばらつきも補正することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかるＩＧＢＴ直列多重スイッチのゲート信号タイミング調整装置を示す構成図。
【図２】電圧測定回路を示す回路図。
【図３】ターンオフタイミングがずれた時の各素子の電圧状態を示す特性図。
【図４】遅れ時間コントローラにおける遅れ時間制御動作を示すフローチャート。
【図５】インバータの一例を示す構成図。
【符号の説明】
１〜８，１１〜１８，２１〜２８ 絶縁ゲートバイポーラ型トランジスタ
３０ ＩＧＢＴ直列多重スイッチ
４１，４２・・・４ｎ ＩＧＢＴ
５１，５２・・・５ｎ 時間遅れ発生回路
６０ 遅れ時間コントローラ
７１，７２・・・７ｎ 電圧測定回路
ｖ1 ，ｖ2 ・・・ｖn 測定電圧
τ1 ，τ2 ・・・τn 遅れ時間
Ｇ ゲート信号
【発明の属する技術分野】
本発明は、半導体スイッチのスイッチング信号調整装置に関し、高電圧化のために自己消弧型の電力用半導体素子を直列多重接続してなる半導体スイッチを用いて構成した半導体電力変換器等において、各電力用半導体素子に加わる電圧分担を均一化して素子破壊を防止するように工夫したものである。特に、電力用半導体素子として絶縁ゲートバイポーラ型トランジスタ（以下「ＩＧＢＴ」と略称する）を直列多重接続してなる半導体スイッチに適用して好適なものである。
【０００２】
【従来の技術】
半導体電力変換器（インバータ等）では、高電圧化のために複数のＩＧＢＴを直列多重接続してなる半導体スイッチを用いて構成されている。図５はその一例として示したインバータＩＮＶである。
【０００３】
このインバータＩＮＶにおいては、Ｕ相の上アームは４つのＩＧＢＴ１〜４を直列多重接続してなる半導体スイッチにより構成され、Ｕ相の下アームは４つのＩＧＢＴ５〜８を直列多重接続してなる半導体スイッチにより構成され、Ｖ相の上アームは４つのＩＧＢＴ１１〜１４を直列多重接続してなる半導体スイッチにより構成され、Ｖ相の下アームは４つのＩＧＢＴ１５〜１８を直列多重接続してなる半導体スイッチにより構成され、Ｗ相の上アームは４つのＩＧＢＴ２１〜２４を直列多重接続してなる半導体スイッチにより構成され、Ｗ相の下アームは４つのＩＧＢＴ２５〜２８を直列多重接続してなる半導体スイッチにより構成されている。
【０００４】
このようにＩＧＢＴを直列多重接続して半導体スイッチ（上下の各アーム）を構成しているため、個別には耐電圧性が低いが高速応答性を有している個々のＩＧＢＴの特性を確保しつつ、半導体スイッチ（上下の各アーム）全体としては高い電圧定格を持った半導体スイッチひいては半導体電力変換器が実現できる。
【０００５】
上下の各アーム（半導体スイッチ）を構成するため直列多重接続した各ＩＧＢＴ（例えばＩＧＢＴ１〜４）には、同じゲート信号を入力し、各ＩＧＢＴ（例えばＩＧＢＴ１〜４）のスイッチングタイミングを揃えるために、ゲートドライバやＩＧＢＴは特性の揃ったものを使用する。
【０００６】
【発明が解決しようとする課題】
直列多重接続した各ＩＧＢＴの特性及びそれぞれのゲートドライバの特性が揃っている場合には、各々のＩＧＢＴのスイッチングタイミングは揃い、各ＩＧＢＴの電圧分担は均等になる。
【０００７】
しかし、ＩＧＢＴの特性やゲートドライバの特性にばらつきがある場合には、各々のＩＧＢＴのターンオンやターンオフのタイミングがずれることがある。例えば、ターンオフのタイミングがずれ、１素子のみが他の素子よりも早くオフした場合には、早くオフした素子は、他の素子がオフするまでの間、１素子のみでオフ動作をしなければならないため、その素子にのみ高い電圧がかかることになる。この電圧が１素子のＩＧＢＴの定格電圧を越えた場合には、その素子は破壊されてしまう。
【０００８】
このため一般に、ＩＧＢＴを直列多重接続して使用する場合には、ＩＧＢＴの特性及びゲートドライバの特性を揃える必要があるが、特性を正確に揃えるのは難しいことであった。
【０００９】
また、ＩＧＢＴの特性やゲートドライバの特性を揃えた場合であっても、時間の経過と共に特性にばらつきが生じる可能性もあり、経年変化まで含めて特性を保証しなければならないという問題もある。
【００１０】
また、ＩＧＢＴの特性やゲートドライバの特性を揃えてもスイッチングのタイミングが揃わない場合には、スナバコンデンサの容量を大きくすることで各ＩＧＢＴの電圧分担を均一化することは可能であるが、この場合には、結果としてスナバ容量が増加し、半導体電力変換器の効率が低下してしまうという問題が生じる。
【００１１】
本発明は、上記従来技術に鑑み、自己消弧型の電力用半導体素子（ＩＧＢＴ等）の特性やスイッチングドライバ（ゲートドライバ等）の特性にばらつきがある場合でも、各電力用半導体素子のターンオフタイミングを揃えて各電力用半導体素子に加わる電圧分担を均一化することのできる半導体スイッチのスイッチング信号調整装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決する本発明の構成は、
自己消弧型の電力用半導体素子を直列多重接続してなる半導体スイッチにおいて、
各電力用半導体素子に対応して配置されており、入力されたスイッチング信号を、設定された遅れ時間だけ時間遅れさせてから対応する電力用半導体素子のスイッチング端子に送る複数の時間遅れ発生回路と、
各電力用半導体素子に対応して配置されており、各電力用半導体素子の入力端子−出力端子間電圧を測定して測定電圧として出力する複数の電圧測定回路と、
各電力用半導体素子がオフしているときの前記測定電圧のうち、電圧値の高い電力用半導体素子に対応して配置されている前記時間遅れ発生回路に設定した遅れ時間を増加させるように制御する遅れ時間コントローラと、を備えて構成しており、
前記遅れ時間コントローラは、
各電力用半導体素子がオフしているときに各電圧測定回路にて測定した各測定電圧を取り込み、
取り込んだ各測定電圧のうち最も電圧の高いものを基準電圧とし、
各測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも大きいかどうかを判定し、
測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも大きい場合には、当該測定電圧となっている電力用半導体スイッチに対応して配置された時間遅れ発生回路の遅れ時間を１単位時間だけ増加し、
測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも小さい場合には、当該測定電圧となっている電力用半導体スイッチに対応して配置された時間遅れ発生回路の遅れ時間を以前のままとする、
ことを特徴とする。
【００１３】
また本発明の構成は、
前記遅れ時間コントローラは、
各電力用半導体素子がオフしているときに各電圧測定回路にて測定した各測定電圧を取り込み、
取り込んだ各測定電圧のうち最も電圧の高いものを基準電圧とし、
各測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも大きいかどうかを判定し、
測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも大きい場合には、当該測定電圧となっている電力用半導体スイッチに対応して配置された時間遅れ発生回路の遅れ時間を１単位時間だけ増加する演算を行い、この演算をして求めた時間を更新した遅れ時間とし、
測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも小さい場合には、当該測定電圧となっている電力用半導体スイッチに対応して配置された時間遅れ発生回路にすでに設定されている遅れ時間をそのまま更新した遅れ時間とし、
更に、更新した遅れ時間のうち、最も小さい遅れ時間を０とするように、この最も小さい遅れ時間を基準として、更新した各遅れ時間から更新した最も小さい遅れ時間を減算することにより各時間遅れ発生回路用の新たな遅れ時間を求め、この新たな遅れ時間を各時間遅れ発生回路に設定する、
ことを特徴とする。
【００１４】
また本発明の構成は、前記電力用半導体素子は、絶縁ゲートバイポーラ型トランジスタであることを特徴とする。
【００１５】
【発明の実施の形態】
以下に本発明の実施の形態を図面に基づき詳細に説明する。
【００１６】
図１は本発明の実施の形態にかかる、ＩＧＢＴ直列多重スイッチのゲート信号タイミング調整装置を示す。同図に示すように、ＩＧＢＴ直列多重スイッチ３０は、複数のＩＧＢＴ４１，４２・・・４ｎを直列多重接続して構成されている。各ＩＧＢＴ４１，４２・・・４ｎは、ゲート（スイッチング端子）にゲート信号（スイッチング信号）Ｇが入力されるとターンオンし、ゲート信号Ｇが入力されなくなるとターンオフする。
【００１７】
また各ＩＧＢＴ４１，４２・・・４ｎに対応して、複数の時間遅れ発生回路５１，５２・・・５ｎが配置されている。各時間遅れ発生回路５１，５２・・・５ｎは、ディジタル回路で構成されており、夫々には遅れ時間τ1 ，τ2 ・・・τn が設定される。
【００１８】
ゲート信号Ｇは分配されて各時間遅れ発生回路５１，５２・・・５ｎに入力されると、設定された遅れ時間τ1 ，τ2 ・・・τn だけ時間遅れして、各時間遅れ発生回路５１，５２・・・５ｎから出力されて各ＩＧＢＴ４１，４２・・・４ｎのゲートに入力される。
【００１９】
各時間遅れ発生回路５１，５２・・・５ｎに設定された各遅れ時間τ1 ，τ2 ・・・τn は、遅れ時間コントローラ６０により個別に設定・制御することができる。この場合、各時間遅れ発生回路５１，５２・・・５ｎを、５０ＭＨｚのクロックを持つディジタル同期回路により構成した場合には、２０ｎｓ単位でゲート信号Ｇの遅れタイミング時間を制御することができる。この遅れ時間の制御動作の詳細は後述する。
【００２０】
なお、各時間遅れ発生回路５１，５２・・・５ｎをアナログ回路により構成することもできるが、この場合には遅れ時間の制御の精度が、ディジタル回路の場合に比べて低下するので、ディジタル回路で構成することが望ましい。
【００２１】
更に、各ＩＧＢＴ４１，４２・・・４ｎに対応して、複数の電圧測定回路７１，７２・・・７ｎが配置されている。各電圧測定回路７１，７２・・・７ｎは、各ＩＧＢＴ４１，４２・・・４ｎのコレクタ−エミッタ間電圧（入力端子−出力端子間電圧）を測定して、測定電圧ｖ1,ｖ2 ・・・ｖn を遅れ時間コントローラ６０に送る。
【００２２】
電圧測定回路７１は、例えば図２に示すように、オペアンプ７１ａ，７１ｂを用いた差動増幅回路とＡＤコンバータ７１ｃにより構成されている。ＩＧＢＴ４１のコレクタ−エミッタ間電圧（入力端子−出力端子間電圧）は、オペアンプ７１ａ，７１ｂを用いた差動増幅回路によってＡＤコンバータ７１ｃの入力レンジに適合するよう調整された後、ＡＤコンバータ７１ｃに入力される。ＡＤコンバータ７１ｃにより得られたディジタルデータである測定電圧ｖ1 は、絶縁を施した上で、時間遅れコントローラ６０に送られる。
【００２３】
他の電圧測定回路７２・・・７ｎも、電圧測定回路７１と同様な回路となっている。なお、各ＩＧＢＴ４１，４２・・・４ｎのコレクタ−エミッタ間電圧（入力端子−出力端子間電圧）は、定格電圧の範囲に納まっていれば厳密に均一である必要はないので、電圧測定回路７１，７２・・・７ｎのＡＤコンバータはビット数の少ないものでよい。また、電圧測定回路７１，７２・・・７ｎのＡＤコンバータ及びオペアンプのグラウンド（ＧＮＤ）は、ＩＧＢＴのエミッタと等電位にしてあるので、電源は各ＩＧＢＴ４１，４２・・・４ｎのゲートドライバの電源と共用可能である。
【００２４】
ここで、本実施例にかかるゲート信号タイミング調整装置による遅れ時間制御動作の説明に先立ち、ＩＧＢＴ直列多重スイッチ３０において、スイッチングのタイミングがずれた場合における各々の素子（ＩＧＢＴ）にかかる電圧波形の一例を図３を参照しつつ説明し、併せて本発明の制御対象を説明する。
【００２５】
各ＩＧＢＴ４１，４２・・・４ｎのターンオフのタイミングがずれた場合、早くターンオフしたＩＧＢＴは他のＩＧＢＴがターンオフするまでの間、その素子のみでオフ状態を維持しなければならないため、高いサージ電圧が発生する。
【００２６】
これに対し、ターンオンのタイミングがずれた場合には、遅くターンオンする素子に早くターンオンした素子の分の電圧がかかるので、若干のサージ電圧が発生するが、その大きさはターンオフ時のサージ電圧と比較して小さく、素子の耐圧の観点からは大きな問題とはならない。
【００２７】
またターンオフのタイミングのずれは各素子のオフ時の電圧から容易に検出することができるのに対し、即ち、ターンオフ時のタイミングのずれによる電圧のアンバランスはターンオンされるまで維持されるのに対し、ターンオンのタイミングのずれは上記のことから検出することが難しい。
【００２８】
結局
▲１▼ターンオフのタイミングがずれた場合、ターンオフタイミングの早いＩＧＢＴに大きな電圧が発生し（図３のＡの状態）、
▲２▼ターンオフ時のタイミングのずれによる電圧のアンバランスは、ターンオンするまで維持され（図３のＢの状態）、
▲３▼ターンオンのタイミングがずれた場合のサージ電圧はターンオフ時と比較すると小さいのである。
【００２９】
本発明では、これらの点に着目してターンオフのタイミングのみを制御対象とする。つまり、各ＩＧＢＴ４１，４２・・・４ｎのターンオフのタイミングがずれた場合、各ＩＧＢＴ４１，４２・・・４ｎのスナバコンデンサの充電時間にばらつきが生じるため、コンデンサ電圧のアンバランスが発生し、その電圧アンバランスはＩＧＢＴのオフ時の漏れ電流が小さいために、ＩＧＢＴが次にターンオンするまでＩＧＢＴの電圧アンバランスとして維持される（図３参照）。このためオフ時の定常電圧を測定することでターンオフのタイミングのアンバランスを測定することが可能である。
【００３０】
サージ電圧のピーク値のばらつきを測定する場合には、高速なＡＤコンバータで常時電圧を測定する必要があるが、本発明ではオフ時の定常電圧を測定すればよいので特に高速なＡＤコンバータは必要なく、またピーク値を求める必要がないため、常時電圧を測定する必要もないという利点がある。
【００３１】
次に、遅れ時間コントローラ６０を中心とした、本実施の形態にかかるゲート信号タイミング調整装置による遅れ時間制御動作を説明する。
【００３２】
遅れ時間コントローラ６０は、図４のフローチャートに示す手順により、演算をして遅れ時間制御動作をする。即ち遅れ時間コントローラ６０は、ＩＧＢＴ直列多重スイッチ３０のＩＧＢＴ４１，４２・・・４ｎがオフしている時に、定常電圧となった測定電圧ｖ1,ｖ2 ・・・ｖn を取り込む（図４のステップ１，２）。
【００３３】
取り込んだ測定電圧ｖ1,ｖ2 ・・・ｖn のうち、最も電圧の高いものを基準電圧とする（ステップ３）。最も電圧が高い測定電圧は、各ＩＧＢＴ４１，４２・・・４ｎのうち最も早くターンオフした素子に発生する。
【００３４】
次に、各ＩＧＢＴ４１，４２・・・４ｎの測定電圧ｖ1,ｖ2 ・・・ｖn が、基準電圧からばらつき許容値を引いた値よりも大きいかどうかを判定し（ステップ４）、測定電圧ｖ1,ｖ2 ・・・ｖn が、基準電圧からばらつき許容値を引いた値よりも大きい場合には、そのＩＧＢＴに対応して配置した時間遅れ発生回路の遅れ時間を１単位時間だけ増加する演算を行い（ステップ５）、この演算をして求めた時間を更新した遅れ時間とする。なお、１単位時間とは、（１／時間遅れ発生回路の動作周波数）を意味する。また、測定電圧ｖ1,ｖ2 ・・・ｖn が、基準電圧からばらつき許容値を引いた値よりも小さい場合には、以前の遅れ時間をそのまま更新した遅れ時間とする。
【００３５】
結局、最も測定電圧の高い測定電圧（＝基準電圧）に対する各測定電圧ｖ1,ｖ2 ・・・ｖn との差が、ばらつき許容値以内となるＩＧＢＴに対応して配置した時間遅れ発生回路の遅れ時間を１単位時間増加させる演算をする。
【００３６】
更に、上述したようにして求めた更新した遅れ時間のうち、最も小さい遅れ時間を０とするように、この最も小さい遅れ時間を基準として、更新した各遅れ時間から更新した最も小さい遅れ時間を減算して、各時間遅れ発生回路５１，５２・・・５ｎ用の新たな遅れ時間を求める（ステップ６）。
【００３７】
上述したようにして求めた、新たな遅れ時間を、各時間遅れ発生回路５１，５２・・・５ｎに設定する（ステップ７）。
【００３８】
このように各時間遅れ発生回路５１，５２・・・５ｎに、新たな遅れ時間を設定することにより、ＩＧＢＴ４１，４２・・・４ｎのうち、早くターンオフしたＩＧＢＴに対応して配置された時間遅れ発生回路の遅れ時間が長くなる。従って、次回のゲート信号Ｇが入力されると、前回において早めにターンオフしたＩＧＢＴには、前回よりも時間遅れしてゲート信号Ｇが入力されると共に前回よりも時間遅れしてゲート信号Ｇの入力が停止される結果、このＩＧＢＴのターンオフタイミングが遅くなる。かくして、ＩＧＢＴ４１，４２・・・４ｎのターンオフタイミングが揃ってくる。このようにＩＧＢＴ４１，４２・・・４ｎのターンオフタイミングが揃うことにより、ＩＧＢＴ４１，４２・・・４ｎのオフ時における測定電圧のばらつきを、ばらつき許容値以内にすることが可能となり、各ＩＧＢＴにかかる電圧分担が均一化する。
【００３９】
なお、ステップ６の操作を行うことなく、ステップ４，５により求めた演算に基づき、早くターンオフしたＩＧＢＴに対応して配置された時間遅れ発生回路の遅れ時間を、１単位時間づつ増加するようにしても、ＩＧＢＴ４１，４２・・・４ｎのターンオフタイミングが揃ってくる。ただし、このような操作のみとすると、時間遅れ発生回路の遅れ時間は増大するのみとなる。そこで、ステップ６の操作を行うことにより、不必要に遅れ時間が大きくなることを防ぐことができる。またステップ６の操作を行うことにより、基準電圧に対するＩＧＢＴの電圧の差が、全て、ばらつき許容値以内である場合には、全ての遅れ時間に１単位時間を加えた後で、１単位時間を減ずることになるので（ステップ５，６）、遅れ時間の設定値は変化しない。
【００４０】
図４に示す演算をして遅れ時間の更新をしていく場合、ターンオフタイミングのずれが大きいときには、全体のターンオフタイミングが揃うまでに多数回のスイッチングを繰り返し行わなければならず、ターンオフタイミングが揃うまでに時間がかかるという問題が考えられるが、実際には電力変換器の動作中に突然大きくターンオフタイミングがずれることは起こらないと考えられるので、問題はない。
【００４１】
また、電力変換器の起動時には遅れ時間の最適値がわからないため、スイッチングのタイミングが揃わず、電圧（オフ時の素子電圧）が不均一となって最悪の場合にはＩＧＢＴを破壊する危険がある。このため、電力変換器の起動時には電圧があまり高くない状態でスイッチングを行い、遅れ時間の最適化を行っておく必要がある。
【００４２】
例えばインバータの場合、一般に起動時には直流側コンデンサの予備充電を行うが、この予備充電の最中にＩＧＢＴのスイッチングを行い、遅れ時間の最適化を行っておく。この際のスイッチングの回数は最低で、（タイミングのずれの最大値×時間遅れ発生回路の動作周波数）回必要である。
【００４３】
ＩＧＢＴ直列多重接続時の電圧アンバランスの原因は、スイッチングのタイミングのずれだけでなく、スナバコンデンサの容量のばらつきもその原因となる。本発明では、オフ時の電圧値を用いてフィードバック制御を行うため、スナバコンデンサの容量にばらつきがあった場合にも結果的に電圧分担が均一になるようにスイッチングのタイミングを最適化することが可能である。
【００４４】
なお上記実施の形態では、ＩＧＢＴを直列多重接続した例を示したが、他の自己消弧型の電力用半導体素子（パワートランジスタやパワーＭＯＳＦＥＴ等）を直列多重接続したものにも、本発明を適用することができる。
【００４５】
【発明の効果】
以上実施の形態と共に具体的に説明したように、本発明では、複数の自己消弧型の電力用半導体素子を直列多重接続した半導体スイッチにおいて、複数の時間遅れ発生回路を介してスイッチング信号を各電力用半導体素子に入力するようにしておき、オフ時における電力用半導体素子の入力端子−出力端子間電圧が高い電力用半導体素子にスイッチング信号を送る時間遅れ発生回路に設定する遅れ時間を増加するように制御している。
【００４６】
このため本発明では、自己消弧型の電力用半導体素子（ＩＧＢＴ等）の特性やゲートドライバの特性にばらつきがある場合でも、各電力用半導体素子（ＩＧＢＴ等）のターンオフタイミングを揃えることが可能となり、各電力用半導体素子に加わる電圧分担を均一化することができる。この結果、電力用半導体素子（ＩＧＢＴ等）を直列多重接続してなる半導体スイッチの定格電圧を、（電力用半導体素子１個の定格電圧×直列数）に近い値とすることができ、半導体スイッチの定格が大きくなるとともに、各素子の破壊を防止することができる。
【００４７】
また自己消弧型の電力用半導体素子（ＩＧＢＴ等）やゲートドライバの選別が不要となり、コスト的に有利となる。つまり、同一特性の電力用半導体素子（ＩＧＢＴ等）やゲートドライバを無理に揃える必要がなくなり、ある程度の同一特性範囲内の素子等をそのまま使用することができる。
【００４８】
また本発明を用いることにより、自己消弧型の各電力用半導体素子（ＩＧＢＴ等）のスナバコンデンサの容量にばらつきがある場合の各電力用半導体素子（ＩＧＢＴ等）の電圧のばらつきも補正することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかるＩＧＢＴ直列多重スイッチのゲート信号タイミング調整装置を示す構成図。
【図２】電圧測定回路を示す回路図。
【図３】ターンオフタイミングがずれた時の各素子の電圧状態を示す特性図。
【図４】遅れ時間コントローラにおける遅れ時間制御動作を示すフローチャート。
【図５】インバータの一例を示す構成図。
【符号の説明】
１〜８，１１〜１８，２１〜２８ 絶縁ゲートバイポーラ型トランジスタ
３０ ＩＧＢＴ直列多重スイッチ
４１，４２・・・４ｎ ＩＧＢＴ
５１，５２・・・５ｎ 時間遅れ発生回路
６０ 遅れ時間コントローラ
７１，７２・・・７ｎ 電圧測定回路
ｖ1 ，ｖ2 ・・・ｖn 測定電圧
τ1 ，τ2 ・・・τn 遅れ時間
Ｇ ゲート信号
Claims (3)
- 自己消弧型の電力用半導体素子を直列多重接続してなる半導体スイッチにおいて、
各電力用半導体素子に対応して配置されており、入力されたスイッチング信号を、設定された遅れ時間だけ時間遅れさせてから対応する電力用半導体素子のスイッチング端子に送る複数の時間遅れ発生回路と、
各電力用半導体素子に対応して配置されており、各電力用半導体素子の入力端子−出力端子間電圧を測定して測定電圧として出力する複数の電圧測定回路と、
各電力用半導体素子がオフしているときの前記測定電圧のうち、電圧値の高い電力用半導体素子に対応して配置されている前記時間遅れ発生回路に設定した遅れ時間を増加させるように制御する遅れ時間コントローラと、を備えて構成しており、
前記遅れ時間コントローラは、
各電力用半導体素子がオフしているときに各電圧測定回路にて測定した各測定電圧を取り込み、
取り込んだ各測定電圧のうち最も電圧の高いものを基準電圧とし、
各測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも大きいかどうかを判定し、
測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも大きい場合には、当該測定電圧となっている電力用半導体スイッチに対応して配置された時間遅れ発生回路の遅れ時間を１単位時間だけ増加し、
測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも小さい場合には、当該測定電圧となっている電力用半導体スイッチに対応して配置された時間遅れ発生回路の遅れ時間を以前のままとする、
ことを特徴とする半導体スイッチのスイッチング信号調整装置。 - 前記遅れ時間コントローラは、
各電力用半導体素子がオフしているときに各電圧測定回路にて測定した各測定電圧を取り込み、
取り込んだ各測定電圧のうち最も電圧の高いものを基準電圧とし、
各測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも大きいかどうかを判定し、
測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも大きい場合には、当該測定電圧となっている電力用半導体スイッチに対応して配置された時間遅れ発生回路の遅れ時間を１単位時間だけ増加する演算を行い、この演算をして求めた時間を更新した遅れ時間とし、
測定電圧が、前記基準電圧から予め設定したばらつき許容値を引いた値よりも小さい場合には、当該測定電圧となっている電力用半導体スイッチに対応して配置された時間遅れ発生回路にすでに設定されている遅れ時間をそのまま更新した遅れ時間とし、
更に、更新した遅れ時間のうち、最も小さい遅れ時間を０とするように、この最も小さい遅れ時間を基準として、更新した各遅れ時間から更新した最も小さい遅れ時間を減算することにより各時間遅れ発生回路用の新たな遅れ時間を求め、この新たな遅れ時間を各時間遅れ発生回路に設定する、
ことを特徴とする請求項１の半導体スイッチのスイッチング信号調整装置。 - 前記電力用半導体素子は、絶縁ゲートバイポーラ型トランジスタであることを特徴とする請求項１または請求項２の半導体スイッチのスイッチング信号調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30657998A JP4061741B2 (ja) | 1998-10-28 | 1998-10-28 | 半導体スイッチのスイッチング信号調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30657998A JP4061741B2 (ja) | 1998-10-28 | 1998-10-28 | 半導体スイッチのスイッチング信号調整装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000134910A JP2000134910A (ja) | 2000-05-12 |
| JP4061741B2 true JP4061741B2 (ja) | 2008-03-19 |
Family
ID=17958768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30657998A Expired - Lifetime JP4061741B2 (ja) | 1998-10-28 | 1998-10-28 | 半導体スイッチのスイッチング信号調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4061741B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107482894A (zh) * | 2016-04-01 | 2017-12-15 | 阿尔斯通运输科技公司 | 电能转换器及包括其的动力传动系和相关的电动运输车辆 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4822700B2 (ja) * | 2004-12-17 | 2011-11-24 | 株式会社日立製作所 | チョッパ制御装置 |
| JP5443289B2 (ja) * | 2010-07-12 | 2014-03-19 | 株式会社東芝 | 電力変換装置 |
| JP5786408B2 (ja) * | 2011-03-31 | 2015-09-30 | 株式会社明電舎 | 半導体スイッチ回路の電圧バランス回路 |
| JP5712794B2 (ja) * | 2011-05-31 | 2015-05-07 | 株式会社明電舎 | ゲートタイミング制御回路 |
| JP5927860B2 (ja) * | 2011-11-21 | 2016-06-01 | 株式会社明電舎 | 半導体スイッチング素子の駆動装置 |
| GB201311997D0 (en) * | 2013-07-04 | 2013-08-21 | Amantys Ltd | Synchronising parallel power switches |
| CN104362840A (zh) * | 2014-12-12 | 2015-02-18 | 中国电建集团中南勘测设计研究院有限公司 | 一种负载侧控制串联igbt均压电路 |
| JP2020114142A (ja) * | 2019-01-16 | 2020-07-27 | 東京都公立大学法人 | ゲート駆動装置 |
-
1998
- 1998-10-28 JP JP30657998A patent/JP4061741B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107482894A (zh) * | 2016-04-01 | 2017-12-15 | 阿尔斯通运输科技公司 | 电能转换器及包括其的动力传动系和相关的电动运输车辆 |
| CN107482894B (zh) * | 2016-04-01 | 2020-11-27 | 阿尔斯通运输科技公司 | 电能转换器及包括其的动力传动系和相关的电动运输车辆 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000134910A (ja) | 2000-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8446206B2 (en) | Current balancing of parallel connected semiconductor components | |
| CN108141127B (zh) | 功率半导体元件的驱动电路、电力变换组件以及电力变换装置 | |
| JP3512248B2 (ja) | 電子パワーコンバータ回路装置、およびこの装置の駆動方法 | |
| JP2004229382A (ja) | ゲート駆動回路、および電力変換装置 | |
| KR900004074A (ko) | 절연된 게이트 트랜지스터, 절연된 게이트 트랜지스터를 갖는 스위칭회로, 절연된 게이트트랜지스터를 갖는 유도전동기 시스템, 과전류검출방법 그리고 절연게이트트랜지스터를 위한 회로를 위한 드라이브회로와 반도체장치 | |
| JP2000059189A (ja) | ゲート回路 | |
| JP4061741B2 (ja) | 半導体スイッチのスイッチング信号調整装置 | |
| GB2488778A (en) | Voltage balancing among series connected IGBT switching devices | |
| US8354811B2 (en) | Switching circuit for series configuration of IGBT transistors | |
| EP2204897B1 (en) | Power converter | |
| JP2017041936A (ja) | 並列接続されたパワー半導体素子の協調制御方法、電流バランス制御装置およびパワーモジュール | |
| JP2016220481A (ja) | 電力変換装置 | |
| JP3383570B2 (ja) | 電圧駆動型電力素子の駆動装置 | |
| US6785108B2 (en) | Semiconductor equipment | |
| JP6418113B2 (ja) | 駆動回路制御装置 | |
| JP4786462B2 (ja) | 半導体スイッチング素子の駆動回路および電力変換装置 | |
| JP3772534B2 (ja) | 半導体電力変換器 | |
| Redondo et al. | New technique for uniform voltage sharing in series stacked semiconductors | |
| JP2012249224A (ja) | ゲートタイミング制御回路 | |
| JP7296915B2 (ja) | 半導体スイッチ駆動装置及び電力変換装置 | |
| JP7106725B1 (ja) | 制御装置および電流アンバランス調整方法 | |
| JPH10201243A (ja) | 自己消弧形半導体スイッチ素子の並列装置及び電力変換装置 | |
| JP2004350404A (ja) | 半導体装置 | |
| GB2293503A (en) | Switched mode power supply circuit | |
| JP3817406B2 (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |