JP4786462B2 - 半導体スイッチング素子の駆動回路および電力変換装置 - Google Patents
半導体スイッチング素子の駆動回路および電力変換装置 Download PDFInfo
- Publication number
- JP4786462B2 JP4786462B2 JP2006223839A JP2006223839A JP4786462B2 JP 4786462 B2 JP4786462 B2 JP 4786462B2 JP 2006223839 A JP2006223839 A JP 2006223839A JP 2006223839 A JP2006223839 A JP 2006223839A JP 4786462 B2 JP4786462 B2 JP 4786462B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- switching element
- threshold voltage
- gate threshold
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
以下、この発明の実施の形態1による半導体スイッチング素子の駆動回路について説明する。図1は、この発明の実施の形態1による半導体スイッチング素子の駆動回路の主要部の構成を示す図である。
図1に示すように、半導体スイッチング素子(IGBT)1には逆並列にダイオード2が接続され、駆動回路としてのゲート駆動回路16により駆動制御される。外部ゲート指令発生回路4からの指令に基づいてオン信号用トランジスタ29がオンすると、ゲート駆動回路16の電源27から電源電圧Vccがゲート抵抗11を介して半導体スイッチング素子1のゲートGに印加され半導体スイッチング素子1はオン状態となる。オフ信号用トランジスタ30がオンすると、電源電圧Vccは遮断され半導体スイッチング素子1はオフ状態となる。このように、半導体スイッチング素子1は外部ゲート指令発生回路4からの指令に基づいたゲート駆動信号に応じてオンオフ動作をする。
Vge(th)=Vcc×(1−exp(−t/(Rg・Cies)))−Ve
即ち、
(Vge(th)+Ve)/Vcc=1−exp(−t/(Rg・Cies))
ここでVge(th)はゲート閾値電圧、Vccはゲート駆動回路の電源電圧、Rgはゲート抵抗値、CiesはIGBTの入力容量、Veはゲート駆動回路のグランドから見たエミッタ電位である。この式から分かるように、ゲート閾値電圧に到達する時間を一定とするには、(Vge(th)+Ve)が一定になるように、ゲート閾値電圧のずれ分だけ、エミッタ電位Veを調整すればよい。
即ち、ゲート閾値電圧基準値と比較して、ゲート閾値電圧が高い場合は、エミッタ電位Veを、ゲート閾値電圧基準値とゲート閾値電圧との差分だけ低くする。また、ゲート閾値電圧がゲート閾値電圧基準値より低い場合は、その差分だけエミッタ電位Veを高くすればよい。
これにより、ゲート閾値電圧をゲート閾値電圧基準値と等価にすることができ、スイッチングのタイミングがずれることなく所望のスイッチング制御が得られる。
次に、複数の半導体スイッチング素子を並列接続して用いる場合について説明する。図4は、この発明の実施の形態2による電力変換装置の構成図であり、ダイオードが逆並列接続された半導体スイッチング素子1を2直列に接続した電力変換器41a、41bをそれぞれ半導体モジュールで構成し、2つの電力変換器41a、41bを並列接続して電力変換装置が構成される。なお、42は負荷に交流電力が出力される交流出力点である。
なお、この実施の形態では、2つの電力変換器41a、41bを並列接続したものを示したが、半導体モジュールで構成される電力変換器を3個以上並列に接続しても同様の効果が得られる。また、複数の半導体スイッチング素子を1つのゲート駆動回路で駆動する半導体モジュールを用いて説明したが、半導体スイッチング素子を単独で他の半導体スイッチング素子と並列接続させても良い。
上記実施の形態1では、ゲート閾値電圧は既知のものを用いたが、ゲート閾値電圧を検出して用いる場合について以下に説明する。
Vccをゲート駆動回路の電源電圧、Veをエミッタ電位としたとき、半導体スイッチング素子のゲート・エミッタ間電圧はターンオン動作時において図5に示すような電圧波形10となる。半導体スイッチング素子のゲート端子に流入するゲート電流は、まずゲート・エミッタ間の入力容量を充電する。その後、ゲート・エミッタ間電圧がゲート閾値電圧に達すると半導体スイッチング素子が導通状態となりコレクタ電流が増加していく。半導体スイッチング素子を流れるコレクタ電流が誘導負荷電流と同程度の電流値に達するとコレクタ電圧が低下し、ゲート・コレクタ間の帰還容量が放電する。ゲート駆動回路から供給される出力電流の大半が帰還容量の放電電流となるため、ゲート電圧は一定となる。このような一定電圧となる期間をミラー期間10a、またこの電圧をミラー電圧と呼び、ゲート閾値電圧に相当する。
半導体スイッチング素子1は外部ゲート指令回路4からの指令に基づいて動作する駆動回路としてのゲート駆動回路16cの出力信号に応じてオンオフ動作をする。なお、図6では半導体スイッチング素子1を動作させるための回路はゲートアンプ3で簡略化して表示している。ターンオン指令後の一定期間を設定するゲート閾値電圧検出手段としての検出期間設定回路23により設定した期間におけるゲート・エミッタ間電圧を検出した信号はサンプルホールド回路5と保持回路43により保持され、その電圧値は半導体スイッチング素子1のゲート閾値電圧となる。このサンプルホールド回路5の出力電圧を差分検出手段としての差分演算手段7の一方に入力し、他方には、予め設定しておいたゲート閾値電圧基準値6の電圧を入力する。
なお、検出期間設定回路23は図7で示した回路に限るものではなく、ターンオン指令後の一定期間を設定するものであれば良い。
また、検出期間設定回路23を設けてターンオン時のミラー期間のゲート・エミッタ間電圧をゲート閾値電圧として検出したため、従来のように、電流センサを設置してコレクタ電流を検出したりする必要がなく、容易で確実にゲート閾値電圧を検出できる。また、複数の素子間の特性の違いを検出して補正量を決定する従来のものとは異なり、ゲート閾値電圧基準値を基準として素子自身のスイッチング特性を所望のものに補正するため、素子の個数に拘わらず複数の素子のスイッチング動作のタイミングを容易に揃えることができる。
またこの場合、ゲート閾値電圧がゲート閾値電圧基準値より高い半導体スイッチング素子のゲート・エミッタ間電圧を図9に示すと、10cで示す波形からゲート・エミッタ間電圧波形10dとなり、ゲート・エミッタ間電圧がゲート閾値電圧に到達するまでの時間を早めることができる。
実際に半導体スイッチング素子を駆動制御して用いる場合、例えば複数の半導体スイッチング素子でインバータを構成し、直流母線間の直流電圧を交流電圧に変換する場合を考えると、半導体スイッチング素子の状態は各スイッチング動作において異なり、上述したミラー電圧は電流値に依存する。また、直流母線間に直流電圧が印加されていない状態では、ミラー期間が短くなる。
このため、ミラー電圧を検出してゲート閾値電圧を得るには、直流母線間に直流電圧を印加した状態で半導体スイッチング素子をターンオン動作させるが、その際、半導体スイッチング素子に電流が流れていない状態でターンオン動作させるとミラー電圧が半導体スイッチング素子のゲート閾値電圧にほぼ一致する。
このようなゲート閾値電圧の検出は、半導体スイッチング素子の実際の駆動制御に先だって、ゲート駆動回路16cからゲート閾値電圧検出用のパルス電圧をゲートに与え、このパルス電圧による半導体スイッチング素子のターンオン動作時に行う。この場合、インバータへの実動作指令前に、全ての半導体スイッチング素子に対して、上下アームが短絡しないように短時間のパルス指令を1ショット与える。このとき各半導体スイッチング素子は単独で導通状態となるために電流は流れず、また、電圧が印加された状態とすることができる。この1ショットのパルス指令により印加されるゲート・エミッタ間電圧の立ち上がり動作時におけるミラー電圧を検出することで、半導体スイッチング素子のゲート閾値電圧を正確に検出することができる。
上記実施の形態3によるゲート駆動回路16c内の基準エミッタ電位補正部8の別例を以下に示す。図11に示すエミッタ電位補正手段としての基準エミッタ電位補正部8aは、オペアンプ34を用いた減算回路により構成される。このような減算回路において、抵抗35a〜35dの値が等しいとき、オペアンプ34からは入力電圧の差分電圧である(V+−V−)が出力される。そこで、非反転入力端子(+)に補正前のエミッタ電位であるエミッタ基準電圧を、反転入力端子(−)に差分演算手段7の出力信号である閾値差分電圧を入力することにより、エミッタ基準電圧から閾値差分電圧を差し引いた電圧が出力され、エミッタ電位を変位させる。
そして、上述したように、基準エミッタ電位補正部8aに、エミッタ基準電圧29aとオペアンプ13からの出力である閾値差分電圧を入力してエミッタ基準電圧から閾値差分電圧を差し引いた電圧が出力される。
上記実施の形態3によるゲート駆動回路16cにおいて、具体的回路の別例を図13に示す。図に示すように、エミッタ電位補正手段としての基準エミッタ電位補正部8bを、コンパレータ25a〜25c、ラッチ回路22a〜22c、マルチプレクサ21、抵抗値の異なる4個の抵抗26、抵抗26a、可変レギュレータ20および電源27で構成する。
差分演算手段7の出力信号を3個のコンパレータ25a〜25cの+端子に入力する。コンパレータ25a〜25cの−端子にはそれぞれ適当な電圧値Va、Vb、Vc(Va<Vb<Vc)が入力される。コンパレータ25a〜25cの出力はラッチ回路22a〜22cに入力される。各ラッチ回路22a〜22cは一旦Hi信号が入力されるとそれ以降ずっとHi信号を保持し続ける回路である。マルチプレクサ21は入力信号の状態に応じて適切な回路、この場合適切な抵抗26を選択するものであり、可変レギュレータ20の出力を変化させることができる。
この場合、複数の抵抗26により予め設定された複数のエミッタ電位レベルの中から1つのエミッタ電位レベルを選択してエミッタ電位を補正することになり、容易で確実にエミッタ電位を変位させることができる。
半導体スイッチング素子1が導通状態にあるときの出力特性(コレクタ電流−コレクタ・エミッタ間電圧(オン電圧)特性)はゲート電圧によって変化する。従って、エミッタ電位を変位させると、半導体スイッチング素子1が導通して定常状態にあるときのオン電圧も変化する。例えば半導体スイッチング素子1を並列駆動する場合、ゲート閾値電圧のばらつきによるスイッチング特性のずれを解消するためにエミッタ電位を変位させた状態にあると、定常状態においてオン電圧にアンバランスが生じ、定常時に電流アンバランスが生じる場合がある。
そこで、この実施の形態7では、ターンオン指令直後の所定期間のみエミッタ電位を変位させて、半導体スイッチング素子1が導通して定常状態にあるときはエミッタ電位を元のエミッタ基準電圧とすることにより、定常状態における出力特性を元の状態に戻す。
図14に示すように、基準エミッタ電位補正部8cを抵抗値の異なる複数の抵抗37a〜37d、抵抗26a、スイッチ38a〜38d、39、可変レギュレータ20および電源27で構成する。半導体スイッチング素子1のゲート閾値電圧とゲート閾値電圧基準値との差分に応じて適宜スイッチ38a〜38d、39を切り替えることにより抵抗37a〜37dの値を変え、固定的に選択された抵抗26aとの分圧比で可変レギュレータ20の出力電圧を調整する。
この場合、抵抗37a〜37dの内、抵抗37aはエミッタ基準電圧を出力するための基準抵抗であり、抵抗37b〜37dはエミッタ電位を補正するための補正用抵抗である。
スイッチ38aおよびスイッチ39はHi信号が入力されることによりオン状態となるものとする。ターンオン指令直後の所定期間のみスイッチ39はオン状態、スイッチ38aはオフ状態となる。
これにより、半導体スイッチング素子1のターンオン動作時に、所望のスイッチング特性が得られると共に、導通して定常状態に至っても所望の電気的特性が得られる。また、ゲート閾値電圧の異なる半導体スイッチング素子1を並列駆動する場合にも、ターンオン動作時にスイッチング特性のずれを解消できると共に、定常状態においてもオン電圧にアンバランスが生じることなく電流分担もバランスされたものとなる。
図16は、この発明の実施の形態8による電力変換装置の構成図であり、上記実施の形態2と同様に、ダイオードが逆並列接続された半導体スイッチング素子1を2直列に接続した電力変換器41a、41bをそれぞれ半導体モジュールで構成し、2つの電力変換器41a、41bを並列接続して電力変換装置が構成される。なお、42は負荷に交流電力が出力される交流出力点、40は負荷電流を検出する負荷電流検出器である。
負荷電流検出器40は交流出力点42の負荷側に配置され、負荷電流検出器40の出力信号は各電力変換器41a、41bの各ゲート駆動回路16d、16eに伝送される。
検出したゲート閾値電圧、あるいは、そのときのエミッタ電位の補正量を記憶しておいて、次にゲート閾値電圧を検出するまでの間は記憶されたものを用いて、スイッチング動作時にエミッタ電位を補正する。またゲート閾値電圧の検出は、周期毎に負荷電流がゼロである時に行っても良いし、予め設定した間隔で、あるいは最初の1回のみ行っても良い。
図17は、この発明の実施の形態9による電力変換装置の構成図である。図に示すように、上記実施の形態2で示した電力変換装置にバランサリアクトル17を設け、各半導体スイッチング素子1の出力端子を、それぞれインダクタンス値の等しいリアクトルであるバランサリアクトル17を介して負荷に接続する。
ゲート駆動回路16a、16bでは、各半導体スイッチング素子1のゲート閾値電圧と共通のゲート閾値電圧基準値との差分に応じてエミッタ電位の補正量を決定する。例えば、図4に示した例のように、複数の抵抗37a〜37dにより予め設定された複数のエミッタ電位レベルの中から1つのエミッタ電位レベルを選択してエミッタ電位を補正する場合、エミッタ電位は離散的な値となるため所望のエミッタ電位を厳密に設定するのは困難である。このような場合、バランサリアクトル17を設けることにより、エミッタ電位の補正では厳密に解消できない出力電流のアンバランスを解消することができる。
なお、バランサリアクトル17だけでも並列接続している半導体スイッチング素子1のゲート閾値電圧の違いによる出力電流のアンバランスを補正することは可能であるが、その場合には、インダクタンス値の大きなリアクトルが必要となる。この実施の形態では、エミッタ電位を変位させる手段と組み合わせることでインダクタンス値の小さなバランサリアクトル17であっても、出力電流のアンバランスを効果的に低減できる。
さらに、半導体スイッチング素子1の飽和電圧やダイオード2の順方向電圧にばらつきがあった場合においても、バランスリアクトル17により出力アンバランスを低減する効果がある。
5 サンプルホールド回路、6 閾値電圧基準値、
7 差分演算手段としての差分演算部、
8,8a〜8c エミッタ電位補正手段としての基準エミッタ電位補正部、
10a ミラー期間、16,16a〜16e ゲート駆動回路、
17 バランサリアクトル、20 可変レギュレータ、21 マルチプレクサ、
23 ゲート閾値電圧検出手段としての検出期間設定回路、26 抵抗、26a 抵抗、
28,28a エミッタ電位補正手段としての基準エミッタ電位補正部、
29 オン信号用トランジスタ、29a エミッタ基準電圧、
30 オフ信号用トランジスタ、36 可変抵抗、37a〜37d 抵抗、
10 負荷電流検出器、41a,41b 電力変換器、42 交流出力点、
43 保持回路。
Claims (12)
- 半導体スイッチング素子を駆動制御する駆動回路において、上記半導体スイッチング素子のゲート閾値電圧と所望のゲート閾値電圧であるゲート閾値電圧基準値との差分に応じて上記半導体スイッチング素子のエミッタ電位を補正するエミッタ電位補正手段を備えたことを特徴とする半導体スイッチング素子の駆動回路。
- 上記エミッタ電位補正手段は、エミッタ電位の補正量情報を該駆動回路の電源オンオフに拘わらず記憶する手段を有し、該記憶された補正量情報に基づいてエミッタ電位を補正することを特徴とする請求項1記載の半導体スイッチング素子の駆動回路。
- 上記半導体スイッチング素子のゲート閾値電圧を外部から入力して設定する手段と、該ゲート閾値電圧と上記ゲート閾値電圧基準値との差分を検出する差分検出手段とを備えたことを特徴とする請求項1または2記載の半導体スイッチング素子の駆動回路。
- 上記半導体スイッチング素子のゲート閾値電圧を検出するゲート閾値電圧検出手段と検出された該ゲート閾値電圧と上記ゲート閾値電圧基準値との差分を検出する差分検出手段とを備えたことを特徴とする請求項1記載の半導体スイッチング素子の駆動回路。
- 上記ゲート閾値電圧検出手段は、上記半導体スイッチング素子のターンオン動作時にゲートに印加される電圧が一定電圧となるミラー期間のゲート・エミッタ間電圧を上記ゲート閾値電圧として検出することを特徴とする請求項4記載の半導体スイッチング素子の駆動回路。
- 上記半導体スイッチング素子の駆動制御に先だって、ゲート閾値電圧検出用のパルス電圧をゲートに与える手段を備え、該パルス電圧による上記半導体スイッチング素子のターンオン動作時に上記ゲート閾値電圧検出手段は上記ゲート閾値電圧を検出することを特徴とする請求項4または5記載の半導体スイッチング素子の駆動回路。
- 上記半導体スイッチング素子は、直流電圧が印加された正極、負極の母線間に接続されて直流−交流変換する電力変換器の構成要素であり、上記直流電圧が上記母線間に印加された状態で上記ゲート閾値電圧検出手段は上記ゲート閾値電圧を検出することを特徴とする請求項6記載の半導体スイッチング素子の駆動回路。
- 上記半導体スイッチング素子は、直流電圧が印加された正極、負極の母線間に接続されて直流−交流変換する電力変換器の構成要素であり、該電力変換器の出力電流が0となる時点を検出する手段を有し、上記ゲート閾値電圧検出手段は、上記出力電流が0となる時点でのみ上記ゲート閾値電圧を検出することを特徴とする請求項4または5記載の半導体スイッチング素子の駆動回路。
- 上記エミッタ電位補正手段は、予め設定された複数のエミッタ電位レベルの中から1つのエミッタ電位レベルを選択してエミッタ電位を補正することを特徴とする請求項1〜8のいずれかに記載の半導体スイッチング素子の駆動回路。
- 上記エミッタ電位補正手段は、上記半導体スイッチング素子へのターンオン指令直後の第1の所定期間のみ、あるいは該第1の所定期間と上記半導体スイッチング素子へのターンオフ指令直後の第2の所定期間とを合わせた期間のみエミッタ電位を変位させることを特徴とする請求項1〜9のいずれかに記載の半導体スイッチング素子の駆動回路。
- 複数の半導体スイッチング素子を並列接続して構成される電力変換装置において、並列接続された上記複数の半導体スイッチング素子の各駆動回路が上記1〜10のいずれかに記載の半導体スイッチング素子の駆動回路であって、上記各駆動回路が用いる上記ゲート閾値電圧基準値を該各駆動回路間で共通としたことを特徴とする電力変換装置。
- 並列接続される上記各半導体スイッチング素子の各出力端子は、それぞれインダクタンス値の等しいリアクトルを介して負荷に接続されることを特徴とする請求項11記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006223839A JP4786462B2 (ja) | 2006-08-21 | 2006-08-21 | 半導体スイッチング素子の駆動回路および電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006223839A JP4786462B2 (ja) | 2006-08-21 | 2006-08-21 | 半導体スイッチング素子の駆動回路および電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008048569A JP2008048569A (ja) | 2008-02-28 |
JP4786462B2 true JP4786462B2 (ja) | 2011-10-05 |
Family
ID=39181750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006223839A Expired - Fee Related JP4786462B2 (ja) | 2006-08-21 | 2006-08-21 | 半導体スイッチング素子の駆動回路および電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4786462B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5422909B2 (ja) * | 2008-04-15 | 2014-02-19 | 日産自動車株式会社 | 電力変換装置 |
JP4814908B2 (ja) * | 2008-06-02 | 2011-11-16 | 三菱電機株式会社 | 電力変換装置 |
JP6964788B2 (ja) * | 2018-08-28 | 2021-11-10 | 三菱電機株式会社 | 電力変換システム |
WO2020188784A1 (ja) * | 2019-03-20 | 2020-09-24 | 三菱電機株式会社 | エレベータの電力変換装置の駆動システム |
JP6562173B1 (ja) * | 2019-03-27 | 2019-08-21 | 富士電機株式会社 | 半導体モジュールの製造方法 |
JP7323264B2 (ja) * | 2020-09-24 | 2023-08-08 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03270509A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 電界効果トランジスタ駆動方式 |
JP2003199328A (ja) * | 2001-12-27 | 2003-07-11 | Sony Corp | スイッチ回路 |
-
2006
- 2006-08-21 JP JP2006223839A patent/JP4786462B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008048569A (ja) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4925841B2 (ja) | 電力用半導体素子の駆動回路および電力変換装置 | |
US8427225B2 (en) | Gate driving circuit | |
JP4786462B2 (ja) | 半導体スイッチング素子の駆動回路および電力変換装置 | |
JP2004229382A (ja) | ゲート駆動回路、および電力変換装置 | |
CN108141127B (zh) | 功率半导体元件的驱动电路、电力变换组件以及电力变换装置 | |
CN102893525B (zh) | 对电压驱动型元件进行驱动的驱动装置 | |
JP6500694B2 (ja) | 電力変換装置用制御装置および電力変換装置 | |
CN108173418B (zh) | 半导体装置和电力转换设备 | |
JP4942569B2 (ja) | 電力変換装置 | |
CN108377095B (zh) | 振铃振幅调整电路及方法 | |
JP2006222593A (ja) | 電圧駆動型半導体素子の駆動装置および方法 | |
WO2014045380A1 (ja) | 電力変換装置 | |
US10727729B2 (en) | Power converter | |
JP2015216818A (ja) | スイッチング素子の駆動回路 | |
US20070001742A1 (en) | Driving circuit for switching elements | |
JP2015089051A (ja) | 半導体装置 | |
WO2018230196A1 (ja) | 駆動装置及び電力変換装置 | |
DK2942870T3 (en) | Device and method for a power semiconductor contact | |
WO2015064206A1 (ja) | 半導体装置 | |
WO2021177099A1 (ja) | ゲート駆動装置 | |
US20230261648A1 (en) | Method For Switching Power Transistors | |
JP2016063563A (ja) | 電流制御回路 | |
WO1998059412A1 (fr) | Dispositif de commande d'un element de puissance de type a auto-extinction d'arc | |
WO2020255640A1 (ja) | 電力変換装置 | |
JP6906390B2 (ja) | スイッチング回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4786462 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |