JPH03270509A - 電界効果トランジスタ駆動方式 - Google Patents
電界効果トランジスタ駆動方式Info
- Publication number
- JPH03270509A JPH03270509A JP2071303A JP7130390A JPH03270509A JP H03270509 A JPH03270509 A JP H03270509A JP 2071303 A JP2071303 A JP 2071303A JP 7130390 A JP7130390 A JP 7130390A JP H03270509 A JPH03270509 A JP H03270509A
- Authority
- JP
- Japan
- Prior art keywords
- voltage supply
- supply circuit
- gate
- voltage
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims description 8
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要 〕
電界効果トランジスタ(FET)の駆動方式に関し、
実現の容易な構成によりFETのゲート/ソース間の電
位逆転を阻止することを目的とし、電界効果トランジス
タのソース端子に接続されるソース電圧供給回路と、ゲ
ート端子に接続されるゲート電圧供給回路を各々設け、
所定のトレイン電流を得るためのケート/ソース間電圧
を印加する電界効果トランジスタ駆動方式に於いて、上
記ゲート電圧供給回路からの電圧供給の立ち上がりが、
上記ソース電圧供給回路からの電圧供給の立ち上がりよ
りも早く、且つ上記ゲート電圧供給回路からの電圧供給
の立ち下がりが、上記ソース電圧供給回路からの電圧供
給の立ち下がりよりも早くなるように両電圧供給回路を
制御する電圧供給回路駆動手段を設け、上記電界効果ト
ランジスタのゲートに印加される電圧の絶対値が、ソー
スに印加される電圧の絶対値を常に下回るように構成す
る。
位逆転を阻止することを目的とし、電界効果トランジス
タのソース端子に接続されるソース電圧供給回路と、ゲ
ート端子に接続されるゲート電圧供給回路を各々設け、
所定のトレイン電流を得るためのケート/ソース間電圧
を印加する電界効果トランジスタ駆動方式に於いて、上
記ゲート電圧供給回路からの電圧供給の立ち上がりが、
上記ソース電圧供給回路からの電圧供給の立ち上がりよ
りも早く、且つ上記ゲート電圧供給回路からの電圧供給
の立ち下がりが、上記ソース電圧供給回路からの電圧供
給の立ち下がりよりも早くなるように両電圧供給回路を
制御する電圧供給回路駆動手段を設け、上記電界効果ト
ランジスタのゲートに印加される電圧の絶対値が、ソー
スに印加される電圧の絶対値を常に下回るように構成す
る。
本発明は電界効果トランジスタ(FET)の駆動方式に
関し、特に当該FETによりレーザ・グイオート等の素
子を動作させる際の異常を防ぐ方式に関する。
関し、特に当該FETによりレーザ・グイオート等の素
子を動作させる際の異常を防ぐ方式に関する。
第4図にFETIを使用してレーザ・ダイオード4を動
作させる場合の構成を示す。一端を接地したレーザ・ダ
イオード4の他端をFETIのトレインへ接続する。F
ETIのソース端子にはソース電圧供給回路2が、一方
ゲート端子にはゲート電圧供給回路3か各々接続され、
所定のバイアス電圧を印加している。
作させる場合の構成を示す。一端を接地したレーザ・ダ
イオード4の他端をFETIのトレインへ接続する。F
ETIのソース端子にはソース電圧供給回路2が、一方
ゲート端子にはゲート電圧供給回路3か各々接続され、
所定のバイアス電圧を印加している。
FETIには、上記各電圧供給回路により略ピンチ・オ
フ電圧に相当するバイアスが印加されており、ゲートへ
の信号入力によりレーザ・ダイオードを発光動作させる
。
フ電圧に相当するバイアスが印加されており、ゲートへ
の信号入力によりレーザ・ダイオードを発光動作させる
。
第5図にFETIに印加されるゲート/ソース間電圧と
ドレイン電流との関係を示す。図からも明らかであるよ
うに、FET Iのドレイン電流Inは、ゲート/ソー
ス間電圧V。、によって決定される。即ち、定常状態で
は、ゲート/ソース間電圧VCSを一定に保つことによ
り、ある程度トレイン電流Ioを一定に維持することが
できる。
ドレイン電流との関係を示す。図からも明らかであるよ
うに、FET Iのドレイン電流Inは、ゲート/ソー
ス間電圧V。、によって決定される。即ち、定常状態で
は、ゲート/ソース間電圧VCSを一定に保つことによ
り、ある程度トレイン電流Ioを一定に維持することが
できる。
しかしながら第6図上部の斜線部に示されるように、装
置の電源オン/オフの過渡状態ではソース電圧V、がケ
ート電圧v6を上回り、電位が逆転することがある。こ
のようなゲート/ソース間電位の逆転領域においては、
第6図下部に斜線で示すように、過大なドレイン電流I
Dが過渡的に流れることになる。このような異常電流に
よりFET1自身はもとよりそのトレイン端子に接続さ
れる、例えばレーザ・ダイオードのような素子が破損し
、もしくは劣化が引き起こされることがある。
置の電源オン/オフの過渡状態ではソース電圧V、がケ
ート電圧v6を上回り、電位が逆転することがある。こ
のようなゲート/ソース間電位の逆転領域においては、
第6図下部に斜線で示すように、過大なドレイン電流I
Dが過渡的に流れることになる。このような異常電流に
よりFET1自身はもとよりそのトレイン端子に接続さ
れる、例えばレーザ・ダイオードのような素子が破損し
、もしくは劣化が引き起こされることがある。
従って、上記電源オン・オフ時のゲート/ソース間電位
の逆転に起因するドレイン電流の異常を防止する必要が
ある。
の逆転に起因するドレイン電流の異常を防止する必要が
ある。
上記トレイン電流の異常を防止する方法として、ソース
電圧供給回路2とゲート電圧供給回路3の各々の時定数
を調整し、両者の出力電圧が逆転しないようにする方法
が考えられる。
電圧供給回路2とゲート電圧供給回路3の各々の時定数
を調整し、両者の出力電圧が逆転しないようにする方法
が考えられる。
即ち、電源オン時のソース電圧V、の立ち上がりが、ゲ
ート電圧V6の立ち上がりよりも緩やかであるように調
整し、且つ電源オフ時にはソース電圧V1の立ち下がり
が、ゲート電圧V。の立ち下がりよりも急峻であるよう
に各電圧供給回路の出力特性を調整する方法である。
ート電圧V6の立ち上がりよりも緩やかであるように調
整し、且つ電源オフ時にはソース電圧V1の立ち下がり
が、ゲート電圧V。の立ち下がりよりも急峻であるよう
に各電圧供給回路の出力特性を調整する方法である。
しかしながら、通常の容量C及び抵抗R等を用いた所謂
CR回路で上記ソース電圧供給回路2とゲート電圧供給
回路3を調整することは難しい。
CR回路で上記ソース電圧供給回路2とゲート電圧供給
回路3を調整することは難しい。
即ち、電源オン時又は電源オフ時の各々について所定の
応答特性を持たせることは比較的容易であるが、両者の
特性を同時に充足させることは難しいものであった。
応答特性を持たせることは比較的容易であるが、両者の
特性を同時に充足させることは難しいものであった。
本発明は、実現の容易な構成によりFETのゲート/ソ
ース間の電位逆転を阻止することを目的とする。
ース間の電位逆転を阻止することを目的とする。
〔課題を解決するための手段 〕
本発明によるFET駆動方式の原理を第1図に示す。F
ET 1のソースSとゲートGに各々ソース電圧供給回
路2とケート電圧供給回路3を各々設け、所定のドレイ
ン電流を得るためのゲート/ソース間電圧を印加してい
る。
ET 1のソースSとゲートGに各々ソース電圧供給回
路2とケート電圧供給回路3を各々設け、所定のドレイ
ン電流を得るためのゲート/ソース間電圧を印加してい
る。
電圧供給回路駆動手段5は、電源電圧Vを入力され、上
記ソース電圧供給回路2とゲート電圧供給回路3に立ち
上がりのタイミングを与える。
記ソース電圧供給回路2とゲート電圧供給回路3に立ち
上がりのタイミングを与える。
本発明における電圧供給回路駆動手段5からの制御は、
ゲート電圧供給回路3からの電圧供給の立ち上がりが、
ソース電圧供給回路2からの電圧供給の立ち上がりより
も早く、且つソース電圧供給回路3からの電圧供給の立
ち下がりが、上記ゲート電圧供給回路2からの電圧供給
の立ち下がりよりも早くなるように両型圧供給回路を制
御するものである。
ゲート電圧供給回路3からの電圧供給の立ち上がりが、
ソース電圧供給回路2からの電圧供給の立ち上がりより
も早く、且つソース電圧供給回路3からの電圧供給の立
ち下がりが、上記ゲート電圧供給回路2からの電圧供給
の立ち下がりよりも早くなるように両型圧供給回路を制
御するものである。
本発明では、上記電圧供給回路駆動手段5からの制御に
よりゲート電圧供給回路3からの電圧供給の立ち上がり
がソース電圧供給回路2からの電圧供給の立ち上がりよ
りも早くなっているため、ゲート電圧供給回路3からの
出力が比較的縁やかに立ち上がっても、電源オンの過渡
期にゲート/ソース間電圧が逆転することはない。
よりゲート電圧供給回路3からの電圧供給の立ち上がり
がソース電圧供給回路2からの電圧供給の立ち上がりよ
りも早くなっているため、ゲート電圧供給回路3からの
出力が比較的縁やかに立ち上がっても、電源オンの過渡
期にゲート/ソース間電圧が逆転することはない。
また、ソース電圧供給回路2からの電圧供給の立ち下が
りがゲート電圧供給回路3からの電圧供給の立ち下がり
よりも早くなっているため、゛ノース電圧供給回路2か
らの出力が比較的縁やかに立ち下がっても、電源オフの
過渡期にゲート/ソース間電圧が逆転することはない。
りがゲート電圧供給回路3からの電圧供給の立ち下がり
よりも早くなっているため、゛ノース電圧供給回路2か
らの出力が比較的縁やかに立ち下がっても、電源オフの
過渡期にゲート/ソース間電圧が逆転することはない。
従って、電界効果トランジス°す1のソースに印加され
る電圧の絶対値が、ゲートに印加される電圧の絶対値を
常に下回るようにしているので、電源オン/オフ時の過
渡期に異常電流がトレイン(こ流れることがなくなる。
る電圧の絶対値が、ゲートに印加される電圧の絶対値を
常に下回るようにしているので、電源オン/オフ時の過
渡期に異常電流がトレイン(こ流れることがなくなる。
第2図に本発明の実施例を示す。ここでは、電圧供給回
路駆動手段5が、2ケの比較器51,52を有し、ケー
ト電圧供給回路3に接続される比較器51の閾値V+h
lが、ソース電圧供給回路2に接続される比較器52の
閾値Lh2よりも小さな値に設定され、且つ両比較器5
1.52に共通の電源電圧Vが供給されている。
路駆動手段5が、2ケの比較器51,52を有し、ケー
ト電圧供給回路3に接続される比較器51の閾値V+h
lが、ソース電圧供給回路2に接続される比較器52の
閾値Lh2よりも小さな値に設定され、且つ両比較器5
1.52に共通の電源電圧Vが供給されている。
また、FET 1のトレイン電流は、第4図に示される
従来の回路構成と同様に一端を接地されたレーザ・グイ
オートに接続されている。
従来の回路構成と同様に一端を接地されたレーザ・グイ
オートに接続されている。
第2図の実施例に於いて電源電圧Vは、共通に比較器5
1と比較器52に人力されるが、比較器51の閾値V+
blが比較器52の閾値Vtb2よりも小さな値に設定
されているため、比較器51の出力が比較器52の出力
よりも早く立ち上がることになる(第3図参照)。ゲー
ト電圧供給回路3とソース電圧供給回路2は、各々比較
器51と比較器52の出力によりFET Iのゲート、
ソースへの電圧供給を立ち上げるため、結果としてゲー
トへの電圧印加がソースへの電圧印加よりも早く開始さ
れることになる。定常時に於ける印加電圧の絶対値は、
ゲート電圧の方がソース電圧よりも大きいため、両型圧
供給回路の立ち上かり時定数が路間−であることを考え
れば、電源オンから定常電圧に到る間は、常にゲート電
圧の方がソース電圧よりも絶対値として大きい値を維持
することができる。
1と比較器52に人力されるが、比較器51の閾値V+
blが比較器52の閾値Vtb2よりも小さな値に設定
されているため、比較器51の出力が比較器52の出力
よりも早く立ち上がることになる(第3図参照)。ゲー
ト電圧供給回路3とソース電圧供給回路2は、各々比較
器51と比較器52の出力によりFET Iのゲート、
ソースへの電圧供給を立ち上げるため、結果としてゲー
トへの電圧印加がソースへの電圧印加よりも早く開始さ
れることになる。定常時に於ける印加電圧の絶対値は、
ゲート電圧の方がソース電圧よりも大きいため、両型圧
供給回路の立ち上かり時定数が路間−であることを考え
れば、電源オンから定常電圧に到る間は、常にゲート電
圧の方がソース電圧よりも絶対値として大きい値を維持
することができる。
一方、電源Vをオフとした場合は閾値電圧Vlb2を高
く設定された比較器52の方が、低い閾値V+hlを設
定された比較器51よりも早く立ち下がることになる。
く設定された比較器52の方が、低い閾値V+hlを設
定された比較器51よりも早く立ち下がることになる。
即ち、ソース電圧供給回路2の立ち下がりの方が、ゲー
ト電圧供給回路3の立ち下がりよりも早く開始されるの
で、元々低い値のソース電圧が、ゲートに印加される電
圧値を上回ることがない。
ト電圧供給回路3の立ち下がりよりも早く開始されるの
で、元々低い値のソース電圧が、ゲートに印加される電
圧値を上回ることがない。
以上のように、ゲート/ソースへの電圧供給タイミング
を電源オンとオフのタイミングでずらしてやることによ
り、電圧供給回路の時定数に特別な配慮を払うことなく
、ゲート/ソース間電圧の逆転を防止することができる
。
を電源オンとオフのタイミングでずらしてやることによ
り、電圧供給回路の時定数に特別な配慮を払うことなく
、ゲート/ソース間電圧の逆転を防止することができる
。
尚、上記実施例では、FETIによりレーザ・ダイオー
ド4を動作させる実施例について説明をしたが、本発明
の適用はこれに限られるものではない。即ち、その他ス
イッチング素子等の駆動に際しても同様に適用できるも
のである。また、実施例では2ケの比較器を利用した電
圧供給回路駆動手段について説明をしたが、ゲート/ソ
ース電圧供給回路の立ち上がり/立ち下がりタイミング
を制御するものであれば、その他のスイッチング回路を
適用することもできる。但し、比較器を利用することに
より共通の電源電圧から非常に簡易な構成で所望の制御
特性を得ることができるので、本発明での使用に適して
いる。
ド4を動作させる実施例について説明をしたが、本発明
の適用はこれに限られるものではない。即ち、その他ス
イッチング素子等の駆動に際しても同様に適用できるも
のである。また、実施例では2ケの比較器を利用した電
圧供給回路駆動手段について説明をしたが、ゲート/ソ
ース電圧供給回路の立ち上がり/立ち下がりタイミング
を制御するものであれば、その他のスイッチング回路を
適用することもできる。但し、比較器を利用することに
より共通の電源電圧から非常に簡易な構成で所望の制御
特性を得ることができるので、本発明での使用に適して
いる。
本発明によれば、電源オン/オフの過渡期に、ゲート/
ソース間の電位が逆転することがないのドレインの異常
電流を阻止し、接続される素子の破壊/劣化を防止する
ことができる。
ソース間の電位が逆転することがないのドレインの異常
電流を阻止し、接続される素子の破壊/劣化を防止する
ことができる。
第1図は本発明の原理図、
第2図は本発明の実施例、
第3図は本発明に於ける電源電圧Vとケート電圧Vc、
ソース電圧V5の関係を示す図、第4図は従来の回
路構成、 第5図はゲート・ソース間電圧とトレイン電流との関係
を示す図、 第6図は電源オン・オフ時に異常電流が発生することを
示す図である。 図中 1・・・FET (電界効果トランジスタ)2・
・・ソース電圧供給回路 3・・・ゲート電圧供給回路 4・・・レーザ・ダイオード 5・・・電圧供給回路駆動手段である。 J′lD
ソース電圧V5の関係を示す図、第4図は従来の回
路構成、 第5図はゲート・ソース間電圧とトレイン電流との関係
を示す図、 第6図は電源オン・オフ時に異常電流が発生することを
示す図である。 図中 1・・・FET (電界効果トランジスタ)2・
・・ソース電圧供給回路 3・・・ゲート電圧供給回路 4・・・レーザ・ダイオード 5・・・電圧供給回路駆動手段である。 J′lD
Claims (1)
- 【特許請求の範囲】 1 電界効果トランジスタ(1)のソース端子に接続さ
れるソース電圧供給回路(2)と、ゲート端子に接続さ
れるゲート電圧供給回路(3)を各々設け、所定のドレ
イン電流を得るためのゲート/ソース間電圧を印加する
電界効果トランジスタ駆動方式に於いて、 上記ゲート電圧供給回路(3)からの電圧供給の立ち上
がりが、上記ソース電圧供給回路(2)からの電圧供給
の立ち上がりよりも早く、且つ上記ゲート電圧供給回路
(3)からの電圧供給の立ち下がりが、上記ソース電圧
供給回路(2)からの電圧供給の立ち下がりよりも早く
なるように両電圧供給回路を制御する電圧供給回路駆動
手段(5)を設け、 上記電界効果トランジスタ(1)のゲートに印加される
電圧の絶対値が、ソースに印加される電圧の絶対値を常
に下回るようにしたことを特徴とする電界効果トランジ
スタ駆動方式。 2 上記電圧供給回路駆動手段(5)が、複数の比較器
(51、52)を有し、上記ゲート電圧供給回路(3)
に接続される比較器(51)の閾値(V_t_h_1)
が、上記ソース電圧供給回路(2)に接続される比較器
(52)の閾値(V_t_h_2)よりも小さな値に設
定され、且つ両比較器(51、52)に共通の電源電圧
が供給されるように構成されたことを特徴とする請求項
1に記載の電界効果トランジスタ駆動方式。 3 上記電界効果トランジスタ(1)のドレイン端子に
はレーザ・ダイオード(4)が接続され、ゲート端子か
ら入力される信号に応じ発光動作を行うことを特徴とす
る請求項1に記載の電界効果トランジスタ駆動方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2071303A JPH03270509A (ja) | 1990-03-20 | 1990-03-20 | 電界効果トランジスタ駆動方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2071303A JPH03270509A (ja) | 1990-03-20 | 1990-03-20 | 電界効果トランジスタ駆動方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03270509A true JPH03270509A (ja) | 1991-12-02 |
Family
ID=13456742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2071303A Pending JPH03270509A (ja) | 1990-03-20 | 1990-03-20 | 電界効果トランジスタ駆動方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03270509A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008048569A (ja) * | 2006-08-21 | 2008-02-28 | Mitsubishi Electric Corp | 半導体スイッチング素子の駆動回路および電力変換装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62160674A (ja) * | 1985-12-24 | 1987-07-16 | ゼネラル モ−タ−ズ コ−ポレ−シヨン | 電気コネクタ |
JPH0220288U (ja) * | 1988-07-27 | 1990-02-09 | ||
JPH0244269U (ja) * | 1988-09-19 | 1990-03-27 |
-
1990
- 1990-03-20 JP JP2071303A patent/JPH03270509A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62160674A (ja) * | 1985-12-24 | 1987-07-16 | ゼネラル モ−タ−ズ コ−ポレ−シヨン | 電気コネクタ |
JPH0220288U (ja) * | 1988-07-27 | 1990-02-09 | ||
JPH0244269U (ja) * | 1988-09-19 | 1990-03-27 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008048569A (ja) * | 2006-08-21 | 2008-02-28 | Mitsubishi Electric Corp | 半導体スイッチング素子の駆動回路および電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7061217B2 (en) | Integrated power switching circuit | |
US5214316A (en) | Power-on reset circuit device for multi-level power supply sources | |
US20010026149A1 (en) | Voltage regulator circuit and method of driving voltage regulator circuit | |
JPH06177734A (ja) | 高電圧スイッチング回路 | |
JP2000040924A (ja) | 定電流駆動回路 | |
KR100188109B1 (ko) | 오프전압의 레벨이 조절되는 오프전압 발생회로 | |
DK0788232T3 (da) | Miniaturiseret effektforsygningsafbryder med gatedrev, der har et programmeret niveau | |
KR930005029A (ko) | 내부 전원 강압 회로 | |
KR930007082A (ko) | 고체 릴레이 | |
JPH03270509A (ja) | 電界効果トランジスタ駆動方式 | |
KR940023028A (ko) | 금속 산화물 반도체(mos) 트랜지스터를 이용한 전압/전류 변환 회로 | |
KR890001325A (ko) | 제어된 사다리꼴 회전율을 갖는 버스 전송기 | |
KR950016002A (ko) | 3치 입력 버퍼 회로 | |
US5334950A (en) | Class-AB push-pull drive circuit | |
US5160854A (en) | Single-drive level shifter with low dynamic impedance | |
US6600375B1 (en) | Floating source modulator for silicon carbide transistor amplifiers | |
JP2021005950A (ja) | トランジスタ駆動回路及びトランジスタのゲート電圧制御方法 | |
US11496131B2 (en) | Switching element drive device | |
US10763851B2 (en) | Gate control circuit and transistor drive circuit | |
US10965283B2 (en) | Floating switch and drive circuit thereof | |
JPH0459794B2 (ja) | ||
JPH01251682A (ja) | 光半導体素子駆動回路 | |
JPS6265486A (ja) | 駆動用回路 | |
JPH0372713A (ja) | Mosfetの駆動回路 | |
JP2541300B2 (ja) | ダイナミック回路 |