JPH0372713A - Ｍｏｓｆｅｔの駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＭＯＳＦＥＴの駆動回路に関するものである
。

［従来の技術］ 従来上り、Ｍ　ＯＳ　（Ｍｅｔａｌ−Ｏｘｉｄｅ−３ｅ
ｍｉｃｏｎｄｕｃｔｏｒ）形のＦＥＴ（電界効果トラン
ジスタ）が、高入力インピーダンスや低消費電力などの
性質を持つため、用途によっては好都合であることから
、種々の回路に多用されている。

第５図はＭＯＳＦＥＴの駆動回路の従来例である。１は
被駆動ＭＯＳＦ’ＥＴ、２．３は被駆動ＭＯＳＦＥＴｌ
を駆動するコンプリメンタリ構成の駆動用ＭＯＳＦＥＴ
、４は駆動用信号源、５は駆動用の正電源である。上記
において、駆動用信号源はＭＯＳＦＥＴ２．３のゲート
（Ａ点）に接続され、ＭＯＳＦＥＴ２．３は正電源５か
ら電源供給を受けて被駆動ＭＯＳＦＥＴＩの駆動信号電
圧を作成する。この駆動信号電圧は、直接被駆動ＭＯＳ
ＦＥＴＩのゲート（Ｂ点）に接続され、そのドレイン（
０点）とソース間のオン期間とオフ期間を制御する。

第６図は従来例の駆動回路の動作波形図、第７図は被駆
動ＭＯＳＦＥＴのゲート・ソース間電圧とドレイン電流
との関係を示す特性図である。第５図のＡ点の電位がハ
イレベル（１−１）の期間は、ＭＯＳＦＥＴＩのゲート
にしきい値電圧Ｖ７ｏ以下の電圧ｖＬ（Ｏｖ）が印加さ
れて、ＭＯＳＦＥＴｌがオフとなり、Ａ点の電位がロー
レベルの期間は、ＭＯ８ＦＥＴＩのゲートにしきい値電
圧Ｖ７Ｈを超える電圧ＶＨ（駆動用正電源５の電圧）が
印加されて、ＭＯ８ＦＥＴＩがオンとなる。なお、第６
図中の点線は、特性が劣化した場合の特性曲線を示して
いる。

第８図はＭＯＳＦＥＴの駆動回路の他の従来例、第９図
は第８図の従来例の動作波形図である。この従来例は、
第５図の従来例における駆動用ＭＯＳＦＥＴ２．３およ
び駆動用信号源の０Ｖへの接続を、駆動用の負電源６を
介して行ったものである。第８図において、第５図の従
来例と同一の部材や接続点には同一の符号を付してあり
、上記負電源６の接続を除いて同様に接続しである。本
実施例では、第９図に示すようにＡ点およびＢ点の電位
が負電源６の接続によって正負に変化し、ＭＯＳＦＥＴ
　Ｉのオフ期間を負電圧のゲート・ソース間電圧で駆動
している。

［発明が解決しようとする課題］ しかしながら、上記従来の技術におけるＭＯＳＦＥＴの
駆動回路では、以下に述べる問題点があった。

（１）第５図の従来例では、第７図の点線のように特性
劣化が生じてしきい値電圧Ｖ７Ｈが低下すると、Ａ点の
電位がハイレベル期間におけるＭＯ８ＦＥＴＩのオフ期
間のドレイン電流が増加するとともに、Ｂ点の駆動信号
電圧のローレベル（ＶＬ）期間においてＢ点駆動信号電
圧に重量される微少のノイズにより、大きなドレイン電
流が流れるというノイズマージンの低下が生じる。この
結果、ＭＯ９ＦＥＴＩにおける損失が増加し、素子破壊
に至る虞れがあるという問題点があった。

（２）第８図の従来例によれば、ＭＯ９ＦＥＴＩのオフ
期間を負電圧のゲート・ソース間電圧で駆動することに
より、ＭＯＳＦＥＴ　１の劣化に伴いそのしきい値電圧
が低下しても、第５図の従来例の問題点であるオフ期間
のＭＯ８ＦＥＴＩのドレイン電流の増加や、ノイズマー
ジンの低下を抑制することができる。しかし、この第８
図の従来例では、正電源５と負電源６の２種類の電源を
必要とするため、回路構成が複雑となり、回路の大形化
、損失の増加を招いていた。

本発明は、上記問題点を解決するために創案されたもの
で、簡易な回路ｊこよりＭＯＳＦＥＴのしきい値電圧の
低下による損失増加を抑制することができるＭＯＳＦＥ
Ｔの駆動回路を提供することを目的とする。

［課題を解決するための手段］ 上記の目的を達成するための本発明のＭＯＳＦＥＴの駆
動回路の構成は、 単一極性の駆動電源から電源供給を受けて被駆動ＭＯＳ
ＦＥＴのオン期間とオフ期間を制御する駆動信号電圧を
上記オフ期間においてｏＶまたはほぼ０Ｖとなるように
作成する駆動回路を具備し、上記被駆動ＭＯＳＦＥＴと
上記駆動回路との間に上記オフ期間の駆動信号電圧の極
性がオン期間の駆動信号電圧の極性と異なるように該駆
動信号電圧の直流分をシフトする回路を接続することを
特徴とする。

［作用〕 本発明は、単一極性の駆動電源により動作する駆動回路
の駆動信号電圧の直流分をシフトし、被駆動ＭＯＳＦＥ
Ｔのゲートに加える電圧を、被駆動ＭＯＳＦＥＴのオフ
期間ｊこおいて、オン期間の駆動信号電圧と逆極性にす
ることにより、被駆動ＭＯＳＦＥＴをそのオフ期間のド
レイン電流が増大しない特性領域でオフに制御する。上
記において、駆動電源を単一極性とすることで、回路の
小形と低損失を維持し、駆動信号電圧の直流分のシフト
により、被駆動ＭＯＳＦＥＴのしきい値電圧低下を補償
する。

［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明する
。

第１図は本発明の第１の実施例を示す回路図である。本
実施例はｎチャンネルＭＯＳＦＥＴを駆動する場合を例
とする。ｌはｎチャンネル形の被駆動ＭＯＳＦＥＴＩで
あり、２，３は駆動回路を形成するコンプリメンタリ構
成の駆動用ＭＯＳＦＥＴである。各ＭＯＳＦＥＴ２．３
のゲートの接続点（Ａ点）には駆動用信号源４を接続し
、ｐヂャンネルＭＯ８ＦＥＴ２側のソース側は駆動用の
正電源５の＋側へ接続する。被駆動ＭＯ８ＦＥＴｌのソ
ース側およびｎチャンネルＭＯ８ＦＥＴａ側のソース側
、駆動用信号源４の０Ｖ側、正電源５の一側は共に回路
のグランド（０Ｖ）へ接続する。ＭＯＳＦＥＴ２．３は
そのドレイン同士を接続し、駆動用信号源４を入力とし
て被駆動ＭＯＳＦＥＴ　Ｉのドレイン（０点）とソース
間のオン期間とオフ期間を制御する駆動信号電圧を作成
する。

本実施例では、ＭＯＳＦＥＴ２．３の上記ドレイン同士
の接続点（Ｄ点）と被駆動ＭＯＳＦＥＴＩのゲート（Ｂ
点）との間に、コンデンサ７を接続し、Ｂ点とグランド
間に抵抗８を接続する。このコンデンサ７と抵抗８とは
、上記の駆動信号電圧の直流分をシフトして、被駆動Ｍ
Ｏ８ＦＥＴＩのオフ期間の駆動信号電圧の極性がオン期
間の駆動信号電圧の極性と異なるようにレベルシフトす
る回路を形成する。

以上のように構成した第１の実施例の動作および作用を
述べる。第２図は第１図の第１の実施例の動作波形図で
ある。駆動用ＭＯＳＦＥＴ２．３の接続点（Ｄ点）の駆
動信号電圧は、Ａ点の電位がハイレベル（Ｈ）の期間に
おいてＭＯＳＦＥＴ３がオンとなって０Ｖまたはほぼ０
Ｖとなり、逆にＡ点が０Ｖの期間においてＭＯＳＦＥＴ
２がオンとなって正電源５の電圧となる。ここで、駆動
用ＭＯＳＦＥＴ２．３のオン時のインピーダンスが高イ
ンピーダンスであり、その高インピーダンスおよび抵抗
８とコンデンサ７の容量値とで決まる時定数を被駆動Ｍ
Ｏ８ＦＥＴｌのオン／オフの期間よりも十分大きくなる
ようにコンデンサ７゜抵抗８を選定すれば、Ｂ点即ちＭ
ＯＳＦＥＴＩのゲート・ソース間には、Ｄ点の駆動信号
電圧が直流分をシフトされて加わる。この場合、被駆動
ＭＯ８ＦＥＴＩのゲート・ソース間電圧は、ＭＯＳＦＥ
Ｔ　１のオン期間の電圧・時間積（左斜線部）とオフ期
間の電圧・時間積（右斜線部）とが等しくなるようにゲ
ート信号の直流電圧分が変化する。

このようにゲート信号の直流分がシフトするため、ＭＯ
ＳＦＥＴＩのオフ期間のゲート・ソース間には負電圧が
印加される。この負電圧が印加された場合の被駆動ＭＯ
ＳＦＥＴＩの特性領域は、第７図からもわかるようにド
レイン電流の少ない領域である。この結果から明らかな
よう？こ、従来の技術に比べてオフ期間におけるドレイ
ン電流を減少できるとともに、オフ期間におけるノイズ
マージンの低減を抑制することができる。

第３図は本発明の第２の実施例を示す原理的な回路図で
ある。１〜５で示す部材およびＡ−Ｄで示す接続点は、
第１図に示す第１の実施例の同一符号の部材および接続
点と同一の構成である。第１の実施例において、被駆動
ＭＯＳＦＥＴ１のｔフ期間のゲート・ソース間電圧は常
に負電圧ではあるが、ＭＯＳＦＥＴ１のオン、オフ期間
の割合の変化に伴い、オフ期間のゲート・ソース間電圧
も変化する。このため、ＰＷＭ制御によりオフ期間のド
レイン電流が変化したり、ノイズマージンが変化する等
の問題が生じる。第２の実施例は、上記の第１の実施例
の問題を改善したものであり、Ｄ点の駆動信号電圧の直
流分をシフトする回路として、駆動信号電圧などにより
一定の負電圧を作成する定電圧源９と、被駆動ＭＯ８Ｆ
ＥＴＩのオフ期間のみＢ点の電位を定電圧源９の負電位
にするためのスイッチと、そのオフ期間を検出してスイ
ッチングを駆動する検出・駆動スイッチ手段ｌｌから成
るシフト回路をＤ点とＢ点間に接続したものである。

第４図は上記第２の実施例の実際の一実施例を示す回路
図である。上記シフト回路として、本実施例は、第１の
実施例に加えて逆方向直列接続のツェナーダイオード等
の定電圧素子１２とダイオード１３の組を抵抗８に並列
に接続する。ただし、定電圧素子１２のカソード側はＢ
点側とし、ダイオードのカソード側はグランド側として
上記接続を行う。この定電圧素子１２とダイオード１３
の組は、Ｄ点がハイレベルの期間にスイッチングしてＢ
点に加わる電圧をツェナー電圧でクランプし、Ｄ点が０
Ｖの期間において抵抗８に発生ずる負電圧をＢ点に与え
るスイッチに相当するものである。

コンデンサ７、抵抗８はそのスイッチを駆動する検出・
駆動スイッチ手段であり、定電圧素子１２と抵抗８とは
、定電圧源に対応する。定電圧素子１２は、被駆動ＭＯ
８ＦＥＴＩをオンに制御するめたに、そのツェナー電圧
が少なくとも被駆動ＭＯ８ＦＥＴＩのしきい値電圧を超
えるものを選定する必要がある。

以上の構成の第２の実施例において、定電圧素子１２は
、ＭＯＳＦＥＴ１のオン期間においてＢ点を一定の電圧
にクランプし、オフ期間において抵抗８に発生する負電
圧を一定の電圧に安定化する。従って、被駆動ＭＯ８Ｆ
ＥＴＩのオン、オフ期間の割合が変化してもオフ期間の
ゲート・ソース間電圧は、第１図で言えば定電源９によ
り一定の任意の電圧に安定化される。この結果、従来の
技術に比へ、簡易な回路であるにもかかわらず、第１の
実施例と同様の作用効果が得られる。

なお、本実施例は被駆動ＭＯ６ＦＥ’ｌ（ｐチャンネル
ＭＯ８ＦＥＴである場合にも適用可能である。この場合
、正電源５は負電源とし、第４図において定電圧素子１
２のアノード側をＢ点側とし、ダイオード１３のアノー
ド側とするなどの変更を行えば良い。このように、本発
明はその主旨に沿って種々に応用され、種々の実施態様
を取り得るものである。

［発明の効果］ 以上の説明で明らかなように、本発明のＭＯＳＦＥＴの
駆動回路によれば、簡易な回路を接続するのみで、単一
極性の駆動電源で構成しているにもかかわらず、オフ期
間の被駆動ＭＯＳＦＥＴのゲート・ソース間電圧を負電
圧にすることができ、被駆動ＭＯ８Ｆ’ＥＴの劣化によ
るしきい値低下に伴うオフ期間のドレイン電流の増加、
ならびにノイズマージンの低下を抑制することができる
利点がある。

この結果、衛星搭載用電源のように小形、軽量。

高効率が要求される電源に本発明を適用することにより
、多大な効果がある。

１ ２

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
第１の実施例の動作波形図、第３図は本発明の第２の実
施例の原理的な回路図、第４図は第２の実施例の実際の
実施例の回路図、第５図は従来例の駆動回路図、第６図
は第５図の従来例の動作波形図、第７図はＭＯＳＦＥＴ
の特性図、第８図ば他の従来例の駆動回路図、第９図は
第８図の従来例の動作波形図である。 ｌ・・・被駆動ＭＯ８ＦＥＴ、２．３−・・駆動用ＭＯ
ＳＦＥＴ、４・・・駆動用信号源、５・・・正電源、７
コンデンサ、８・・・抵抗、９・・定電圧源、ＩＯ・ス
イッチ、１１・・・検出・駆動スイッチ手段、１２定電
圧素子、１３・・・ダイオード。 ｑ ■ イ の （ｔ ■ 栃○ １ζ専４ン１」

Claims (1)

【特許請求の範囲】
1. （１）単一極性の駆動電源から電源供給を受けて被駆動
   ＭＯＳＦＥＴのオン期間とオフ期間を制御する駆動信号
   電圧を上記オフ期間において０Ｖまたはほぼ０Ｖとなる
   ように作成する駆動回路を具備し、 上記被駆動ＭＯＳＦＥＴと上記駆動回路との間に上記オ
   フ期間の駆動信号電圧の極性がオン期間の駆動信号電圧
   の極性と異なるように該駆動信号電圧の直流分をシフト
   する回路を接続することを特徴とするＭＯＳＦＥＴの駆
   動回路。