WO2020032062A1 - 駆動回路及び電源回路 - Google Patents

駆動回路及び電源回路 Download PDF

Info

Publication number
WO2020032062A1
WO2020032062A1 PCT/JP2019/030987 JP2019030987W WO2020032062A1 WO 2020032062 A1 WO2020032062 A1 WO 2020032062A1 JP 2019030987 W JP2019030987 W JP 2019030987W WO 2020032062 A1 WO2020032062 A1 WO 2020032062A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
switching element
input
voltage
diode
Prior art date
Application number
PCT/JP2019/030987
Other languages
English (en)
French (fr)
Inventor
片岡 耕太郎
Original Assignee
日本電産株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電産株式会社 filed Critical 日本電産株式会社
Priority to JP2020535810A priority Critical patent/JP7310819B2/ja
Publication of WO2020032062A1 publication Critical patent/WO2020032062A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Definitions

  • the present invention relates to a drive circuit and a power supply circuit.
  • a power supply device such as an inverter device or a DC-DC converter includes a semiconductor switching element having three terminals including a gate terminal such as a field effect transistor such as a MOSFET and a thyristor in order to realize a high-speed switching operation.
  • the semiconductor switching element In order for the power supply device to operate properly, the semiconductor switching element must be reliably turned off when it should be off, and must be reliably on when it should be on.
  • the semiconductor switching element may not operate normally. For example, when the semiconductor switch is turned off with the gate voltage set to a negative voltage, noise such as surge is input to the gate terminal, and the gate voltage may increase. Due to an increase in the gate voltage, the semiconductor switching element may not be reliably turned off at the timing when the semiconductor switching element should be turned off.
  • the semiconductor switch when the semiconductor switch is turned on with the gate voltage set to a positive voltage, noise such as surge is input to the gate terminal, and the gate voltage may decrease. Since the conductivity between the channels of the semiconductor switching element is determined by the gate voltage, a decrease in the gate voltage causes an increase in the resistance value between the channels, causing the semiconductor switching element to generate heat, which causes the semiconductor switching element to malfunction. There was something to do. Further, in the conventional circuit, it has been difficult to eliminate the decrease in the gate voltage due to the noise and the like.
  • An object of the present invention is to suppress a fluctuation of a gate voltage due to noise or the like in a semiconductor switching element having a gate terminal for controlling a conduction state.
  • a drive circuit of an exemplary embodiment of the present application is a drive circuit of a switching element that controls a conduction state between two terminals.
  • the drive circuit includes a first terminal, a second terminal, a third terminal, a voltage output device, a voltage holding circuit, a capacitor element, and a third diode.
  • the first terminal is connected to a gate electrode of the switching element.
  • the second terminal is connected to one of two terminals whose conduction state of the switching element is controlled.
  • the voltage output device outputs a voltage between the third terminal and the second terminal.
  • the voltage holding circuit is connected between the first terminal and the second terminal.
  • the voltage holding circuit has a first diode and a second diode.
  • the first diode has the cathode side facing the first terminal side.
  • the second diode is connected in series with the first diode, and the cathode side faces the second terminal side.
  • One end of the capacitor element is connected to the first terminal, and the other end is connected to the third terminal.
  • the third diode has a cathode connected to the third terminal, an anode connected to the first terminal, and connected in parallel with the capacitor element.
  • the driving circuit when noise or the like is input to the gate electrode, an electric path for suppressing a change in the gate voltage due to the noise is secured, so that the noise or the like is reduced.
  • the gate voltage due to the above As a result, even when noise or the like is input to the gate terminal when the semiconductor switching element is in the on state or the off state, it is possible to suppress a large change in the on or off state of the semiconductor switching element due to the noise or the like.
  • FIG. 1 is a diagram illustrating a configuration of a drive circuit.
  • FIG. 2 is a diagram illustrating another example of the drive circuit.
  • FIG. 3 is a diagram illustrating an operation when the switching element is in an ON state.
  • FIG. 4 is a diagram showing a current path for compensating for a voltage drop between the gate and the source.
  • FIG. 5 is a diagram illustrating an operation when the switching element is in an off state.
  • FIG. 6 is a diagram illustrating a path of a current that suppresses a voltage rise between a gate and a source.
  • FIG. 7 is a diagram showing an application example when the drive circuit is applied to a step-down chopper type power supply circuit.
  • FIG. 1 is a diagram illustrating a configuration of a drive circuit.
  • FIG. 2 is a diagram illustrating another example of the drive circuit.
  • FIG. 3 is a diagram illustrating an operation when the switching element is in an ON state.
  • FIG. 4 is a diagram showing a current path
  • FIG. 8 is a diagram illustrating an application example in which the drive circuit is applied to a boost chopper type power supply circuit.
  • FIG. 9A is a diagram illustrating an example where the drive circuit is applied to an inverter circuit.
  • FIG. 9B is a diagram illustrating another example in which the drive circuit is applied to an inverter circuit.
  • FIG. 10 is a diagram showing an application example when the drive circuit is applied to a bidirectional converter circuit.
  • Embodiment 1 [1-1. Switching Element]
  • the switching element SW is a semiconductor element having three terminals, that is, two terminals capable of switching between an on state having conductivity and an off state having no conductivity, and a control terminal for controlling conductivity between the two terminals. is there.
  • Such a semiconductor element can be switched between an on state and an off state at a high speed, and thus is used as a switching element of a power supply circuit, as described later.
  • the switching element SW as a semiconductor element include a MOSFET (Metal-Oxide-Semiconductor ⁇ Effect ⁇ Transistor) and an insulated gate bipolar transistor (Insulated Gate ⁇ Bipolar ⁇ Transistor, IGBT).
  • MOSFET Metal-Oxide-Semiconductor ⁇ Effect ⁇ Transistor
  • IGBT Insulated Gate ⁇ Bipolar ⁇ Transistor
  • the two terminals that switch between the on state and the off state are a source electrode and a drain electrode.
  • the control terminal for controlling the conductivity between the source and the drain is a gate electrode.
  • the conductivity between the source and the drain is controlled by a voltage applied to the gate electrode.
  • the switching element SW is an insulated gate bipolar transistor
  • the two terminals that switch between the on state and the off state are a collector electrode and an emitter electrode.
  • the control terminal for controlling the conductivity between the collector and the emitter is a gate electrode.
  • the conductivity between the collector and the emitter is controlled by the voltage applied to the gate electrode.
  • a drive circuit will be described by taking as an example a case where an n-channel MOSFET is used as the switching element SW.
  • a positive voltage exceeding a predetermined threshold is applied between a gate electrode and a source electrode (hereinafter, referred to as a gate-source) between the gate electrode and the source electrode
  • the n-channel MOSFET is connected between two terminals other than the gate electrode.
  • the state between the electrode and the drain electrode (hereinafter, between the source and the drain) is conducted, that is, an on state.
  • a voltage smaller than a predetermined threshold is applied between the gate and the source, the source and the drain are turned off, that is, turned off.
  • the voltage between the gate and the source is referred to as “positive voltage” when the potential of the gate electrode is higher than the potential of the source electrode.
  • applying a positive voltage between A and B means applying a voltage between A and B in which the potential of A is higher than the potential of B.
  • FIG. 1 is a diagram illustrating a configuration of a drive circuit.
  • the drive circuit 1 includes a connection terminal 3, a voltage holding circuit 5, a negative potential generating circuit 7, and a voltage output device 9.
  • connection terminal 3 is a terminal for connecting the drive circuit 1 to the switching element SW to be driven.
  • the connection terminal 3 has a first terminal T1 and a second terminal T2.
  • the first terminal T1 is connected to the gate electrode G of the switching element SW.
  • the second terminal T2 is connected to the source electrode S of the switching element SW.
  • the voltage holding circuit 5 is a circuit connected between the first terminal T1 and the second terminal T2.
  • the voltage holding circuit 5 is a circuit that holds a voltage applied between the first terminal T1 and the second terminal T2, that is, between the gate and the source, at a predetermined constant value.
  • the voltage holding circuit 5 has a first diode D1 and a second diode D2. In the voltage holding circuit 5, the first diode D1 and the second diode D2 are connected in series.
  • the first diode D1 has an anode connected to the second terminal T2 and a cathode connected to the cathode of the second diode D2. As a result, the cathode of the first diode D1 faces the first terminal T1.
  • the first diode D1 is, for example, a Zener diode.
  • the first voltage VZ1 for conducting the first diode D1 from the cathode side to the anode side is higher than the voltage applied to the gate-source voltage required for conducting between the source and the drain of the switching element SW.
  • the first voltage V Z1 is preferably a voltage corresponding to a gate-source voltage in a range in which the source-drain conduction state does not change due to a change in the gate-source voltage. That is, the first diode D1 preferably has a breakdown voltage sufficiently higher than the gate-source threshold voltage for turning on the source-drain.
  • the second diode D2 has an anode connected to the first terminal T1 and a cathode connected to the cathode of the first diode D1. As a result, the cathode side of the second diode D2 faces the second terminal T2.
  • the second diode D2 is a general diode such as a pn diode and a Schottky diode.
  • the negative potential generation circuit 7 has one end connected to the first terminal T1 and the other end connected to the third terminal T3.
  • the negative potential generating circuit 7 generates a negative voltage between the first terminal T1 and the second terminal T2 when the voltage output device 9 outputs 0 voltage between the third terminal T3 and the second terminal T2. That is, a circuit in which the first terminal T1 is set to a negative potential.
  • the negative potential generation circuit 7 has a capacitor element C and a third diode D3. In the negative potential generation circuit 7, the capacitor element C and the third diode D3 are connected in parallel.
  • the capacitor element C is a general capacitor such as a ceramic capacitor, a film capacitor, a Mylar capacitor, and an electrolytic capacitor.
  • the capacitance of the capacitor element C be at least 10 times the capacitance of the capacitance component formed between the gate electrode G and the channel of the switching element SW.
  • the driving voltage is set to 0 V in order to turn off the switching element SW
  • the capacitance of the capacitor element C be at least 10 times the capacitance of the capacitance component formed between the gate electrode G and the channel of the switching element SW.
  • the third diode D3 has an anode connected to the first terminal T1 and one end of the capacitor C, and a cathode connected to the third terminal T3 and the other end of the capacitor C.
  • the first diode D1 is, for example, a Zener diode.
  • the voltage output device 9 is connected to the third terminal T3 and the second terminal T2, and outputs a drive voltage for turning on or off the switching element SW between the third terminal T3 and the second terminal T2.
  • the voltage output device 9 is, for example, a gate driver that generates a drive voltage applied to the gate electrode G of the switching element SW.
  • the voltage output device 9 includes a control circuit that controls a drive voltage waveform, and a voltage output circuit that outputs a drive voltage based on control by the control circuit.
  • the voltage output device 9 When turning on the switching element SW, the voltage output device 9 outputs a positive voltage VOUT between the third terminal T3 and the second terminal T2. On the other hand, when the switching element SW is turned off, a voltage of 0 V is output between the third terminal T3 and the second terminal T2. Further, the voltage output device 9 can output a pulse signal that changes between 0 V and VOUT and is subjected to PWM control.
  • control circuit may be realized by a computer system including a CPU, a storage device (a temporary storage device such as a RAM, a non-temporary storage device such as a ROM), and various interfaces.
  • the control of the drive voltage may be realized by a program executable by the computer system. The program is stored in the storage device.
  • the voltage output device 9 has a part or all of its functions, for example, a SoC (System-on-Chip), an FPGA (Field-Programmable-gate) array, an ASIC (Application-Specific-integrated hardware as a hardware chip). It may be realized.
  • SoC System-on-Chip
  • FPGA Field-Programmable-gate
  • ASIC Application-Specific-integrated hardware as a hardware chip
  • a fourth diode D4 may be connected in parallel between the source and the drain of the switching element SW. Specifically, the cathode side of the fourth diode D4 is connected to the drain electrode D, and the anode side is connected to the source electrode S. Further, the fourth diode D4 may be a parasitic diode formed inside the switching element SW which is a MOSFET.
  • the cathode side of the first diode D1 faces the first terminal T1 and the cathode side of the second diode D2 faces the second terminal T2. Therefore, as a modified example of the drive circuit 1, as shown in FIG. 2, the connection relationship between the first diode D1 and the second diode D2 may be opposite to the case shown in FIG. Specifically, the cathode side of the first diode D1 may be connected to the first terminal T1, and the anode side may be connected to the anode side of the second diode D2.
  • FIG. 2 is a diagram illustrating another example of the drive circuit.
  • FIG. 3 is a diagram illustrating an operation when the switching element is in an ON state. As shown in FIG. 3, when the switching element SW is turned on, the voltage output device 9 outputs a positive voltage VOUT between the third terminal T3 and the second terminal T2.
  • the current flows in the order of (i) the voltage output device 9, (ii) the capacitor element C, (iii) the second diode D2, and (iv) the first diode D1, as indicated by the thick arrow in FIG. .
  • the voltage between the first terminal T1 (gate electrode G) and the source electrode becomes the breakdown voltage of the first diode D1 due to the presence of the first diode D1.
  • It is a certain first voltage VZ1 . Due to this first voltage V Z1 , a current also flows to the gate electrode G, and the potential of the gate electrode G rises and finally becomes the first voltage V Z1 .
  • the third terminal T3 By outputting the positive voltage VOUT to the second terminal T2, the switching element SW is turned on.
  • a positive voltage V OUT of the above it is set larger than the first voltage V Z1. Further, the above-mentioned positive voltage V OUT is the first voltage V Z1 and the second voltage which is a breakdown voltage for conducting the third diode D3 from the cathode side to the anode side so that current does not flow through the third diode D3 as much as possible. and V Z2, are set to be equal to or less than the sum V Z1 + V Z2 of.
  • FIG. 4 is a diagram showing a current path for compensating for a voltage drop between the gate and the source.
  • the third diode D3 forms an electrical path for suppressing a change in voltage between the gate and the source due to the surge noise.
  • the conduction state between the source and the drain of the switching element SW changes according to the voltage applied between the gate and the source. Therefore, even when noise is input to the gate electrode, the voltage between the gate and the source does not excessively decrease, so that the resistance between the source and the drain can be prevented from excessively increasing due to the noise. As a result, even if a current flows between the source and the drain due to noise input to the gate electrode G, it is possible to suppress the switching element SW from excessively generating heat.
  • the positive voltage V OUT output from the voltage output device 9 is increased to near V Z1 + V Z2 or It is preferable that the breakdown voltage (the second voltage V Z2 ) of the third diode D3 is reduced to make V OUT ⁇ V Z2 close to the first voltage V Z1 .
  • FIG. 5 is a diagram illustrating an operation when the switching element is in an off state. As shown in FIG. 5, when the switching element SW is turned off, the voltage output device 9 outputs 0 V between the third terminal T3 and the second terminal T2.
  • the potential of the capacitor element C on the side connected to the third terminal T3 decreases from VOUT to 0V.
  • the potential of the capacitor element C on the side connected to the first terminal T1 decreases to V Z1 -V OUT according to the decrease in the potential. Due to the decrease in the potential, the current flows from the gate electrode G to the capacitor element C and from the capacitor element C to the voltage output device 9 as shown by the thick arrow in FIG. As a result, the potential of the gate electrode G finally decreases to V Z1 -V OUT .
  • V OUT is larger than V Z1 , when the voltage output device 9 outputs 0 V, the potential of the gate electrode G, that is, the voltage between the gate and the source becomes a negative voltage.
  • the switching element SW can be reliably turned off.
  • the drive circuit 1 can suppress the occurrence of erroneous firing.
  • the forward voltage of the diode refers to a voltage required to make the diode conductive from the anode side to the cathode side.
  • FIG. 6 is a diagram illustrating a path of a current that suppresses a voltage rise between a gate and a source.
  • the third diode D3 forms an electrical path for suppressing a change in voltage between the gate and the source due to the surge noise.
  • the forward voltage of the diode is lower than the breakdown voltage
  • the forward voltage of the third diode D3 is sufficiently lower than the breakdown voltage of the first diode D1, that is, the first voltage VZ1 . Therefore, even if noise is input to the gate electrode G and the voltage between the gate and the source rises to the forward voltage of the third diode D3, the switching element SW remains off. That is, it is possible to prevent the switching element SW from being erroneously turned on when noise is input to the gate electrode G.
  • the drive circuit 1 of the present embodiment suppresses the fluctuation of the voltage between the gate and the source even if noise is input to the gate electrode G, and prevents the switching element SW from malfunctioning. Can be suppressed. Therefore, the drive circuit 1 of the present embodiment is useful as a circuit for driving an element generally having a low gate-source threshold voltage, such as a semiconductor switching element using a gallium nitride-based material and an inexpensive MOSFET. .
  • FIG. 7 is a diagram showing an application example when the drive circuit is applied to a step-down chopper type power supply circuit.
  • the step-down chopper type power supply circuit 11 includes a first input section 13, a first output section 15, a first inductor element L1, a first switching element SW1, a second switching element SW2, Is provided.
  • the first input unit 13 connects the input power source P i1 .
  • the input power source P i1 may be a DC power source or a device that generates smoothed power after full-wave rectification or half-wave rectification of AC power. More specifically, the first input unit 13 has a first input terminal I1 connected to the positive potential side of the input power P i1, the second input terminal I2 connected to the zero potential side of the input power P i1, Having.
  • the first output unit 15 has a first output terminal O1 and a second output terminal O2 connected to the second input terminal I2.
  • a device (load) driven by the step-down chopper type power supply circuit 11 is connected between the first output terminal O1 and the second output terminal O2.
  • the first inductor element L1 is an element having an inductor component, for example, a coil.
  • the first switching element SW1 is, for example, a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D.
  • the drain electrode D of the first switching element SW1 is connected to the first input terminal I1, and the source electrode S is connected to the other end of the first inductor element L1.
  • a gate driver 17 is connected between the gate and the source of the first switching element SW1.
  • the gate driver 17 applies a PWM-controlled pulse signal having a predetermined period between the gate and the source of the first switching element SW1.
  • the gate driver 17 is a device corresponding to the voltage output device 9 described above.
  • the first switching element SW1 realizes a switching function of adjusting the voltage value output between the first output terminal O1 and the second output terminal O2 in the step-down chopper type power supply circuit 11.
  • the second switching element SW2 is, for example, a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D.
  • the drain electrode D of the second switching element SW2 is connected to the other end of the first inductor element L1, and the source electrode S is connected to the second output terminal O2.
  • the ON state and the OFF state are switched between the source and the drain of the second switching element SW2 complementarily with the source and the drain of the first switching element SW1 with a predetermined dead time therebetween.
  • the second switching element SW2 realizes a synchronous rectification function for the first switching element SW1 in the step-down chopper type power supply circuit 11.
  • drain electrode D of the second switching element SW2 is connected to the positive potential side of the input power supply Pi1 via the first switching element SW1.
  • the potential of the drain electrode D of the second switching element SW2 becomes the positive potential of the input power supply Pi1 . Hence changes to the side potential. Due to this rapid change in the potential of the drain electrode D, surge noise is input to the gate electrode G of the second switching element SW2 via capacitive coupling between the gate and the drain, and erroneous firing occurs in the second switching element SW2. Can occur.
  • the drive circuit 1 described above is connected between the gate and the source of the second switching element SW2. Specifically, the first terminal T1 of the drive circuit 1 is connected to the gate electrode G of the second switching element SW2, and the second terminal T2 is connected to the second output terminal O2.
  • the step-down chopper type power supply circuit 11 having the above configuration, the first switching element SW1 realizes the switching function of the power supply circuit, and the second switching element SW2 realizes the synchronous rectification function of the power supply circuit.
  • the step-down chopper type power supply circuit 11 converts the DC voltage, which is equal to or lower than the voltage of the input power supply Pi1 and determined by the duty ratio of the pulse signal of the gate driver 17, to the first output terminal O1 and the second output terminal O2. Can be output during
  • the drive circuit 1 turns the source-drain of the second switching element SW2 on, and then turns off. Thereafter, the operation of the step-down chopper type power supply circuit 11 is started by starting the switching operation of the first switching element SW1. Thereby, by setting the voltage between the gate and the source of the second switching element SW2 in which the occurrence of a false ignition is likely to be a negative voltage in advance, the occurrence of the false ignition in the second switching element SW2 during the operation of the power supply circuit. Can be suppressed.
  • FIG. 8 is a diagram illustrating an application example in which the drive circuit is applied to a boost chopper type power supply circuit.
  • the boost chopper type power supply circuit 21 includes a second input unit 23, a second output unit 25, a second inductor element L2, a third switching element SW3, a fourth switching element SW4, Is provided.
  • the second input unit 23 connects the input power supply Pi2 .
  • the input power source Pi2 may be a DC power source or a device that generates smoothed AC power after full-wave rectification or half-wave rectification. More specifically, the second input unit 23 includes a third input terminal I3 connected to a positive potential side of the input power P i2, a fourth input terminal I4 connected to zero potential side of the input power P i2, Having.
  • the second output unit 25 has a third output terminal O3 and a fourth output terminal O4 connected to the fourth input terminal I4.
  • a device (load) driven by the boost chopper type power supply circuit 21 is connected between the third output terminal O3 and the fourth output terminal O4.
  • the second inductor element L2 is an element having an inductor component, and is, for example, a coil.
  • the third switching element SW3 is, for example, a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D.
  • the drain electrode D of the third switching element SW3 is connected to the other end of the second inductor element L2, and the source electrode S is connected to the fourth input terminal I4.
  • a gate driver 27 is connected between the gate and the source of the third switching element SW3.
  • the gate driver 27 applies a pulse signal having a predetermined period controlled by PWM between the gate and the source of the third switching element SW3.
  • the gate driver 27 is a device corresponding to the voltage output device 9 described above.
  • the third switching element SW3 realizes a switching function of adjusting the voltage value output between the third output terminal O3 and the fourth output terminal O4 in the boost chopper type power supply circuit 21.
  • the fourth switching element SW4 is, for example, a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D.
  • the drain electrode D of the fourth switching element SW4 is connected to the third output terminal O3, and the source electrode S is connected to the other end of the second inductor element L2.
  • the ON state and the OFF state are switched between the source and the drain of the fourth switching element SW4 complementarily with the source and the drain of the third switching element SW3 with a predetermined dead time therebetween.
  • the fourth switching element SW4 realizes a synchronous rectification function for the third switching element SW3 in the boost chopper type power supply circuit 21.
  • the source electrode S of the fourth switching element SW4 is connected to the 0 potential side of the input power supply Pi2 via the third switching element SW3.
  • the source electrode S is connected to the positive potential side of the input power supply Pi2 via the second inductor element L2.
  • the potential of the source electrode S of the fourth switching element SW4 becomes the positive potential of the input power supply Pi2 . From the potential higher than the potential on the side to near zero potential. As a result, the voltage between the source and the drain changes rapidly. Due to the rapid change in the voltage between the source and the drain, surge noise is input to the gate electrode G of the fourth switching element SW4 via the capacitive coupling between the gate and the drain, and a false ignition occurs in the fourth switching element SW4. May occur.
  • the drive circuit 1 described above is connected between the gate and the source of the fourth switching element SW4. Specifically, the first terminal T1 of the drive circuit 1 is connected to the gate electrode G of the fourth switching element SW4, and the second terminal T2 is connected to the other end of the second inductor element L2.
  • the boost chopper type power supply circuit 21 having the above configuration, the third switching element SW3 realizes the switching function of the power supply circuit, and the fourth switching element SW4 realizes the synchronous rectification function of the power supply circuit.
  • the boost chopper type power supply circuit 21 applies a DC voltage that is equal to or higher than the voltage of the input power supply Pi2 and is determined by the duty ratio of the pulse signal of the gate driver 27 to the third output terminal O3 and the fourth output terminal O4. Can be output during
  • the drive circuit 1 turns on the source-drain of the fourth switching element SW4 and then turns off the fourth switching element SW4. Thereafter, by starting the switching operation of the third switching element SW3, the operation of the boost chopper type power supply circuit 21 is started.
  • the potential between the gate and the source of the fourth switching element SW4 which is likely to cause false firing, is set to a negative voltage in advance, and the occurrence of false firing in the fourth switching element SW4 during the operation of the power supply circuit is prevented. Can be suppressed.
  • FIG. 9A is a diagram illustrating an example where the drive circuit is applied to an inverter circuit.
  • FIG. 9B is a diagram illustrating another example in which the drive circuit is applied to an inverter circuit.
  • the inverter circuit 31 includes a third input unit 33, a third output unit 35, a fifth switching element SW5, and a sixth switching element SW6.
  • 9A and 9B show only the circuit configuration of the arm for one phase of the inverter output for the sake of simplicity. Therefore, for example, a three-phase inverter circuit includes three inverter circuits 31. In the three-phase inverter circuit, three inverter circuits 31 are connected in parallel to the input power supply Pi3 .
  • the third input unit 33 connects the input power supply Pi3 .
  • the input power supply Pi3 may be a DC power supply, or may be a device that generates smoothed AC power after full-wave rectification or half-wave rectification.
  • the third input unit 33 includes a fifth input terminal I5 is connected to the positive potential side of the input power P i3, a sixth input terminal I6 is connected to the negative potential side of the input power P i3, Having.
  • the negative potential side of the input power supply Pi3 may be zero potential or a potential lower than zero potential.
  • the third output unit 35 has a fifth output terminal O5 connected to one power input terminal of a device (load) driven by the inverter circuit 31.
  • the fifth switching element SW5 is, for example, a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D.
  • Fifth switching element S The drain electrode D of W5 is connected to the fifth input terminal I5, and the source electrode S is connected to the fifth output terminal O5.
  • the sixth switching element SW6 is, for example, a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D.
  • the drain electrode D of the sixth switching element SW6 is connected to the fifth output terminal O5, and the source electrode S is connected to the sixth input terminal I6.
  • the source and drain of the fifth switching element SW5 are switched between the ON state and the OFF state at a predetermined cycle, and the sixth switching element SW6 of the inverter circuit 31 having the same phase is switched.
  • the ON state and the OFF state are complementarily switched between the source and the drain of the fifth switching element SW5 with a predetermined dead time therebetween.
  • the fifth switching element SW5 when the fifth switching element SW5 switches from the off state to the on state while the current is flowing from the input power supply Pi3 side to the fifth output terminal O5 side, the fifth switching element SW5 is in the off state. There is a possibility that the voltage between the source and the drain of the sixth switching element SW6 greatly changes, and erroneous firing occurs on the sixth switching element SW6 side.
  • the drive circuit 1 is connected to both the fifth switching element SW5 on the high side and the sixth switching element SW6 on the low side.
  • the inverter circuit 31 includes a resistance element R1.
  • one end of the resistance element R1 is connected to the fifth output terminal O5, and the other end is connected to the sixth input terminal I6, so that the resistance element R1 is connected to the source of the sixth switching element SW6. Connected in parallel between the drains; Thereby, when the inverter circuit 31 is not operating, the potential of the source electrode S and the potential of the drain electrode D of the sixth switching element SW6 can be made substantially the same.
  • the source-drain of the sixth switching element SW6 is turned on and then turned off, and the gate-source of the sixth switching element SW6 is turned off. Negative voltage. After that, the inverter circuit 31 is operated.
  • the fifth switching element SW5 is turned on.
  • the occurrence of erroneous firing can be suppressed. This is because the potential of the source electrode S of the fifth switching element SW5 connected to the drain electrode D of the sixth switching element SW6 is almost zero when the sixth switching element SW6 is turned on before the operation of the inverter circuit 31. It does not change. As a result, a negative voltage can be applied between the gate and the source of the sixth switching element SW6 without causing a false ignition in the fifth switching element SW5.
  • the operation of the inverter circuit 31 is started.
  • both the fifth switching element SW5 and the sixth switching element SW6 are unlikely to cause erroneous firing, so that the operation of the inverter circuit 31 with high reliability is realized. Can be.
  • one end of the resistance element R1 is connected to the fifth output terminal O5, and the other end is connected to the fifth input terminal I5, so that the resistance element R1 is connected to the fifth switching element SW5.
  • the resistance element R1 is connected to the fifth switching element SW5.
  • the potential of the source electrode S and the potential of the drain electrode D of the fifth switching element SW5 can be made substantially the same.
  • the source-drain of the fifth switching element SW5 is turned on and then turned off, and the gate-source of the fifth switching element SW5 is turned off. Negative voltage. After that, the inverter circuit 31 is operated.
  • the operation of the inverter circuit 31 is started, and in this case, it is preferable to start from the operation of turning on the source-drain of the sixth switching element SW6.
  • the fifth switching element SW5 has a negative voltage between the gate and the source as described above, so that occurrence of erroneous firing is suppressed.
  • a negative voltage can be applied between the gate and the source in the off state of the sixth switching element SW6.
  • both the fifth switching element SW5 and the sixth switching element SW6 are unlikely to cause erroneous firing, so that the operation of the inverter circuit 31 with high reliability is realized. Can be.
  • the resistance element R1 may be connected in parallel between the source and the drain of the fifth switching element SW5 and between the source and the drain of the sixth switching element SW6.
  • the resistance element R1 has a resistance value sufficiently larger than an impedance of a load connected to the fifth output terminal O5.
  • the load preferably has a resistance value of, for example, about 100 k ⁇ to 200 k ⁇ .
  • FIG. 10 is a diagram showing an application example when the drive circuit is applied to a bidirectional converter circuit.
  • the bidirectional converter circuit 41 includes a first input / output unit 43, a second input / output unit 45, a third inductor element L3, a seventh switching element SW7, and an eighth switching element SW8. , Is provided.
  • the first input / output unit 43 connects the first power supply P1.
  • the first power supply P1 is, for example, a secondary battery.
  • the first input / output unit 43 includes a first input / output terminal IO1 connected to the positive potential side of the first power supply P1, and a second input / output terminal connected to the zero potential side of the first power supply P1. IO2.
  • the second input / output unit 45 connects the second power supply P2.
  • the second power supply P2 is, for example, a secondary battery having a voltage lower than the voltage of the first power supply P1.
  • the second input / output unit 45 is connected to the third input / output terminal IO3 connected to the positive potential side of the second power supply P2, and to the 0 potential side of the second power supply P2 and the second input / output terminal IO2.
  • the third inductor element L3 is an element having an inductor component, for example, a coil.
  • the seventh switching element SW7 is, for example, a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D.
  • the drain electrode D of the seventh switching element SW7 is connected to the first input / output terminal IO1, and the source electrode S is connected to the other end of the third inductor element L3.
  • the eighth switching element SW8 is, for example, a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D.
  • the drain electrode D of the eighth switching element SW8 is connected to the other end of the third inductor element L3, and the source electrode S is connected to the second input / output terminal IO2.
  • the ON state and the OFF state are switched between the source and the drain of the seventh switching element SW7 at a predetermined cycle, and a predetermined dead time is interposed between the source and the drain of the eighth switching element SW8.
  • the bidirectional converter circuit 41 functions as a step-down chopper type power supply by switching on and off states complementarily with the seventh switching element SW7. As a result, power is supplied from the first power supply P1 to the second power supply P2.
  • the seventh switching element SW7 realizes a switching function of determining a voltage value output between the third input / output terminal IO3 and the fourth input / output terminal IO4.
  • the eighth switching element SW8 realizes a synchronous rectification function for the seventh switching element SW7.
  • the drive circuit 1 described above is connected between the gate and the source of the eighth switching element SW8. Specifically, the first terminal T1 of the drive circuit 1 is connected to the gate electrode G of the eighth switching element SW8, and the second terminal T2 is connected to the second input / output terminal IO2.
  • the drive circuit 1 connected to the eighth switching element SW8 is referred to as a “second drive circuit 1b”.
  • the ON state and the OFF state are switched at a predetermined cycle between the source and the drain of the eighth switching element SW8, and the ON / OFF state is switched between the source and the drain of the seventh switching element SW7 with a predetermined dead time interposed therebetween.
  • the bidirectional converter circuit 41 functions as a step-up chopper type power supply by switching between an on state and an off state complementarily to the eight switching element SW8. As a result, power is supplied from the second power supply P2 to the first power supply P1.
  • the eighth switching element SW8 realizes a switching function of determining a voltage value output between the first input / output terminal IO1 and the second input / output terminal IO2.
  • the seventh switching element SW7 realizes a synchronous rectification function for the eighth switching element SW8.
  • the drive circuit 1 is also connected between the gate and the source of the seventh switching element SW7. Specifically, the first terminal T1 of the drive circuit 1 is connected to the gate electrode G of the seventh switching element SW7, and the second terminal T2 is connected to the other end of the third inductor element L3.
  • the drive circuit 1 connected to the seventh switching element SW7 is referred to as a “first drive circuit 1a”.
  • the gate of one of the switching elements must be connected before the bidirectional converter circuit 41 operates. It is preferable to keep a negative voltage between the sources.
  • the bidirectional converter circuit 41 is turned off after the source and drain of the switching element are turned on in order to make the voltage between the gate and source of one of the switching elements negative. Attempting to achieve the state may cause erroneous ignition in the other switching element.
  • the eighth switching element SW8 when the eighth switching element SW8 is turned on, the potential of the source electrode S of the seventh switching element SW7 connected to the positive potential side of the second power supply P2 via the third inductor element L3 becomes The potential of the two power supplies P2 changes from the positive potential to the zero potential. As a result, the voltage between the source and the drain of the seventh switching element SW7 changes abruptly by the voltage of the second power supply P2, and erroneous firing may occur in the seventh switching element SW7.
  • the seventh switching element SW7 when the seventh switching element SW7 is turned on, the potential of the drain electrode D of the eighth switching element SW8 changes from the positive potential of the second power supply P2 to the positive potential of the first power supply P1.
  • the voltage between the source and the drain of the eighth switching element SW8 suddenly changes from the voltage of the second power supply P2 to the voltage of the first power supply P1, and there is a possibility that erroneous firing occurs in the eighth switching element SW8. is there.
  • a negative potential applying circuit 47 as shown in FIG. 10 is connected between the gate and the source of any of the switching elements, and the negative potential applying circuit 47 causes a negative voltage between the gate and the source.
  • a negative voltage can be applied between the gate and the source of one of the switching elements without causing a false ignition in the seventh switching element SW7 and the eighth switching element SW8.
  • the negative potential applying circuit 47 is connected between the gate and the source of the eighth switching element SW8. However, the negative potential applying circuit 47 is connected to the gate of the seventh switching element SW7. - May be connected between sources.
  • the negative potential application circuit 47 includes a negative potential application capacitor element C1, a charge resistance element R2, a discharge resistance element R3, a charge power supply P3, and a charge / discharge switching element SW9.
  • the negative potential applying capacitor element C1 is a general capacitor such as a ceramic capacitor, a film capacitor, a Mylar capacitor, and an electrolytic capacitor.
  • the charging power source P3 is, for example, a DC battery, a DC power supply, or the like.
  • a gate driver, a driving power source of the voltage output device 9 of the driving circuit 1, and a power source may be shared with other devices.
  • the discharge resistance element R3 has one end connected to the other end of the negative potential application capacitor element C1, and the other end connected to the drain electrode D of the charge / discharge switching element SW9.
  • the charge / discharge switching element SW9 is, for example, a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D. As described above, the drain electrode D of the charge / discharge switching element SW9 is connected to the other end of the discharge resistance element R3.
  • the source electrode S is connected to the 0 potential side of the charging power supply P3.
  • a gate driver 49 is connected between the gate and the source of the charge / discharge switching element SW9.
  • the charge / discharge switching element SW9 is an n-channel MOSFET
  • the source-drain of the charge / discharge switching element SW9 can be turned on.
  • the state between the source and the drain of the charge / discharge switching element SW9 can be turned off.
  • the first to eighth switching elements SW1 to SW8 used in the power supply circuit are elements capable of high-speed switching operation, while the charging / discharging switching element SW9 does not require high-speed switching operation. Therefore, an inexpensive switching element can be used as the charge / discharge switching element SW9. Further, since the gate driver 49 does not need to output a high-frequency pulse signal and does not need to change the duty ratio of the pulse signal, it can be an inexpensive device.
  • the gate electrode G can be set to a negative potential, that is, a negative voltage can be applied between the gate and the source as follows. First, 0 V is output from the voltage output device 9 of the drive circuit 1 connected to the switching element to which the negative potential application circuit 47 is connected. Next, the negative potential applying capacitor element C1 is charged via the charging resistance element R2. As a result, in a state where the potential connected to the gate electrode G of the negative potential applying capacitor element C1 is close to 0 potential, and the side connected to the charging resistance element R2 has the same potential as the positive potential of the charging power supply P3, The electric charge is stored in the negative potential application capacitor element C1.
  • the potential of the negative potential application capacitor element C1 connected to the gate electrode G changes from near zero potential to the negative potential.
  • the gate electrode G of the switching element to which the negative potential applying circuit 47 is connected can be set to the negative potential.
  • the breakdown voltage and the forward voltage of the third diode D3 of the drive circuit 1 be low.
  • the breakdown voltage of the third diode D3 is preferably smaller than 5V.
  • the resistance element R1 connected in parallel between the source and the drain of the switching element to which the drive circuit 1 is connected can be similarly provided in a power supply circuit other than the inverter circuit 31.
  • the resistance element R1 can be connected in parallel between the source and the drain of the second switching element SW2 to which the drive circuit 1 is connected.
  • the resistance element R1 can be connected in parallel between the source and the drain of the fourth switching element SW4 to which the drive circuit 1 is connected.
  • the first diode D1 and the third diode D3 are preferably zener diodes, but general diodes may be used.
  • the negative potential application circuit 47 described with reference to FIG. 10 can be used not only for switching elements of the bidirectional converter circuit 41 but also for switching elements such as other power supply circuits.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】ノイズ等によるゲート電圧の変動を抑制する。【解決手段】駆動回路1は、第1端子T1と、第2端子T2と、第3端子T3と、電圧出力装置9と、電圧保持回路5と、キャパシタ素子Cと、第3ダイオードD3と、を備える。第1端子T1はスイッチング素子SWのゲート電極Gに接続される。第2端子T2はスイッチング素子SWの他の二端子のいずれかに接続される。電圧出力装置9は、第3端子T3と第2端子T2との間に電圧を出力する。電圧保持回路5は、第1端子と第2端子との間に接続され、直列接続されたカソード側が第1端子T1を向く第1ダイオードD1とカソード側が第2端子T2を向く第2ダイオードD2を有する。キャパシタ素子Cは、一端が第1端子T1に接続され、他端が第3端子T3に接続される。第3ダイオードD3は、カソード側が第3端子T3に接続され、アノード側が第1端子T1に接続され、キャパシタ素子Cと並列接続される。

Description

駆動回路及び電源回路
本発明は、駆動回路及び電源回路に関する。
インバータ装置、DC-DCコンバータなどの電源装置は、高速なスイッチング動作を実現するために、MOSFETなどの電界効果トランジスタ、サイリスタ、などのゲート端子を含む3端子を有する半導体スイッチング素子を備える。電源装置が適切に動作するためには、上記半導体スイッチング素子は、オフ状態であるべきときに確実にオフ状態となり、オン状態であるべきときに確実にオン状態となる必要がある。 
一方、所定の閾値以下の電圧をゲート端子に印加するとオフ状態となる半導体スイッチング素子において、ゲート電極に負電圧を印加してこの半導体スイッチング素子を確実にオフ状態とする回路が知られている(例えば、特許文献1を参照)。
日本国公開公報:特開2013-90223号公報
上記の電源装置において、半導体スイッチング素子に特許文献1などに開示されたゲート電圧を負電圧とする回路を接続しても、当該半導体スイッチング素子が正常に動作しないことがあった。 例えば、ゲート電圧を負電圧とした状態で半導体スイッチがオフ状態となっているときに、サージなどのノイズがゲート端子に入力されることにより、ゲート電圧が上昇することがあった。ゲート電圧が上昇することにより、半導体スイッチング素子が、本来オフ状態となるべきタイミングで確実にはオフ状態とできないことがあった。 
その一方、例えば、ゲート電圧を正電圧とした状態で半導体スイッチがオン状態となっているときに、サージなどのノイズがゲート端子に入力されることにより、ゲート電圧が低下することがあった。半導体スイッチング素子のチャネル間の導電性はゲート電圧により決まるので、ゲート電圧が低下することにより、チャネル間の抵抗値が上昇して半導体スイッチング素子が発熱し、当該発熱により半導体スイッチング素子に異常が発生することがあった。また、従来の回路では、上記したノイズ等によるゲート電圧の低下を解消することが困難であった。 
本発明は、導通状態を制御するゲート端子を有する半導体スイッチング素子において、ノイズ等によるゲート電圧の変動を抑制することを目的とする。
本願の例示的な一実施形態の駆動回路は、二端子間の導通状態を制御するスイッチング素子の駆動回路である。駆動回路は、第1端子と、第2端子と、第3端子と、電圧出力装置と、電圧保持回路と、キャパシタ素子と、第3ダイオードと、を備える。第1端子は、スイッチング素子のゲート電極に接続される。第2端子は、スイッチング素子の導通状態が制御される二端子のいずれかに接続される。電圧出力装置は、第3端子と第2端子との間に電圧を出力する。 
電圧保持回路は、第1端子と第2端子との間に接続される。また、電圧保持回路は、第1ダイオードと、第2ダイオードと、を有する。第1ダイオードは、カソード側が第1端子側に向いている。第2ダイオードは、第1ダイオードに直列接続され、カソード側が第2端子側に向いている。キャパシタ素子は、一端が第1端子に接続され、他端が第3端子に接続されている。第3ダイオードは、カソード側が第3端子に接続され、アノード側が第1端子に接続され、キャパシタ素子と並列接続される。
本願の例示的な一実施形態の駆動回路では、ゲート電極にノイズ等が入力された場合に、当該ノイズによるゲート電圧の変動を抑制するための電気的な経路が確保されているので、ノイズ等によるゲート電圧の変動を抑制できる。その結果、半導体スイッチング素子がオン状態又はオフ状態のときにゲート端子にノイズ等が入力されても、当該ノイズ等により半導体スイッチング素子のオン状態又はオフ状態に大きな変化が生じることを抑制できる。
図1は、駆動回路の構成を示す図である。 図2は、駆動回路の他の例を示す図である。 図3は、スイッチング素子がオン状態のときの動作を示す図である。 図4は、ゲート-ソース間の電圧降下を補填する電流の経路を示す図である。 図5は、スイッチング素子がオフ状態のときの動作を示す図である。 図6は、ゲート-ソース間の電圧上昇を抑制する電流の経路を示す図である。 図7は、駆動回路を降圧チョッパ型電源回路へ適用した場合の適用例を示す図である。 図8は、駆動回路を昇圧チョッパ型電源回路へ適用した場合の適用例を示す図である。 図9Aは、駆動回路をインバータ回路へ適用した場合の一例を示す図である。 図9Bは、駆動回路をインバータ回路へ適用した場合の他の例を示す図である。 図10は、駆動回路を双方向コンバータ回路へ適用した場合の適用例を示す図である。
以下、図面を参照しながら、本発明の実施形態について説明する。なお、本発明の範囲は、以下の実施形態に限定されず、本発明の技術的思想の範囲内で任意に変更可能である。 
(実施の形態1)[1-1.スイッチング素子] 以下、実施の形態1に係る駆動回路1について説明する。まず、駆動回路1にて駆動するスイッチング素子SWについて説明する。スイッチング素子SWは、導電性を有するオン状態と導電性を有しないオフ状態とを切り替え可能な二端子と、当該二端子間の導電性を制御する制御端子と、の三端子を有する半導体素子である。このような半導体素子は、高速なオン状態とオフ状態の切換ができるため、後述するように、電源回路のスイッチング素子として用いられる。 
半導体素子としてのスイッチング素子SWとしては、例えば、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)、絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor、IGBT)などがある。 
スイッチング素子SWがMOSFETの場合、オン状態とオフ状態とが切り替わる二端子は、ソース電極とドレイン電極である。また、ソース-ドレイン間の導電性を制御する制御端子は、ゲート電極である。ソース-ドレイン間の導電性は、ゲート電極に印加される電圧により制御される。 
一方、スイッチング素子SWが絶縁ゲートバイポーラトランジスタの場合、オン状態とオフ状態とが切り替わる二端子は、コレクタ電極とエミッタ電極である。また、コレクタ-エミッタ間の導電性を制御する制御端子は、ゲート電極である。コレクタ-エミッタ間の導電性は、ゲート電極に印加される電圧により制御される。 
本実施形態では、スイッチング素子SWとして、nチャネル型のMOSFETを採用した場合を例にとって駆動回路を説明する。nチャネル型のMOSFETは、ゲート電極とソース電極との間(以後、ゲート-ソース間と呼ぶ)に所定の閾値を超えた正電圧が印加されると、ゲート電極以外の二端子間であるソース電極とドレイン電極との間(以後、ソース-ドレイン間と呼ぶ)が導通した状態、すなわち、オン状態となる。一方、ゲート-ソース間に所定の閾値をより小さい電圧が印加されると、ソース-ドレイン間が非導通状態、すなわち、オフ状態となる。 
なお、以下の説明では、ゲート-ソース間の電圧は、ゲート電極の電位がソース電極の電位よりも高い場合を「正電圧」とする。また、「AとBとの間に正電圧を印加する」とは、Aの電位がBの電位よりも高い電圧を、AとBとの間に印加することを意味する。 
[1-2.駆動回路の構成] 次に、図1を用いて、nチャネル型のMOSFETであるスイッチング素子SWを駆動する駆動回路1を説明する。図1は、駆動回路の構成を示す図である。駆動回路1は、接続端子3と、電圧保持回路5と、負電位発生回路7と、電圧出力装置9と、を備える。 
接続端子3は、駆動回路1と駆動する対象であるスイッチング素子SWとを接続するための端子である。接続端子3は、第1端子T1と、第2端子T2と、を有する。第1端子T1は、スイッチング素子SWのゲート電極Gに接続される。一方、第2端子T2は、スイッチング素子SWのソース電極Sに接続される。 
電圧保持回路5は、第1端子T1と第2端子T2との間に接続された回路である。電圧保持回路5は、第1端子T1と第2端子T2との間、すなわち、ゲート-ソース間に印加される電圧を所定の一定値に保持する回路である。具体的には、電圧保持回路5は、第1ダイオードD1と、第2ダイオードD2と、を有する。電圧保持回路5において、第1ダイオードD1と第2ダイオードD2は直列接続されている。 
具体的には、第1ダイオードD1は、アノード側が第2端子T2に接続され、カソード側が第2ダイオードD2のカソード側に接続される。その結果、第1ダイオードD1は、カソード側が第1端子T1側に向いている。第1ダイオードD1は、例えばツェナーダイオードである。 
第1ダイオードD1をカソード側からアノード側へ導通させる第1電圧VZ1は、スイッチング素子SWのソース-ドレイン間を導通させるために必要なゲート-ソース間電圧に印加する電圧よりも大きい。具体的には、第1電圧VZ1は、ゲート-ソース間電圧の変動によりソース-ドレイン間の導通状態が変動しない範囲のゲート-ソース間電圧に相当する電圧とすることが好ましい。つまり、第1ダイオードD1は、ソース-ドレイン間をオン状態とするゲート-ソース間の閾値電圧よりも十分に高い降伏電圧を有することが好ましい。これにより、第1端子T1と第2端子T2との間に正電圧が印加されたときに、スイッチング素子SWのソース-ドレイン間を確実に導通できる。 
第2ダイオードD2は、アノード側が第1端子T1に接続され、カソード側が第1ダイオードD1のカソード側に接続される。その結果、第2ダイオードD2は、カソード側が第2端子T2側に向いている。第2ダイオードD2は、pnダイオード、ショットキーダイオードなどの一般的なダイオードである。 
負電位発生回路7は、一端が第1端子T1に接続され、他端が第3端子T3に接続されている。負電位発生回路7は、電圧出力装置9が第3端子T3と第2端子T2との間に0電圧を出力したときに、第1端子T1と第2端子T2との間に負電圧を発生する、すなわち、第1端子T1を負電位とする回路である。負電位発生回路7は、キャパシタ素子Cと、第3ダイオードD3と、を有する。負電位発生回路7において、キャパシタ素子Cと第3ダイオードD3は並列接続されている。 
具体的には、キャパシタ素子Cは、一端が第1端子T1及び第3ダイオードD3のアノード側に接続され、他端が第3端子T3及び第3ダイオードD3のカソード側に接続される。キャパシタ素子Cは、セラミックコンデンサ、フィルムコンデンサ、マイラコンデンサ、電解コンデンサなどの一般的なコンデンサである。 
また、キャパシタ素子Cの容量は、スイッチング素子SWのゲート電極Gとチャネルとの間に形成される容量成分の容量の10倍以上であることが好ましい。これにより、例えば、スイッチング素子SWをオフ状態とするために駆動電圧を0Vとしたときに、キャパシタ素子Cの容量を上記のように大きくすることで、万が一、スイッチング素子SWの電位が高い電極(ドレイン電極D)からゲート電極Gに電流が流れてキャパシタ素子Cで当該電流が蓄電されても、それに伴うゲート電極Gの電位上昇を抑制できる。つまり、ゲート電極Gにノイズが入力されても、そのノイズによりスイッチング素子SWがオフ状態となることを回避できる。 
 第3ダイオードD3は、アノード側が第1端子T1及びキャパシタ素子Cの一端に接続され、カソード側が第3端子T3及びキャパシタ素子Cの他端に接続される。第1ダイオードD1は、例えばツェナーダイオードである。
電圧出力装置9は、第3端子T3と第2端子T2に接続され、第3端子T3と第2端子T2の間に、スイッチング素子SWをオン状態又はオフ状態とする駆動電圧を出力する。電圧出力装置9は、例えば、スイッチング素子SWのゲート電極Gへ印加する駆動電圧を発生するゲートドライバである。電圧出力装置9は、駆動電圧波形を制御する制御回路と、制御回路による制御に基づいて駆動電圧を出力する電圧出力回路と、により構成される。 
電圧出力装置9は、スイッチング素子SWをオン状態とする場合には、第3端子T3と第2端子T2との間に正電圧VOUTを出力する。一方、スイッチング素子SWをオフ状態とする場合には、第3端子T3と第2端子T2との間に0Vの電圧を出力する。また、電圧出力装置9は、0VとVOUTの間で変化しPWM制御されたパルス信号を出力できる。 
電圧出力装置9の上記構成において、制御回路は、CPU、記憶装置(RAMなどの一時記憶装置、ROMなどの非一時記憶装置)、各種インターフェースを備えるコンピュータシステムにより実現されてもよい。また、駆動電圧の制御は、当該コンピュータシステムにて実行可能なプログラムにより実現されてもよい。当該プログラムは、上記記憶装置に記憶される。 
また、電圧出力装置9は、その機能の一部又は全部が、例えば、SoC(System on Chip)、FPGA(Field-Programmable gate array)、ASIC(Applicaion Specific integrated circuit)などにより1チップのハードウェアとして実現されてもよい。 
図1に示すように、スイッチング素子SWのソース-ドレイン間には、第4ダイオードD4が並列接続されていてもよい。具体的には、第4ダイオードD4のカソード側がドレイン電極Dに接続され、アノード側がソース電極Sに接続される。また、第4ダイオードD4は、MOSFETであるスイッチング素子SWの内部に形成された寄生ダイオードであってもよい。 
電圧保持回路5においては、第1ダイオードD1のカソード側が第1端子T1を向いており、第2ダイオードD2のカソード側が第2端子T2を向いていればよい。従って、駆動回路1の変形例として、図2に示すように、第1ダイオードD1と第2ダイオードD2の接続関係が、図1に示す場合とは逆になっていてもよい。具体的には、第1ダイオードD1のカソード側が第1端子T1に接続され、アノード側が第2ダイオードD2のアノード側に接続されてもよい。さらに、第2ダイオードD2のカソード側が第2端子T2に接続され、アノード側が第1ダイオードD1のアノード側に接続されてもよい。図2は、駆動回路の他の例を示す図である。 
[1-3.駆動回路の動作][1-3-1.スイッチング素子がオン状態のときの動作] 次に、上記の図1及び図2に示す構成を有する駆動回路1によるスイッチング素子SWの駆動動作を説明する。まず、図3を用いて、スイッチング素子SWがオン状態のときの動作を説明する。図3は、スイッチング素子がオン状態のときの動作を示す図である。図3に示すように、スイッチング素子SWをオン状態とする場合には、電圧出力装置9は、第3端子T3と第2端子T2との間に正電圧VOUTを出力する。 
このとき、電流は、図3の太矢印で示すように、(i)電圧出力装置9、(ii)キャパシタ素子C、(iii)第2ダイオードD2、(iv)第1ダイオードD1、の順に流れる。このとき、第2ダイオードD2の順方向電圧を無視すると、第1端子T1(ゲート電極G)とソース電極との間の電圧は、第1ダイオードD1の存在により、第1ダイオードD1の降伏電圧である第1電圧VZ1となっている。この第1電圧VZ1により、ゲート電極Gへも電流が流れ、ゲート電極Gの電位が上昇し最終的には第1電圧VZ1となる。 
上記のように、第1ダイオードD1は、ソース-ドレイン間をオン状態とするゲート-ソース間の閾値電圧よりも十分に高い降伏電圧(第1電圧VZ1)を有するので、第3端子T3と第2端子T2との間に正電圧VOUTを出力することで、スイッチング素子SWがオン状態となる。 
なお、図3の太矢印に示す方向の電流を流すために、上記の正電圧VOUTは、第1電圧VZ1よりも大きく設定されている。さらに、第3ダイオードD3に電流をできるだけ流さないように、上記の正電圧VOUTは、第1電圧VZ1と、第3ダイオードD3をカソード側からアノード側へ導通させる降伏電圧である第2電圧VZ2と、の和VZ1+VZ2以下に設定されている。 
ここで、第3端子T3と第2端子T2との間に正電圧VOUTが印加された状態で、例えば、ゲート-ドレイン間に形成された容量結合を介して、サージノイズがゲート電極Gに入力されて、ゲート-ソース間の電圧がVZ1よりも下がったとする。この場合、第3ダイオードD3の存在により、ゲート-ソース間の電圧は、VOUT-VZ2よりも下がらない。 
なぜなら、仮にゲート-ソース間の電圧がVOUT-VZ2よりも下がったとしても、この場合には、第3ダイオードD3のカソードとアノードとの間に降伏電圧よりも大きい電圧が印加されるからである。その結果、図4の太点線に示すように、当該ノイズによる電圧降下を補填する電流が、電圧出力装置9から第3ダイオードD3を通してゲート電極Gへ流れるからである。図4は、ゲート-ソース間の電圧降下を補填する電流の経路を示す図である。 
つまり、第3ダイオードD3は、ゲート電極Gに上記のサージノイズが入力された場合に、当該サージノイズによるゲート-ソース間の電圧の変動を抑制するための電気的な経路を形成している。 
スイッチング素子SWのソース-ドレイン間の導電状態は、ゲート-ソース間に印加された電圧により変化する。従って、ノイズがゲート電極に入力されてもゲート-ソース間の電圧が過剰に低下しないことにより、当該ノイズによりソース-ドレイン間の抵抗値が過剰に上昇することを回避できる。その結果、ゲート電極Gに入力されるノイズにより、ソース-ドレイン間に電流が流れても、スイッチング素子SWが過剰に発熱することを抑制できる。
なお、ゲート電極Gに入力されたノイズによるソース-ドレイン間の抵抗値の上昇を抑制するために、例えば、電圧出力装置9が出力する正電圧VOUTをVZ1+VZ2近傍まで高くするか、及び/又は、第3ダイオードD3の降伏電圧(第2電圧VZ2)を低くして、VOUT-VZ2を第1電圧VZ1に近づけることが好ましい。 
[1-3-2.スイッチング素子がオフ状態のときの動作] 次に、図5を用いて、スイッチング素子SWがオフ状態のときの駆動回路1の動作を説明する。図5は、スイッチング素子がオフ状態のときの動作を示す図である。図5に示すように、スイッチング素子SWをオフ状態とする場合には、電圧出力装置9は、第3端子T3と第2端子T2との間に0Vを出力する。 
このとき、キャパシタ素子Cの第3端子T3に接続された側の電位がVOUTから0Vへと低下する。一方、キャパシタ素子Cの第1端子T1に接続された側の電位は、上記の電位の低下に従って、VZ1-VOUTに低下する。この電位の低下により、電流は、図5の太矢印で示すように、ゲート電極Gからキャパシタ素子C、及び、キャパシタ素子Cから電圧出力装置9へと流れる。その結果、ゲート電極Gの電位は、最終的にVZ1-VOUTまで低下する。 
上記のように、VOUTはVZ1よりも大きいので、電圧出力装置9が0Vを出力するときに、ゲート電極Gの電位、すなわち、ゲート-ソース間の電圧は負電圧となる。このようにして、ゲート-ソース間の電圧を負電圧とすることで、スイッチング素子SWを確実にオフ状態とできる。 
ここで、例えば、第3端子T3と第2端子T2との間に0Vが印加された状態で、ソース-ドレイン間に大きな電圧の変化が発生したとする。このとき、ゲート-ドレイン間に形成された容量結合を介して、サージノイズがゲート電極Gに入力され、ゲート-ソース間の電圧がVZ1よりも上昇することがある。しかしながら、容量が大きいキャパシタ素子Cの存在により、ゲート-ソース間の電圧の上昇は抑制される。なぜなら、上記のノイズにより発生した電荷はキャパシタ素子Cに蓄電されるからである。すなわち、上記のノイズにより発生した電荷をキャパシタ素子Cにも蓄電することで、当該電荷をゲート電極Gにて形成される容量成分のみで蓄電する場合と比較して、電圧上昇を抑制できるからである。このようにして、駆動回路1は、誤点弧の発生を抑制できる。 
また、例えば、大きなサージノイズが発生しキャパシタ素子Cによっても当該ノイズによる電圧上昇を抑制しきれない場合であっても、ゲート-ソース間の電圧は、第3ダイオードD3の順方向電圧よりも大きい電圧にはならない。ここで、ダイオードの順方向電圧とは、当該ダイオードをアノード側からカソード側へ導通させるために必要な電圧を言う。 
なぜなら、仮にゲート-ソース間の電圧が第3ダイオードD3の順方向電圧よりも上昇したとしても、この場合には、第3ダイオードD3のアノードとカソードとの間に順方向電圧よりも大きい電圧が印加されるからである。その結果、図6の太点線に示すように、第3ダイオードD3から電圧出力装置9の方向に電流が流れて、キャパシタ素子C及びゲート電極Gの容量成分に電荷が蓄電されないからである。図6は、ゲート-ソース間の電圧上昇を抑制する電流の経路を示す図である。 
つまり、第3ダイオードD3は、ゲート電極Gに上記のサージノイズが入力された場合に、当該サージノイズによるゲート-ソース間の電圧の変動を抑制するための電気的な経路を形成している。 
一般的に、ダイオードの順方向電圧は降伏電圧よりも低く、第3ダイオードD3の順方向電圧は、第1ダイオードD1の降伏電圧、すなわち、第1電圧VZ1よりも十分に小さい。従って、ゲート電極Gにノイズが入力されてゲート-ソース間の電圧が第3ダイオードD3の順方向電圧まで上昇しても、スイッチング素子SWはオフ状態のままである。つまり、ゲート電極Gにノイズが入力されることにより、スイッチング素子SWが誤ってオン状態になることを抑制できる。 
[1-4.まとめ] 上記のように、本実施形態の駆動回路1は、ゲート電極Gへノイズが入力されても、ゲート-ソース間の電圧が変動することを抑制して、スイッチング素子SWが誤動作することを抑制できる。従って、本実施形態の駆動回路1は、例えば、窒化ガリウム系材料を用いた半導体スイッチング素子、安価なMOSFETなど、一般的にゲート-ソース間の閾値電圧が低い素子を駆動する回路として有用である。 
[1-5.駆動回路の適用例][1-5-1.概略] 以下、上記にて説明した駆動回路1を、MOSFET、IGBTなどの半導体のスイッチング素子SWが用いられる各種回路に適用した場合を例示する。MOSFET、IGBTなどのスイッチング素子SWは、比較的容量の大きな電源回路で用いられることが多いので、以下では、各種電源回路に駆動回路1
を適用した場合を例示する。 
[1-5-2.降圧チョッパ型電源回路への適用例] まず、図7を用いて、駆動回路1を降圧チョッパ型電源回路11へ適用した場合の適用例を説明する。図7は、駆動回路を降圧チョッパ型電源回路へ適用した場合の適用例を示す図である。 図7に示すように、降圧チョッパ型電源回路11は、第1入力部13と、第1出力部15と、第1インダクタ素子L1と、第1スイッチング素子SW1と、第2スイッチング素子SW2と、を備える。 
第1入力部13は、入力電源Pi1を接続する。入力電源Pi1は、直流電源であってもよいし、交流電力を全波整流又は半波整流後に平滑化した電力を発生する装置であってもよい。具体的には、第1入力部13は、入力電源Pi1の正電位側に接続される第1入力端子I1と、入力電源Pi1の0電位側に接続される第2入力端子I2と、を有する。 
第1出力部15は、第1出力端子O1と、第2入力端子I2に接続される第2出力端子O2と、を有する。降圧チョッパ型電源回路11にて駆動する装置(負荷)は、第1出力端子O1と第2出力端子O2との間に接続される。
第1インダクタ素子L1は、一端が第1出力端子O1に接続される。第1インダクタ素子L1は、インダクタ成分を有する素子であり、例えばコイルである。 
第1スイッチング素子SW1は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第1スイッチング素子SW1のドレイン電極Dが第1入力端子I1に接続され、ソース電極Sが第1インダクタ素子L1の他端に接続される。第1スイッチング素子SW1のゲート-ソース間には、ゲートドライバ17が接続される。 
ゲートドライバ17は、第1スイッチング素子SW1のゲート-ソース間に、PWM制御された所定の周期を有するパルス信号を印加する。ゲートドライバ17は、上記で説明した電圧出力装置9に対応する装置である。 
第1スイッチング素子SW1は、降圧チョッパ型電源回路11において、第1出力端子O1と第2出力端子O2との間に出力される電圧値を調整するスイッチング機能を実現する。 
第2スイッチング素子SW2は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第2スイッチング素子SW2のドレイン電極Dが第1インダクタ素子L1の他端に接続され、ソース電極Sが第2出力端子O2に接続される。 
第2スイッチング素子SW2のソース-ドレイン間は、所定のデッドタイムを挟んで、第1スイッチング素子SW1のソース-ドレイン間とは相補的にオン状態とオフ状態が切り替わる。第2スイッチング素子SW2は、降圧チョッパ型電源回路11において、第1スイッチング素子SW1に対する同期整流機能を実現する。 
また、図7に示すように、第2スイッチング素子SW2のドレイン電極Dは、第1スイッチング素子SW1を介して、入力電源Pi1の正電位側に接続されている。 
従って、第2スイッチング素子SW2がオフ状態のときに第1スイッチング素子SW1がオフ状態からオン状態へと切り替わるタイミングで、第2スイッチング素子SW2のドレイン電極Dの電位が、入力電源Pi1の正電位側の電位へと急激に変化する。このドレイン電極Dの急激な電位の変化により、ゲート-ドレイン間の容量結合を介して、サージノイズが第2スイッチング素子SW2のゲート電極Gに入力されて、第2スイッチング素子SW2において誤点弧が発生する可能性がある。 
よって、第2スイッチング素子SW2のゲート-ソース間には、上記の駆動回路1が接続される。具体的には、駆動回路1の第1端子T1が第2スイッチング素子SW2のゲート電極Gに接続され、第2端子T2が第2出力端子O2に接続される。 
上記の構成の降圧チョッパ型電源回路11においては、第1スイッチング素子SW1が当該電源回路のスイッチング機能を実現し、第2スイッチング素子SW2が当該電源回路の同期整流機能を実現している。これにより、降圧チョッパ型電源回路11は、入力電源Pi1の電圧以下であり、ゲートドライバ17のパルス信号のデューティ比により決定される直流電圧を、第1出力端子O1と第2出力端子O2との間に出力できる。 
上記の構成を有する降圧チョッパ型電源回路11において、当該電源回路の動作前に、駆動回路1により、第2スイッチング素子SW2のソース-ドレイン間をオン状態とした後にオフ状態とする。その後、第1スイッチング素子SW1のスイッチング動作を開始することで、降圧チョッパ型電源回路11の動作を開始する。これにより、誤点弧の発生が懸念される第2スイッチング素子SW2のゲート-ソース間を予め負電圧として、当該電源回路の動作中に第2スイッチング素子SW2にて誤点弧が発生することを抑制できる。 
[1-5-3.昇圧チョッパ型電源回路への適用例] 次に、図8を用いて、駆動回路1を昇圧チョッパ型電源回路21へ適用した場合の適用例を説明する。図8は、駆動回路を昇圧チョッパ型電源回路へ適用した場合の適用例を示す図である。 図8に示すように、昇圧チョッパ型電源回路21は、第2入力部23と、第2出力部25と、第2インダクタ素子L2と、第3スイッチング素子SW3と、第4スイッチング素子SW4と、を備える。 
第2入力部23は、入力電源Pi2を接続する。入力電源Pi2は、直流電源であってもよいし、交流電力を全波整流又は半波整流後に平滑化した電力を発生する装置であってもよい。具体的には、第2入力部23は、入力電源Pi2の正電位側に接続される第3入力端子I3と、入力電源Pi2の0電位側に接続される第4入力端子I4と、を有する。 
第2出力部25は、第3出力端子O3と、第4入力端子I4に接続される第4出力端子O4と、を有する。昇圧チョッパ型電源回路21にて駆動する装置(負荷)は、第3出力端子O3と第4出力端子O4との間に接続される。
第2インダクタ素子L2は、一端が第3入力端子I3に接続される。第2インダクタ素子L2は、インダクタ成分を有する素子であり、例えばコイルである。 
第3スイッチング素子SW3は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第3スイッチング素子SW3のドレイン電極Dが第2インダクタ素子L2の他端に接続され、ソース電極Sが第4入力端子I4に接続される。第3スイッチング素子SW3のゲート-ソース間には、ゲートドライバ27が接続される。 
ゲートドライバ27は、第3スイッチング素子SW3のゲート-ソース間に、PWM制御された所定の周期を有するパルス信号を印加する。ゲートドライバ27は、上記で説明した電圧出力装置9に対応する装置である。 
第3スイッチング素子SW3は、昇圧チョッパ型電源回路21において、第3出力端子O3と第4出力端子O4との間に出力される電圧値を調整するスイッチング機能を実現する。 
第4スイッチング素子SW4は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第4スイッチング素子SW4のドレイン電極Dが第3出力端子O3に接続され、ソース電極Sが第2インダクタ素子L2の他端に接続される。 
第4スイッチング素子SW4のソース-ドレイン間は、所定のデッドタイムを挟んで、第3スイッチング素子SW3のソース-ドレイン間とは相補的にオン状態とオフ状態が切り替わる。第4スイッチング素子SW4は、昇圧チョッパ型電源回路21において、第3スイッチング素子SW3に対する同期整流機能を実現する。 
また、図8に示すように、第4スイッチング素子SW4のソース電極Sは、第3スイッチング素子SW3を介して、入力電源Pi2の0電位側に接続されている。また、当該ソース電極Sは、第2インダクタ素子L2を介して、入力電源Pi2の正電位側に接続されている。 
従って、第4スイッチング素子SW4がオフ状態のときに第3スイッチング素子SW3がオフ状態からオン状態へと切り替わるタイミングで、第4スイッチング素子SW4のソース電極Sの電位が、入力電源Pi2の正電位側の電位よりも高い電位から、0電位近くまで急激に変化する。その結果、ソース-ドレイン間の電圧が急激に変化する。このソース-ドレイン間の電圧の急激な変化により、ゲート-ドレイン間の容量結合を介して、サージノイズが第4スイッチング素子SW4のゲート電極Gに入力されて、第4スイッチング素子SW4において誤点弧が発生する可能性がある。 
よって、第4スイッチング素子SW4のゲート-ソース間には、上記の駆動回路1が接続される。具体的には、駆動回路1の第1端子T1が第4スイッチング素子SW4のゲート電極Gに接続され、第2端子T2が第2インダクタ素子L2の他端に接続される。 
上記の構成の昇圧チョッパ型電源回路21においては、第3スイッチング素子SW3が当該電源回路のスイッチング機能を実現し、第4スイッチング素子SW4が当該電源回路の同期整流機能を実現している。これにより、昇圧チョッパ型電源回路21は、入力電源Pi2の電圧以上であり、ゲートドライバ27のパルス信号のデューティ比により決定される直流電圧を、第3出力端子O3と第4出力端子O4との間に出力できる。 
上記の構成を有する昇圧チョッパ型電源回路21において、当該電源回路の動作前に、駆動回路1により、第4スイッチング素子SW4のソース-ドレイン間をオン状態とした後にオフ状態とする。その後、第3スイッチング素子SW3のスイッチング動作を開始することで、昇圧チョッパ型電源回路21の動作を開始する。これにより、誤点弧の発生が懸念される第4スイッチング素子SW4のゲート-ソース間を予め負電圧として、当該電源回路の動作中に第4スイッチング素子SW4にて誤点弧が発生することを抑制できる。 
[1-5-4.インバータ回路への適用例] 次に、図9A及び図9Bを用いて、駆動回路1をインバータ回路31へ適用した場合の適用例を説明する。図9Aは、駆動回路をインバータ回路へ適用した場合の一例を示す図である。図9Bは、駆動回路をインバータ回路へ適用した場合の他の例を示す図である。 図9A及び図9Bに示すように、インバータ回路31は、第3入力部33と、第3出力部35と、第5スイッチング素子SW5と、第6スイッチング素子SW6と、を備える。なお、図9A及び図9Bにおいては、説明を簡単にするため、インバータ出力1相分のアームの回路構成のみを示している。従って、例えば、3相のインバータ回路は、3つのインバータ回路31を含んでいる。3相のインバータ回路においては、3つのインバータ回路31が入力電源Pi3に対して並列接続される。 
第3入力部33は、入力電源Pi3を接続する。入力電源Pi3は、直流電源であってもよいし、交流電力を全波整流又は半波整流後に平滑化した電力を発生する装置であってもよい。具体的には、第3入力部33は、入力電源Pi3の正電位側に接続される第5入力端子I5と、入力電源Pi3の負電位側に接続される第6入力端子I6と、を有する。なお、入力電源Pi3の負電位側は、0電位であってもよいし、0電位より低い電位であってもよい。 
第3出力部35は、インバータ回路31にて駆動する装置(負荷)の1つの電力入力端子に接続される第5出力端子O5を有する。 
第5スイッチング素子SW5は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第5スイッチング素子S
W5のドレイン電極Dが第5入力端子I5に接続され、ソース電極Sが第5出力端子O5に接続される。 
第6スイッチング素子SW6は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第6スイッチング素子SW6のドレイン電極Dが第5出力端子O5に接続され、ソース電極Sが第6入力端子I6に接続される。 
上記構成を有するインバータ回路31においては、第5スイッチング素子SW5のソース-ドレイン間をオン状態とオフ状態とで所定の周期にて切り換るとともに、同一相のインバータ回路31の第6スイッチング素子SW6のソース-ドレイン間は、所定のデッドタイムを挟んで、第5スイッチング素子SW5のソース-ドレイン間とは相補的にオン状態とオフ状態とが切り換えられる。第5スイッチング素子SW5のオン状態の比率が高い場合には、入力電源Pi3側から第5出力端子O5側へと電流が流れ、第5スイッチング素子SW5のオン状態の比率が小さい場合には、第5出力端子O5側から入力電源Pi3側へと電流が流れる。 
従って、インバータ回路31において、入力電源Pi3側から第5出力端子O5側へと電流が流れている状態で第5スイッチング素子SW5がオフ状態からオン状態に切り替わったときに、オフ状態にある第6スイッチング素子SW6のソース-ドレイン間の電圧が大きく変化し、第6スイッチング素子SW6側で誤点弧が発生する可能性がある。 
その一方、第5出力端子O5側から入力電源Pi3側へと電流が流れている状態で第6スイッチング素子SW6がオフ状態からオン状態に切り替わったときに、オフ状態にある第5スイッチング素子SW5のソース-ドレイン間の電圧が大きく変化し、第5スイッチング素子SW5側で誤点弧が発生する可能性がある。 
従って、図9A及び図9Bに示すインバータ回路31では、ハイサイドである第5スイッチング素子SW5、及び、ローサイドである第6スイッチング素子SW6ともに、上記の駆動回路1が接続されていることが好ましい。これにより、このインバータ回路31においては、第5スイッチング素子SW5のゲート電極Gに対してPWM制御された電圧を印加してインバータ回路31を動作させた場合、及び、第6スイッチング素子SW6のゲート電極Gに対してPWM制御された電圧を印加してインバータ回路31を動作させた場合の両方において、他方のスイッチング素子で誤点弧が発生することを抑制できる。 
また、図9A及び図9Bに示すように、インバータ回路31は、抵抗素子R1を含んでいる。図9Aに示すインバータ回路31では、抵抗素子R1の一端が第5出力端子O5に接続され、他端が第6入力端子I6に接続されることで、抵抗素子R1が第6スイッチング素子SW6のソース-ドレイン間に並列接続される。これにより、インバータ回路31が動作していないときに、第6スイッチング素子SW6のソース電極Sの電位とドレイン電極Dの電位とをほぼ同じとできる。 
図9Aに示すインバータ回路31においては、このインバータ回路31の動作前に、第6スイッチング素子SW6のソース-ドレイン間をオン状態とした後にオフ状態として、第6スイッチング素子SW6のゲート-ソース間を負電圧とする。その後に、インバータ回路31を動作させる。 
抵抗素子R1が第6スイッチング素子SW6のソース-ドレイン間に並列接続されることで、上記のインバータ回路31の動作前に行う第6スイッチング素子SW6のオン動作の際に、第5スイッチング素子SW5において誤点弧が発生することを抑制できる。なぜなら、上記のインバータ回路31の動作前に行う第6スイッチング素子SW6のオン動作の際に、第6スイッチング素子SW6のドレイン電極Dに接続された第5スイッチング素子SW5のソース電極Sの電位がほとんど変化しないからである。その結果、第5スイッチング素子SW5に誤点弧を起こさせることなく、第6スイッチング素子SW6のゲート-ソース間を負電圧とすることができるからである。 
しかる後に、インバータ回路31の動作が開始されるが、その際には、第5スイッチング素子SW5のソース-ドレイン間をオン状態とする動作より開始することが好ましい。第6スイッチング素子SW6は、上述の通りすでにゲート-ソース間が負電圧となっているため、誤点弧の発生が抑制されているからである。また、次に第5スイッチング素子SW5をオフ状態とすることで、第5スイッチング素子SW5のオフ状態におけるゲート-ソース間も負電圧とすることができるからである。 
上記の動作により、以降のインバータ回路31の動作において、第5スイッチング素子SW5も第6スイッチング素子SW6も共に誤点弧が発生しにくくなるので、信頼性の高いインバータ回路31の動作を実現することができる。 
一方、図9Bに示すインバータ回路31では、抵抗素子R1の一端が第5出力端子O5に接続され、他端が第5入力端子I5に接続されることで、抵抗素子R1が第5スイッチング素子SW5のソース-ドレイン間に並列接続される。これにより、インバータ回路31が動作していないときに、第5スイッチング素子SW5のソース電極Sの電位とドレイン電極Dの電位とをほぼ同じとできる。 
図9Bに示すインバータ回路31においては、このインバータ回路31の動作前に、第5スイッチング素子SW5のソース-ドレイン間をオン状態とした後にオフ状態として、第5スイッチング素子SW5のゲート-ソース間を負電圧とする。その後に、インバータ回路31を動作させる。 
抵抗素子R1が第5スイッチング素子SW5のソース-ドレイン間に並列接続されることで、インバータ回路31の動作前に行う第5スイッチング素子SW5のオン動作の際に、第6スイッチング素子SW6において誤点弧が発生することを抑制できる。なぜなら、インバータ回路31の動作前に行う第5スイッチング素子SW5のオン動作の際に、第5スイッチング素子SW5のソース電極Sに接続された第6スイッチング素子SW6のドレイン電極Dの電位がほとんど変化しないからである。その結果、第6スイッチング素子SW6に誤点弧を起こさせることなく、第5スイッチング素子SW5のゲート-ソース間を負電圧とすることができるからである。 
しかる後に、インバータ回路31の動作が開始されるが、その際には、第6スイッチング素子SW6のソース-ドレイン間をオン状態とする動作より開始することが好ましい。第5スイッチング素子SW5は、上述の通りすでにゲート-ソース間が負電圧となっているため、誤点弧の発生が抑制されているからである。また、次に第6スイッチング素子SW6をオフ状態とすることで、第6スイッチング素子SW6のオフ状態におけるゲート-ソース間も負電圧とすることができるからである。 
上記の動作により、以降のインバータ回路31の動作において、第5スイッチング素子SW5も第6スイッチング素子SW6も共に誤点弧が発生しにくくなるので、信頼性の高いインバータ回路31の動作を実現することができる。 
なお、上記の抵抗素子R1は、第5スイッチング素子SW5のソース-ドレイン間と第6スイッチング素子SW6のソース-ドレイン間の両方に並列接続されていてもよい。 
また、上記の抵抗素子R1は、第5出力端子O5に接続される負荷が有するインピーダンスよりも十分に大きな抵抗値を有することが好ましい。例えば、第5出力端子O5に接続される負荷がモータである場合には、例えば、100kΩ~200kΩ程度の抵抗値を有することが好ましい。これにより、抵抗素子R1の存在がインバータ回路31の動作に影響することを抑制できる。 
[1-5-5.双方向コンバータ回路への適用例] 次に、図10を用いて、駆動回路1を双方向コンバータ回路41へ適用した場合の適用例を説明する。図10は、駆動回路を双方向コンバータ回路へ適用した場合の適用例を示す図である。 図10に示すように、双方向コンバータ回路41は、第1入出力部43と、第2入出力部45と、第3インダクタ素子L3と、第7スイッチング素子SW7と、第8スイッチング素子SW8と、を備える。 
第1入出力部43は、第1電源P1を接続する。第1電源P1は、例えば、二次電池である。具体的には、第1入出力部43は、第1電源P1の正電位側に接続される第1入出力端子IO1と、第1電源P1の0電位側に接続される第2入出力端子IO2と、を有する。 
第2入出力部45は、第2電源P2を接続する。第2電源P2は、例えば、第1電源P1の電圧よりも低い電圧を有する二次電池である。具体的には、第2入出力部45は、第2電源P2の正電位側に接続される第3入出力端子IO3と、第2電源P2の0電位側及び第2入出力端子IO2に接続される第4入出力端子IO4と、を有する。 
第3インダクタ素子L3は、一端が第3入出力端子IO3に接続される。第3インダクタ素子L3は、インダクタ成分を有する素子であり、例えばコイルである。 
第7スイッチング素子SW7は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第7スイッチング素子SW7のドレイン電極Dが第1入出力端子IO1に接続され、ソース電極Sが第3インダクタ素子L3の他端に接続される。 
第8スイッチング素子SW8は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第8スイッチング素子SW8のドレイン電極Dが第3インダクタ素子L3の他端に接続され、ソース電極Sが第2入出力端子IO2に接続される。 
上記の回路において、第7スイッチング素子SW7のソース-ドレイン間にてオン状態とオフ状態とを所定の周期にて切り換え、第8スイッチング素子SW8のソース-ドレイン間にて、所定のデットタイムを挟んで第7スイッチング素子SW7とは相補的にオン状態とオフ状態とを切り換えることで、双方向コンバータ回路41は、降圧チョッパ型電源として機能する。その結果、第1電源P1から第2電源P2への電力供給がなされる。 
すなわち、上記の場合、第7スイッチング素子SW7は、第3入出力端子IO3と第4入出力端子IO4との間に出力する電圧値を決定するスイッチング機能を実現する。その一方、第8スイッチング素子SW8は、第7スイッチング素子SW7に対する同期整流機能を実現する。 
上記のように、双方向コンバータ回路41が降圧チョッパ型電源として機能する場合には、同期整流機能を実現する第8スイッチング素子SW8側で誤点弧が発生する可能性がある。そのため、上記の駆動回路1が、第8スイッチング素子SW8のゲート-ソース間に接続される。具体的には、駆動回路1の第1端子T1が第8スイッチング素子SW8のゲート電極Gに接続され、第2端子T2が第2入出力端子IO2に接続される。以後、第8スイッチング素子SW8に接続される駆動回路1を「第2駆動回路1b」と呼ぶ。 
その一方、第8スイッチング素子SW8のソース-ドレイン間にてオン状態とオフ状態とを所定の周期にて切り換え、第7スイッチング素子SW7のソース-ドレイン間にて、所定のデットタイムを挟んで第8スイッチング素子SW8とは相補的にオン状態とオフ状態とを切り換えることで、双方向コンバータ回路41は、昇圧チョッパ型電源として機能する。その結果、第2電源P2から第1電源P1への電力供給がなされる。 
すなわち、上記の場合、第8スイッチング素子SW8は、第1入出力端子IO1と第2入出力端子IO2との間に出力する電圧値を決定するスイッチング機能を実現する。その一方、第7スイッチング素子SW7は、第8スイッチング素子SW8に対する同期整流機能を実現する。 
上記のように、双方向コンバータ回路41が昇圧チョッパ型電源として機能する場合には、同期整流機能を実現する第7スイッチング素子SW7側で誤点弧が発生する可能性がある。そのため、上記の駆動回路1が、第7スイッチング素子SW7のゲート-ソース間にも接続される。具体的には、駆動回路1の第1端子T1が第7スイッチング素子SW7のゲート電極Gに接続され、第2端子T2が第3インダクタ素子L3の他端に接続される。以後、第7スイッチング素子SW7に接続される駆動回路1を「第1駆動回路1a」と呼ぶ。 
上記の双方向コンバータ回路41においても、第7スイッチング素子SW7及び第8スイッチング素子SW8における誤点弧の発生を抑制するため、双方向コンバータ回路41の動作前に、いずれかのスイッチング素子のゲート-ソース間を負電圧としておくことが好ましい。 
しかしながら、双方向コンバータ回路41においては、他の電源回路と異なり、いずれかのスイッチング素子のゲート-ソース間を負電圧とするために、当該スイッチング素子のソース-ドレイン間をオン状態とした後にオフ状態としようとすると、他方のスイッチング素子において誤点弧が発生する可能性がある。 
具体的には、第8スイッチング素子SW8をオン状態とすると、第3インダクタ素子L3を介して第2電源P2の正電位側に接続された第7スイッチング素子SW7のソース電極Sの電位が、第2電源P2の正電位から0電位へと変化する。その結果、第7スイッチング素子SW7のソース-ドレイン間の電圧が第2電源P2の電圧分急激に変化し、第7スイッチング素子SW7において誤点弧が発生する可能性がある。 
その一方、第7スイッチング素子SW7をオン状態とすると、第8スイッチング素子SW8のドレイン電極Dの電位が、第2電源P2の正電位から第1電源P1の正電位へと変化する。その結果、第8スイッチング素子SW8のソース-ドレイン間の電圧が第2電源P2の電圧から第1電源P1の電圧に急激に変化し、第8スイッチング素子SW8において誤点弧が発生する可能性がある。 
従って、双方向コンバータ回路41においては、図10に示すような負電位印加回路47をいずれかのスイッチング素子のゲート-ソース間に接続し、負電位印加回路47により当該ゲート-ソース間を負電圧にする。これにより、双方向コンバータ回路41の動作前に、第7スイッチング素子SW7及び第8スイッチング素子SW8において誤点弧を発生させることなく、いずれかのスイッチング素子のゲート-ソース間を負電圧とできる。 
なお、図10に示す双方向コンバータ回路41においては、第8スイッチング素子SW8のゲート-ソース間に負電位印加回路47が接続されているが、負電位印加回路47を第7スイッチング素子SW7のゲート-ソース間に接続してもよい。 
[1-5-6.負電位印加回路] 以下、図10を用いて、負電位印加回路47の構成例、及び、負電位印加回路47を用いてゲート電極Gを負電位にする方法を説明する。まず、負電位印加回路47の構成を説明する。図10に示すように、負電位印加回路47は、負電位印加キャパシタ素子C1と、充電抵抗素子R2と、放電抵抗素子R3と、充電電源P3と、充放電スイッチング素子SW9と、を有する。 
負電位印加キャパシタ素子C1は、一端が負電位印加回路47を接続したスイッチング素子のゲート電極Gに接続され、他端が充電抵抗素子R2を介して充電電源P3の正電位側に接続される。なお、図10において、負電位印加回路47を接続したスイッチング素子は、第8スイッチング素子SW8である。負電位印加キャパシタ素子C1は、例えば、セラミックコンデンサ、フィルムコンデンサ、マイラコンデンサ、電解コンデンサなどの一般的なコンデンサである。 
充電抵抗素子R2は、一端が負電位印加キャパシタ素子C1の他端に接続され、他端が充電電源P3の正電位側に接続される。充電電源P3は、例えば、直流電池、直流電源装置、などである。充電電源P3として、例えば、ゲートドライバ、駆動回路1の電圧出力装置9の駆動電源を用いて、他の装置と電源を共有してもよい。 
放電抵抗素子R3は、一端が負電位印加キャパシタ素子C1の他端に接続され、他端が充放電スイッチング素子SW9のドレイン電極Dに接続される。充放電スイッチング素子SW9は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。上記のように、充放電スイッチング素子SW9のドレイン電極Dは、放電抵抗素子R3の他端に接続される。ソース電極Sは、充電電源P3の0電位側に接続される。 
充放電スイッチング素子SW9のゲート-ソース間には、ゲートドライバ49が接続されている。例えば、充放電スイッチング素子SW9がnチャネルのMOSFETの場合には、ゲートドライバから正電圧を出力することで、充放電スイッチング素子SW9のソース-ドレイン間をオン状態とできる。一方、ゲートドライバから0Vを出力することで、充放電スイッチング素子SW9のソース-ドレイン間をオフ状態とできる。 
上記の電源回路に用いられる第1スイッチング素子SW1~第8スイッチング素子SW8が高速スイッチング動作可能な素子である一方、充放電スイッチング素子SW9は高速にスイッチング動作が不要である。従って、充放電スイッチング素子SW9には、安価なスイッチング素子を用いることができる。また、ゲートドライバ49は、高周波数のパルス信号を出力する必要がなく、パルス信号のデューティ比を可変とする必要もないので、安価な装置とできる。 
上記の構成を有する負電位印加回路47を用いて、以下のようにしてゲート電極Gを負電位、すなわち、ゲート-ソース間を負電圧とできる。最初に、負電位印加回路47を接続したスイッチング素子に接続された駆動回路1の電圧出力装置9から0Vを出力する。次に、充電抵抗素子R2を介して、負電位印加キャパシタ素子C1を充電する。この結果、負電位印加キャパシタ素子C1のゲート電極Gに接続された側の電位が0電位近傍となり、充電抵抗素子R2に接続された側が充電電源P3の正電位と同じ電位となった状態で、負電位印加キャパシタ素子C1に蓄電される。 
その後、充放電スイッチング素子SW9のソース-ドレイン間をオン状態とすると、負電位印加キャパシタ素子C1の正電位となった側が、放電抵抗素子R3及び充放電スイッチング素子SW9を介して、充電電源P3の0電位側に接続され、最終的に0電位へと変化する。 
上記の電位の変化に従って、負電位印加キャパシタ素子C1のゲート電極Gに接続された側の電位が0電位近傍から負電位へと変化する。このようにして、負電位印加回路47が接続されたスイッチング素子のゲート電極Gを負電位とできる。 
(その他実施形態) 以上のように、本出願において開示する技術の例示として、上記実施形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行うことは可能である。そこで、以下、他の実施の形態を例示する。 
[1] 駆動回路1の第3ダイオードD3の降伏電圧及び順方向電圧は、低い方が好ましい。例えば、第3ダイオードD3の降伏電圧は、5Vよりも小さい方が好ましい。 
[2] インバータ回路31において、駆動回路1が接続されたスイッチング素子のソース-ドレイン間に並列接続された抵抗素子R1は、インバータ回路31以外の他の電源回路においても同様に設けることができる。例えば、図7に示す降圧チョッパ型電源回路11においては、駆動回路1が接続された第2スイッチング素子SW2のソース-ドレイン間に抵抗素子R1を並列接続できる。 また、図8に示す昇圧チョッパ型電源回路21においては、駆動回路1が接続された第4スイッチング素子SW4のソース-ドレイン間に抵抗素子R1を並列接続できる。 
[3] 駆動回路1において厳密な電圧制御をするために、第1ダイオードD1及び第3ダイオードD3はツェナーダイオードとすることが好ましいが、一般的なダイオードを用いることもできる。 
[4] 図10を用いて説明した負電位印加回路47は、双方向コンバータ回路41のスイッチング素子だけでなく、他の電源回路などのスイッチング素子に対しても使用できる。
1     駆動回路1a   第1駆動回路1b   第2駆動回路3     接続端子5     電圧保持回路7     負電位発生回路9     電圧出力装置11   降圧チョッパ型電源回路13   第1入力部15   第1出力部17   ゲートドライバ21   昇圧チョッパ型電源回路23   第2入力部25   第2出力部27   ゲートドライバ31   インバータ回路33   第3入力部35   第3出力部41   双方向コンバータ回路43   第1入出力部45   第2入出力部47   負電位印加回路49   ゲートドライバC     キャパシタ素子C1   負電位印加キャパシタ素子D1   第1ダイオードD2   第2ダイオードD3   第3ダイオードD4   第4ダイオードI1   第1入力端子I2   第2入力端子I3   第3入力端子I4   第4入力端子I5   第5入力端子I6   第6入力端子IO1 第1入出力端子IO2 第2入出力端子IO3 第3入出力端子IO4 第4入出力端子L1   第1インダクタ素子L2   第2インダクタ素子L3   第3インダクタ素子O1   第1出力端子O2   第2出力端子O3   第3出力端子O4   第4出力端子O5   第5出力端子P1   第1電源P2   第2電源P3   充電電源Pi1~Pi3       入力電源R1   抵抗素子R2   充電抵抗素子R3   放電抵抗素子SW   スイッチング素子SW1 第1スイッチング素子SW2 第2スイッチング素子SW3 第3スイッチング素子SW4 第4スイッチング素子SW5 第5スイッチング素子SW6 第6スイッチング素子SW7 第7スイッチング素子SW8 第8スイッチング素子SW9 充放電スイッチング素子T1   第1端子T2   第2端子T3   第3端子VOUT      正電圧VZ1 第1電圧VZ2 第2電圧

Claims (16)

  1. 二端子間の導通状態を制御するスイッチング素子の駆動回路であって、 前記スイッチング素子のゲート電極に接続される第1端子と、 前記スイッチング素子の前記二端子のいずれかに接続される第2端子と、 第3端子と、 前記第3端子と前記第2端子との間に駆動電圧を出力する電圧出力装置と、 前記第1端子と前記第2端子との間に接続され、カソード側が前記第1端子側に向いた第1ダイオードと、前記第1ダイオードに直列接続されカソード側が前記第2端子側に向いた第2ダイオードと、を有する電圧保持回路と、 一端が前記第1端子に接続され、他端が前記第3端子に接続されたキャパシタ素子と、 カソード側が前記第3端子に接続され、アノード側が前記第1端子に接続され、前記キャパシタ素子と並列接続される第3ダイオードと、 を備える、駆動回路。
  2. 前記スイッチング素子をオン状態とする前記駆動電圧は、前記第1ダイオードをカソード側からアノード側へ導通させる第1電圧よりも大きく、かつ、前記第1電圧と前記第3ダイオードをカソード側からアノード側へ導通させる第2電圧との和以下である、請求項1に記載の駆動回路。
  3. 前記キャパシタ素子の容量は、前記ゲート電極にて形成される容量成分の容量の10倍以上である、請求項1又は2に記載の駆動回路。
  4. 前記第1ダイオードをカソード側からアノード側へ導通させる第1電圧は、前記スイッチング素子の前記二端子間を導通させるために必要な前記ゲート電極に印加する電圧よりも大きい、請求項1~3のいずれかに記載の駆動回路。
  5. 前記第1ダイオードのアノード側が前記第2端子に接続され、前記第2ダイオードのアノード側が前記第1端子に接続され、前記第1ダイオードのカソード側が前記第2ダイオードのカソード側に接続される、請求項1~4のいずれかに記載の駆動回路。
  6. 前記第1ダイオードのカソード側が前記第1端子に接続され、前記第2ダイオードのカソード側が前記第2端子に接続され、前記第1ダイオードのアノード側が前記第2ダイオードのアノード側に接続される、請求項1~4のいずれかに記載の駆動回路。
  7. 前記第1ダイオードはツェナーダイオードである、請求項1~6のいずれかに記載の駆動回路。
  8. 前記第3ダイオードはツ
    ェナーダイオードである、請求項1~7のいずれかに記載の駆動回路。
  9. 動作前に、前記スイッチング素子の二端子間をオン状態とした後にオフ状態とする、請求項1~8のいずれかに記載の駆動回路。
  10. 前記スイッチング素子のゲート電極を負電位とする負電位印加回路をさらに備える、請求項1~9のいずれかに記載の駆動回路。
  11. 前記負電位印加回路は、 一端が前記スイッチング素子のゲート電極に接続される負電位印加キャパシタ素子と、 一端が前記負電位印加キャパシタ素子の他端に接続される充電抵抗素子と、 正電位側が前記充電抵抗素子の他端に接続される充電電源と、 一端が前記負電位印加キャパシタ素子の他端に接続される放電抵抗素子と、 導通状態がオン状態とオフ状態で切り替わる二端子の一方が前記放電抵抗素子の他端に接続され、他方が前記充電電源の0電位側に接続される充放電スイッチング素子と、 を有する、請求項10に記載の駆動回路。
  12. 前記スイッチング素子の前記二端子間に並列接続される抵抗素子をさらに備える、請求項1~11のいずれかに記載の駆動回路。
  13. 入力電源の正電位側に接続される第1入力端子と、前記入力電源の0電位側に接続される第2入力端子と、を有する第1入力部と、 第1出力端子と、前記第2入力端子に接続される第2出力端子と、を有する第1出力部と、 一端が前記第1出力端子に接続される第1インダクタ素子と、 所定の周期でオン状態とオフ状態とが切り替わる二端子の一方が前記第1入力端子に接続され、他方が前記第1インダクタ素子の他端に接続される第1スイッチング素子と、 前記第1スイッチング素子とは相補的にオン状態とオフ状態とが切り替わる二端子のうちの一方が前記第1インダクタ素子の他端に接続され、他方が前記第2出力端子に接続される第2スイッチング素子と、 を有する降圧チョッパ型電源回路と、 前記第1端子が前記第2スイッチング素子のゲート電極に接続され、前記第2端子が前記第2出力端子に接続される、請求項1~12のいずれかに記載の駆動回路と、 を備える電源回路。
  14. 入力電源の正電位側に接続される第3入力端子と、前記入力電源の0電位側に接続される第4入力端子と、を有する第2入力部と 第3出力端子と、前記第4入力端子に接続される第4出力端子と、を有する第2出力部と、 一端が前記第3入力端子に接続される第2インダクタ素子と、 所定の周期でオン状態とオフ状態とが切り替わる二端子の一方が前記第2インダクタ素子の他端に接続され、他方が前記第4入力端子に接続される第3スイッチング素子と、 前記第3スイッチング素子とは相補的にオン状態とオフ状態とが切り替わる二端子の一方が前記第3出力端子に接続され、他方が前記第2インダクタ素子の他端に接続される第4スイッチング素子と、 を有する昇圧チョッパ型電源回路と、 前記第1端子が前記第4スイッチング素子のゲート電極に接続され、前記第2端子が前記第2インダクタ素子の他端に接続される、請求項1~12のいずれかに記載の駆動回路と、 を備える電源回路。
  15. 入力電源の正電位側に接続される第5入力端子と、前記入力電源の負電位側に接続される第6入力端子と、を有する第3入力部と 第5出力端子を有する第3出力部と、 所定の周期でオン状態とオフ状態とが切り替わる二端子の一方が前記第5入力端子に接続され、他方が前記第5出力端子に接続される第5スイッチング素子と、 所定の周期でオン状態とオフ状態とが切り替わる二端子の一方が前記第5出力端子に接続され、他方が前記第6入力端子に接続される第6スイッチング素子と、 を有する回路を1つのアームとして含むインバータ回路と、 前記第1端子が前記第5スイッチング素子又は前記第6スイッチング素子の少なくとも一方のゲート電極に接続され、ゲート電極に前記第1端子が接続した前記第5スイッチング素子又は前記第6スイッチング素子の二端子の一方に前記第2端子が接続される、請求項1~12のいずれかに記載の駆動回路と、 を備える電源回路。
  16. 第1電源の正電位側に接続される第1入出力端子と、前記第1電源の0電位側に接続される第2入出力端子と、を有する第1入出力部と、 前記第1電源よりも電圧が低い第2電源の正電位側に接続される第3入出力端子と、前記第2電源の0電位側及び前記第2入出力端子に接続される第4入出力端子と、を有する第2入出力部と、 一端が前記第3入出力端子に接続される第3インダクタ素子と、 前記第1電源から前記第2電源へ電力を供給するときに所定の周期でオン状態とオフ状態とが切り替わる二端子の一方が前記第1入出力端子に接続され、他方が前記第3インダクタ素子の他端に接続される第7スイッチング素子と、 前記第2電源から前記第1電源へ電力を供給するときに所定の周期でオン状態とオフ状態とが切り替わる二端子の一方が前記第3インダクタ素子の他端に接続され、他方が前記第2入出力端子に接続される第8スイッチング素子と、 を有する双方向コンバータ回路と、 前記第1端子が前記第7スイッチング素子のゲート電極に接続され、前記第2端子が前記第3インダクタ素子の他端に接続される、請求項1~11のいずれかに記載の駆動回路である第1駆動回路と、 前記第1端子が前記第8スイッチング素子のゲート電極に接続され、前記第2端子が前記第2入出力端子に接続される、請求項1~11のいずれかに記載の駆動回路である第2駆動回路と、 を備える電源回路。
PCT/JP2019/030987 2018-08-09 2019-08-06 駆動回路及び電源回路 WO2020032062A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020535810A JP7310819B2 (ja) 2018-08-09 2019-08-06 駆動回路及び電源回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018149875 2018-08-09
JP2018-149875 2018-08-09

Publications (1)

Publication Number Publication Date
WO2020032062A1 true WO2020032062A1 (ja) 2020-02-13

Family

ID=69414708

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/030987 WO2020032062A1 (ja) 2018-08-09 2019-08-06 駆動回路及び電源回路

Country Status (2)

Country Link
JP (1) JP7310819B2 (ja)
WO (1) WO2020032062A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220353971A1 (en) * 2019-08-12 2022-11-03 Signify Holding B.V. Mosfet circuit, for example for use in a tapped linear driver, and surge protection method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372713A (ja) * 1989-08-11 1991-03-27 Nippon Telegr & Teleph Corp <Ntt> Mosfetの駆動回路
JP2007312456A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 電力変換装置の駆動方式
JP2010098850A (ja) * 2008-10-16 2010-04-30 Daikin Ind Ltd インバータ及びインバータにおけるスイッチング制御方法
JP2018046736A (ja) * 2016-09-08 2018-03-22 パナソニックIpマネジメント株式会社 絶縁ゲート型半導体素子駆動装置及び絶縁ゲート型半導体素子駆動システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372713A (ja) * 1989-08-11 1991-03-27 Nippon Telegr & Teleph Corp <Ntt> Mosfetの駆動回路
JP2007312456A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 電力変換装置の駆動方式
JP2010098850A (ja) * 2008-10-16 2010-04-30 Daikin Ind Ltd インバータ及びインバータにおけるスイッチング制御方法
JP2018046736A (ja) * 2016-09-08 2018-03-22 パナソニックIpマネジメント株式会社 絶縁ゲート型半導体素子駆動装置及び絶縁ゲート型半導体素子駆動システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220353971A1 (en) * 2019-08-12 2022-11-03 Signify Holding B.V. Mosfet circuit, for example for use in a tapped linear driver, and surge protection method
US11937352B2 (en) * 2019-08-12 2024-03-19 Signify Holding B.V. MOSFET circuit, for example for use in a tapped linear driver, and surge protection method

Also Published As

Publication number Publication date
JP7310819B2 (ja) 2023-07-19
JPWO2020032062A1 (ja) 2021-08-12

Similar Documents

Publication Publication Date Title
US9240739B2 (en) Driving system for driving switching element
Seidel et al. A fully integrated three-level 11.6 nC gate driver supporting GaN gate injection transistors
JP5086030B2 (ja) 過電圧保護回路およびそれを用いた電子機器
US9025348B2 (en) Drive circuit
JP5206198B2 (ja) 電力変換回路の駆動回路
US20150326114A1 (en) Self-bootstrap driving circuit and dc-dc converter
US10243451B1 (en) System and method for powering a switching converter
CN110798053A (zh) 用于开关氮化镓(GaN)器件的驱动器
US9490800B2 (en) Control circuit of semiconductor switching element
US7848125B2 (en) Keep-alive for power stage with multiple switch nodes
US10985748B2 (en) Drive voltage booster
JP7310819B2 (ja) 駆動回路及び電源回路
JP2011229011A (ja) スイッチングトランジスタの制御回路およびそれを用いた電力変換装置
CN113711481B (zh) 驱动电路
US9660513B2 (en) Switching device
JP5839899B2 (ja) 逆流防止回路ならびにそれを用いた降圧型dc/dcコンバータ、その制御回路、充電回路、電子機器
JP2020039204A (ja) 駆動対象スイッチの駆動回路
US10097010B2 (en) Control of freewheeling voltage
JP7426397B2 (ja) パワー半導体スイッチの駆動回路に電圧を供給するためのパワーエレクトロニクスデバイスおよび方法
US20240088781A1 (en) Dc-dc converter
JP2020188673A (ja) 電気回路及び電源装置
JP6083923B2 (ja) 充電装置
JP6939087B2 (ja) 集積回路装置
JP6801343B2 (ja) 電力変換器
JP2002044940A (ja) Mosスイッチング回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19847393

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020535810

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19847393

Country of ref document: EP

Kind code of ref document: A1