JP6418113B2 - 駆動回路制御装置 - Google Patents
駆動回路制御装置 Download PDFInfo
- Publication number
- JP6418113B2 JP6418113B2 JP2015177731A JP2015177731A JP6418113B2 JP 6418113 B2 JP6418113 B2 JP 6418113B2 JP 2015177731 A JP2015177731 A JP 2015177731A JP 2015177731 A JP2015177731 A JP 2015177731A JP 6418113 B2 JP6418113 B2 JP 6418113B2
- Authority
- JP
- Japan
- Prior art keywords
- drive
- elements
- power
- pulse signal
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
しかし現実には、駆動回路からパワースイッチング素子へ出力されるゲート信号の遅延ばらつき(スキュー)や、パワースイッチング素子の冷却性能等のばらつきが存在する。そのため、複数のパワースイッチング素子の負荷は均等とならず、負荷が偏重する特定の素子の劣化が進むおそれがある。
本発明は、このような点に鑑みて創作されたものであり、その目的は、並列接続された複数のパワースイッチング素子の負荷を簡易な構成で平衡化する駆動回路制御装置を提供することにある。
この駆動回路制御装置は、平衡制御部(34)と、信号出力回路(41、42)と、素子状態検出部(33)と、を備える。平衡制御部は、少なくとも、複数のパワースイッチング素子によるスイッチング損失を所定期間での平均で均等にするように、駆動回路毎に駆動パルス信号を生成する。信号出力回路は、個別信号線(61、62)を経由して、複数の駆動回路に駆動パルス信号を出力する。素子状態検出部は、複数のパワースイッチング素子の導通負荷状態を検出する。
平衡制御部は、複数のパワースイッチング素子の導通負荷状態の差に応じて、さらに複数のパワースイッチング素子による導通損失を所定期間での平均で均等にするように、駆動回路毎に駆動パルス信号を生成する。
ここで、スイッチング損失調整時間は、複数の駆動回路によるゲート信号の最大スキューよりも長く設定されることが好ましい。
特許文献1の従来技術のように複数のパワースイッチング素子の動作を揃える必要が無いため、高分解能のタイマ等が不要となり、装置構成を簡易にすることができる。
以下の実施形態の説明では、名詞の前に付く「スイッチング」を「SW」と記す。例えば「スイッチング素子」を「SW素子」と記し、「スイッチング損失」を「SW損失」と記す。一方、動詞として用いる場合は、「スイッチングする」と表記する。
従来、数十〜数百Vの高電圧システムでは、一般にIGBT(絶縁ゲートバイポーラトランジスタ)等が用いられている。なお、本明細書では、IGBTのベース電極をFET(電界効果トランジスタ)と同様に「ゲート」と呼ぶ。各パワーSW素子のゲートには、ON/OFFを切り替えるゲート信号が、対応する駆動回路から入力される。
本発明の第1実施形態について、図1〜図4を参照して説明する。
まず図1に、第1実施形態の駆動回路制御装置301、及び、駆動回路制御装置301の適用対象である並列負荷801の概略構成を示す。並列負荷801は、「複数」の単純な例として、二つのパワーモジュール10、20が並列に接続されている。この並列負荷801の一単位が、例えば、三相交流インバータのうちU相上アームの部分に相当する。つまり、三相交流インバータでは、六単位の並列負荷801がブリッジ接続される。
第1駆動回路15は、動作電源12、ON駆動用スイッチ13、OFF駆動用スイッチ14を含む。ON、OFF駆動用スイッチ13、14は、数V程度の低電圧で動作し、例えばMOSFETで構成される。ON駆動用スイッチ13がONすると、パワーSW素子16のゲートにゲート電圧が印加され、コレクタ−エミッタ間が導通する。OFF駆動用スイッチ14がONすると、ゲート電圧がエミッタと同電位となり、コレクタ−エミッタ間の導通が遮断される。これらのON駆動用スイッチ13及びOFF駆動用スイッチ14の出力信号を合わせてゲート信号という。ゲート信号により、パワーSW素子16のSW動作が制御される。
第2駆動回路25は、動作電源22、ON駆動用スイッチ23、OFF駆動用スイッチ24を含む。その構成及び作用は第1駆動回路15と同様であるため、説明を省略する。
二つのパワーモジュール10、20を構成する駆動回路15、25、及び、パワーSW素子16、26の電気的仕様は、それぞれ同等である。そして、第1パワーSW素子16及び第2パワーSW素子26は、コレクタ同士、及びエミッタ同士が接続されている。
また、図中及び明細書中で、適宜、第1パワーSW素子16を「SWA」、第2パワーSW素子26を「SWB」と記す。
図9に示すように、比較例の駆動方式309では、基準パルス信号P0が信号出力回路49からそのまま信号線690に出力される。基準パルス信号P0としては、例えばインバータ出力電圧がPWM制御されるシステムにおけるPWM信号等が用いられる。このように比較例には「駆動回路制御装置」と呼べるような構成が存在しないため、単に「駆動方式」という。
信号線690は、駆動回路15、25(A、B)に接続される二つの信号線691、692に分岐する。第1駆動回路15(A)及び第2駆動回路25(B)には、同一の基準パルス信号P0が入力される。なお、分岐後の信号線691、692を等長にすることで寄生インダクタンスを揃えることができる。
基準パルス信号P0は、共通の信号線690から分岐した信号691、692を経由して駆動回路15、25(A、B)に入力される。駆動回路15、25は、それぞれ、基準パルス信号P0に基づいてパワーSW素子16、26にゲート信号A、Bを出力する。
基準パルス信号P0の出力タイミングである基準タイミングt0からゲート信号A、Bの出力タイミングta、tbまでの遅延時間にはばらつき、すなわちスキューが生じる。以下、ゲート信号Bの遅延時間はゲート信号Aの遅延時間より長いものと仮定する。さらに簡単のため、ゲート信号Aの遅延時間はゼロであるとする。
パワーSW素子16、26(SWA、SWB)は、ゲート信号A、Bに応じてスイッチングする。また、先行するゲート信号Aの出力タイミングtaから両方のパワーSW素子16、26の動作完了時tfまでの期間を「SW期間」とする。
一方、高速素子では、スキューがSW期間に対し同等のオーダー、例えば2分の1程度になる場合が生じ得る。この場合、先にONするSWAのサージ電流IAは急激に立ち上がり、ピークが過大となる。そのため、電流IAと電圧Vとの積に比例するSW損失が増大し、負過偏重の影響も大きくなる。
本実施形態では、ゲート信号のスキューをゼロにし、複数のパワーSW素子の動作を揃えるのでなく、複数のパワーSW素子の動作に意図的に差を生じさせ、負荷偏重を発生させる。そして、複数のパワーSW素子が順に交替しつつ負荷偏重を負担することにより、所定期間での平均で、各パワーSW素子の負荷を均等にすることを特徴とする。
ここで、一般にパワーSW素子による損失には、SW時に発生するSW損失と、導通時に発生する導通損失とが含まれる。特に第1実施形態では、複数のパワーSW素子によるSW損失を均等にする点に着目する。
駆動回路制御装置301は、平衡制御部34、及び信号出力回路41、42等を含む。駆動回路制御装置301には、例えばPWM信号等の基準パルス信号P0が入力される。平衡制御部34は、基準パルス信号P0に基づき、第1駆動回路15への駆動パルス信号PAと、第2駆動回路25への駆動パルス信号PBとを生成する。このとき、平衡制御部34は、パワーSW素子16、26によるSW損失を所定期間での平均で均等とするように、駆動パルス信号PA、PBを生成する。
信号出力回路41、42は、個別信号線61、62を経由して、駆動回路15、25に駆動パルス信号PA、PBを出力する。
平衡制御部34の演算は、インバータ出力電圧を制御するECU等の上位制御装置からの演算タイミング信号に従って実行される。又は、駆動回路制御装置301を上位制御装置であるインバータECUの内部に設けてもよい。
なお、SWA、SWBのOFFタイミングについても、同様の交替制御が実行される。
また、上述の比較例の図11に準じ、ゲート信号Aは、駆動パルス信号PAの出力タイミングと同時に出力され、ゲート信号Bは駆動パルス信号PBの出力タイミングから時差δだけ遅延して出力されるものと仮定する。
交替制御周期の前半ではSWAを当番素子とし、SWBを非番素子とする。このとき、平衡制御部34は、当番素子SWAへの駆動パルス信号PAの出力タイミングを基準タイミングt0に一致させる。当番素子SWAは、基準タイミングt0と同時のタイミングtaにONする。
また、平衡制御部34は、非番素子SWBへの駆動パルス信号PBの出力タイミングを、基準タイミングt0からSW損失調整時間SW_tだけ遅延させたオフセットタイミングt*とする。非番素子SWBは、オフセットタイミングt*からスキュー相当の時差δ後のタイミングtbにONする。
また、平衡制御部34は、非番素子SWAへの駆動パルス信号PAの出力タイミングを、基準タイミングt0からSW損失調整時間SW_tだけ遅延させたオフセットタイミングt*とする。非番素子SWAは、オフセットタイミングt*と同時のタイミングtaにONする。
この構成により、ゲート信号A、Bのスキューにかかわらず、当番素子は常に先にONし、サージ電流の負荷を受ける。つまり、負過偏重を意図的に発生させる。そして、交替制御一周期において、SWA及びSWBは、同じ回数である(N/2)回ずつ当番素子を担当する。したがって、交替制御周期の平均では、SWA及びSWBによるSW損失は均等となる、なお、例えばSiC−MOSFETは、瞬間電流に対する電流許容値が比較的高いため、サージ電流の負荷を受けることについての問題は生じない。
図3に示すメインフローチャートにおいて、S1では、交替制御一周期のSW規定回数Nを設定する。規定回数Nは、並列接続されるパワーモジュールの数であるM以上に設定される。本実施形態では、Nは2以上に設定される。また、各素子の当番回数を均等にするため、規定回数Nは、Mの倍数、すなわち、本実施形態では偶数に設定されることが好ましい。ただし、N>>Mの場合、NがMの倍数でなくても、各素子のSW回数が不均等になることの影響は小さくなる。
S3では、交替制御による駆動パルス信号の出力を継続するか判断する。NOの場合、メインルーチンを終了する。
S501では、交替制御のサブルーチンを一回実行する。交替制御のサブルーチンが実行されると、S43では、SW連続回数Xをインクリメントする。
S51では、SW連続回数Xが(N/2)より小さいか判断する。S51でYESのとき、「0≦X<(N/2)」であり、交替制御周期の前半であることを意味する。S51でNOのとき、「(N/2)≦X<N」であり、交替制御周期の後半であることを意味する。
以下、交替制御周期の前半のステップ番号を50番台、交替制御周期の後半のステップ番号を60番台とし、対応するステップ番号の一の位を同じ数字で表す。特にS54及びS64のステップが「SW損失平衡化処理」に相当する。
S52では、当番素子SWAへの駆動パルス信号PAの出力タイミングを基準タイミングt0に設定し、S53にて第1駆動回路(A)15へ駆動パルス信号PAを出力する。
S54では、非番素子SWBへの駆動パルス信号PBの出力タイミングを、式(1)により、基準タイミングt0に対しSW損失調整時間SW_tだけ遅延させるようにオフセットする。そして、S57で第2駆動回路(B)25へ駆動パルス信号PBを出力する。
t*=t0+SW_t ・・・(1)
S62では、当番素子SWBへの駆動パルス信号PBの出力タイミングを基準タイミングt0に設定し、S63にて第2駆動回路(B)25へ駆動パルス信号PBを出力する。
S64では、非番素子SWAへの駆動パルス信号PAの出力タイミングを、S54と同様に設定する。そして、S67で第1駆動回路(A)15へ駆動パルス信号PAを出力する。
第1実施形態の駆動回路制御装置は、以下のような効果を奏する。
(1)複数のパワーモジュール10、20が並列接続された並列負荷801において、駆動回路15、26のゲート信号スキュー等にかかわらず、複数のパワーSW素子16、26によるSW損失を、交替制御一周期の平均で均等にすることができる。これにより、複数のパワーSW素子の負荷を簡易な構成で平衡化し、特定のパワーSW素子の劣化が進むことを防止することができる。よって、並列負荷801が含まれるインバータ、DC/DCコンバータ等のシステムの品質や信頼性の向上を図ることができる。
それに対し第1実施形態の制御では、複数のパワーSW素子16、26の動作に意図的に差を生じさせ、負荷偏重を発生させる。そして、交替制御の一周期で各パワースイッチング素子が当番素子を輪番し、負荷を均等に負担する。
特許文献1の従来技術のように複数のパワーSW素子16、26の動作を揃える必要が無いため、高分解能のタイマ等が不要となり、装置構成を簡易にすることができる。
第2実施形態による駆動回路制御装置について、図5〜図8を参照して説明する。図5〜図8は、それぞれ、第1実施形態の図1〜図4に対応するものである。第1実施形態と実質的に同一の構成、又は、フローチャートにおける実質的に同一のステップには同一の符号又はステップ番号を付して説明を省略する。また、説明に関する注意事項等は、第1実施形態の説明に準じる。
パワーSW素子16、26自体の電気的性能が同等であっても、素子の搭載位置や周辺物との接触程度の差により冷却性能にばらつきが生じる。そこで、素子温度検出部33が素子温度Temp_A、Temp_Bを検出することにより、駆動回路制御装置302は、パワーSW素子16、26の導通負荷が反映された情報を取得することができる。
平衡制御部34は、第1実施形態によるSW損失調整に加え、さらに素子温度差ΔTに応じて、パワーSW素子16、26の導通損失を所定期間での平均で均等にするように、駆動回路15、25毎に駆動パルス信号PA、PBを生成する。なお、導通損失を調整する所定期間は、SW損失調整の所定期間とは一致しなくてもよい。
図6には、図2と同様の情報に加え、素子温度差ΔTの値を示す。ここで、素子温度差ΔTの閾値をΔTthとすると、「−ΔTth≦ΔT≦ΔTth」の範囲は、素子温度差ΔTの適正範囲、すなわち、SWAとSWBとの導通負荷状態が均等と認められる範囲である。
S55でYESのとき、S56にて、非番素子SWBへの駆動パルス信号PBの出力タイミングを、S54で設定されたオフセットタイミングt*から、式(2)により、さらにオフセットタイミングt**に変更する。
t**=t*+CO_t=t0+SW_t+CO_t ・・・(2)
S55でNOのとき、S54で設定されたオフセットタイミングt*が維持される。
交替制御周期の前半に実行されるS65、S66についても同様である。また、この交替制御は、SWA、SWBのOFFタイミングについても同様に実行可能である。
よって、並列負荷802においてパワーSW素子16、26の冷却特性にばらつきがある場合であっても、各パワーSW素子が担う駆動負荷を平衡化し、特定のパワーSW素子の劣化が進むことを防止することができる。よって、並列負荷802が含まれるインバータ、DC/DCコンバータ等のシステムの品質や信頼性をより向上させることができる。
(ア)駆動回路15、25及びパワーSW素子16、26は、パワーモジュール10、20の形態をなさず、単独の素子の形態で設けられてもよい。この場合、モジュールICに比べ、ばらつき要素はパワーSW素子のみとなり、ばらつきによる影響は小さくなる傾向にある。そのため、パワーSW素子のばらつきを管理選別するという方法も取り得る。
しかし、本発明を適用することにより上記実施形態と同様の効果が得られるため、選別が不要となり、管理工数を低減することができる。
例えば、三つのパワーモジュールをA、B、Cとすると、交替制御では、一周期の3分の1の期間ずつ、当番素子を含むパワーモジュールをA→B→Cと輪番するように制御すればよい。
なお、PWM信号のように基準信号が電気角等の位相で定義される信号の場合、時間軸の「遅延」及び「先行」を、位相軸の「遅角」及び「進角」と言い換えてもよい。
[2].当番素子への駆動パルス信号の出力タイミングを基準タイミングt0より先行させ、非番素子への駆動パルス信号の出力タイミングを基準タイミングt0以後とする。
[3].当番素子への駆動パルス信号の出力タイミング、非番素子への駆動パルス信号の出力タイミングとも、基準タイミングt0より先行させる。
さらに、導通損失を調整する方法として、各パルスのパルス幅、すなわちパワーSW素子のON時間を調整するようにしてもよい。
以上、本発明は、上記実施形態になんら限定されるものではなく、発明の趣旨を逸脱しない範囲において種々の形態で実施可能である。
15、25・・・駆動回路、
16、26・・・パワースイッチング素子、
301、302・・・駆動回路制御装置、
33・・・素子温度検出部(素子状態検出部)、
34・・・平衡制御部、
41、42・・・信号出力回路、
61、62・・・信号線。
Claims (9)
- 並列接続された複数のパワースイッチング素子(16、26)にゲート信号を出力する複数の駆動回路(15、25)に対して駆動パルス信号を出力し、前記複数の駆動回路の動作を制御する駆動回路制御装置であって、
少なくとも、前記複数のパワースイッチング素子によるスイッチング損失を所定期間での平均で均等にするように、前記駆動回路毎に駆動パルス信号を生成する平衡制御部(34)と、
個別信号線(61、62)を経由して、前記複数の駆動回路に駆動パルス信号を出力する信号出力回路(41、42)と、
前記複数のパワースイッチング素子の導通負荷状態を検出する素子状態検出部(33)と、
を備え、
前記平衡制御部は、前記複数のパワースイッチング素子の導通負荷状態の差に応じて、さらに前記複数のパワースイッチング素子による導通損失を所定期間での平均で均等にするように、前記駆動回路毎に駆動パルス信号を生成する駆動回路制御装置。 - 前記平衡制御部は、前記複数のパワースイッチング素子から、一つ以上の当番素子、及び、前記当番素子以外の非番素子を順番に交替させるように選定し、
前記当番素子への駆動パルス信号の出力タイミングに対し前記非番素子への駆動パルス信号の出力タイミングをスイッチング損失調整時間だけ相対的に遅延させるように基準パルス信号をオフセットさせる交替制御を実行する請求項1に記載の駆動回路制御装置。 - 前記スイッチング損失調整時間は、前記複数の駆動回路によるゲート信号の最大スキューよりも長く設定される請求項2に記載の駆動回路制御装置。
- 前記平衡制御部は、前記当番素子を一つずつ順番に交替させるように選定する請求項2または3に記載の駆動回路制御装置。
- 前記素子状態検出部は、前記複数のパワースイッチング素子の導通負荷状態として素子温度を検出し、
前記平衡制御部は、前記複数のパワースイッチング素子の素子温度の差に応じて、さらに前記複数のパワースイッチング素子による導通損失を所定期間での平均で均等にするように、前記駆動回路毎に駆動パルス信号を生成するものであり、
前記交替制御の実行時に、前記非番素子の素子温度が前記当番素子の素子温度に対し所定の温度差閾値を超えて高いとき、前記平衡制御部は、前記非番素子への駆動パルス信号の出力タイミングをさらに導通損失調整時間だけ相対的に遅延させるように前記基準パルス信号をオフセットさせる請求項2〜4のいずれか一項に記載の駆動回路制御装置。 - 前記素子状態検出部は、前記複数のパワースイッチング素子の導通負荷状態として素子温度を検出し、
前記平衡制御部は、素子温度の高い前記パワースイッチング素子ほど導通損失を低減させるように駆動パルス信号を生成する請求項1〜4のいずれか一項に記載の駆動回路制御装置。 - 対応する前記駆動回路及び前記パワースイッチング素子は、パワーモジュール(10、20)の形態をなしている請求項1〜6のいずれか一項に記載の駆動回路制御装置。
- 前記複数のパワースイッチング素子は、前記複数の駆動回路によるゲート信号のスキューと同等の時間でスイッチング可能な高速素子である請求項1〜7のいずれか一項に記載の駆動回路制御装置。
- 前記複数のパワースイッチング素子は、SiC素子又はGaN素子である請求項8に記載の駆動回路制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015177731A JP6418113B2 (ja) | 2015-09-09 | 2015-09-09 | 駆動回路制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015177731A JP6418113B2 (ja) | 2015-09-09 | 2015-09-09 | 駆動回路制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017055259A JP2017055259A (ja) | 2017-03-16 |
JP6418113B2 true JP6418113B2 (ja) | 2018-11-07 |
Family
ID=58317520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015177731A Active JP6418113B2 (ja) | 2015-09-09 | 2015-09-09 | 駆動回路制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6418113B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7040125B2 (ja) | 2018-02-28 | 2022-03-23 | 株式会社デンソー | 駆動対象スイッチの駆動回路 |
JP7176200B2 (ja) * | 2018-02-28 | 2022-11-22 | 株式会社デンソー | スイッチの駆動回路 |
JP7051008B2 (ja) | 2019-05-29 | 2022-04-08 | 三菱電機株式会社 | 並列駆動装置及び電力変換装置 |
JP2022014594A (ja) * | 2020-07-07 | 2022-01-20 | 東芝三菱電機産業システム株式会社 | 電力変換装置、半導体スイッチ装置及び製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5399908A (en) * | 1992-06-26 | 1995-03-21 | Kollmorgen Corporation | Apparatus and method for forced sharing of parallel MOSFET switching losses |
JP2004289938A (ja) * | 2003-03-24 | 2004-10-14 | Fujitsu General Ltd | 半導体素子の並列駆動回路 |
JP5006771B2 (ja) * | 2007-11-29 | 2012-08-22 | 三菱電機株式会社 | 並列駆動装置 |
DE112012006181B4 (de) * | 2012-04-06 | 2017-08-31 | Mitsubishi Electric Corporation | Komposithalbleiterschaltvorrichtung |
JP5541337B2 (ja) * | 2012-10-18 | 2014-07-09 | 富士電機株式会社 | スイッチング素子の駆動方法 |
JP6461476B2 (ja) * | 2014-02-28 | 2019-01-30 | ローム株式会社 | Fet並列回路セルおよび疑似高電圧fetモジュール |
-
2015
- 2015-09-09 JP JP2015177731A patent/JP6418113B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017055259A (ja) | 2017-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6418113B2 (ja) | 駆動回路制御装置 | |
EP2445110B1 (en) | Gate driver unit for electrical switching device | |
JP6045765B1 (ja) | 電力変換装置およびこれを適用した車両駆動システム | |
JP6290118B2 (ja) | インバータ制御装置、電力変換装置、および、車両 | |
JP4942569B2 (ja) | 電力変換装置 | |
CN108141127B (zh) | 功率半导体元件的驱动电路、电力变换组件以及电力变换装置 | |
US8987936B2 (en) | Method and apparatus for peak shifting adjustment | |
JP2010213407A (ja) | 電力変換装置及びその制御方法 | |
TW200924366A (en) | Matrix converter | |
JPWO2018061433A1 (ja) | インバータの制御方法、制御装置及びインバータ | |
CN107852106B (zh) | 对并联连接的功率器件的控制 | |
JP4911241B1 (ja) | 電力変換装置 | |
JP7051008B2 (ja) | 並列駆動装置及び電力変換装置 | |
JP2017158319A (ja) | パワー半導体素子の制御回路、パワー半導体素子の制御方法および電力変換装置 | |
JP2020072597A (ja) | 電力変換装置、電力変換システム及び電力変換方法 | |
JP7243735B2 (ja) | 電力変換装置、電力変換システム及び電力変換方法 | |
US10084439B2 (en) | Driver circuit | |
TWI784727B (zh) | 馬達驅動電路及馬達模組 | |
JP5712794B2 (ja) | ゲートタイミング制御回路 | |
JP7283402B2 (ja) | モータ制御装置 | |
JP6376049B2 (ja) | 回転機の制御装置 | |
JP6171664B2 (ja) | 高圧インバータの2段変化防止装置 | |
JP7059768B2 (ja) | スイッチ駆動回路 | |
JP6368187B2 (ja) | インバータ装置 | |
WO2023190174A1 (ja) | モータ制御装置、モータモジュール、モータ制御プログラム、およびモータ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180924 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6418113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |