JP6461476B2 - Fet並列回路セルおよび疑似高電圧fetモジュール - Google Patents
Fet並列回路セルおよび疑似高電圧fetモジュール Download PDFInfo
- Publication number
- JP6461476B2 JP6461476B2 JP2014038129A JP2014038129A JP6461476B2 JP 6461476 B2 JP6461476 B2 JP 6461476B2 JP 2014038129 A JP2014038129 A JP 2014038129A JP 2014038129 A JP2014038129 A JP 2014038129A JP 6461476 B2 JP6461476 B2 JP 6461476B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sic
- misfet
- fet
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013307 optical fiber Substances 0.000 claims description 19
- 230000010355 oscillation Effects 0.000 claims description 19
- 238000009413 insulation Methods 0.000 claims description 18
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims description 6
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 claims description 4
- 229910001416 lithium ion Inorganic materials 0.000 claims description 4
- 238000010521 absorption reaction Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 31
- 239000010410 layer Substances 0.000 description 23
- 229910010271 silicon carbide Inorganic materials 0.000 description 23
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 16
- 210000000746 body region Anatomy 0.000 description 14
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000005684 electric field Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- -1 for example Polymers 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 2
- 229920006362 Teflon® Polymers 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 229920013716 polyethylene resin Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0009—AC switches, i.e. delivering AC power to a load
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
基本技術に係るFET並列回路セル10Aは、図1に示すように、並列接続された複数のSi−MISFETQM1、QM2、QM3、…、QM6と、複数のSi−MISFETQM1、QM2、QM3、…、QM6のゲートにそれぞれ接続された複数のゲートドライブ回路121A、122A、123A、…、126Aと、複数のゲートドライブ回路121A、122A、123A、…、126Aにゲート駆動信号を供給するOE変換器14Aと、複数のゲートドライブ回路121A、122A、123A、…、126AとOE変換器14Aに電源を供給する絶縁型DC/DC変換器16Aとを備える。OE変換器14Aには、光ファイバーケーブル18Aを介してON/OFF信号が供給され、一方、絶縁型DC/DC変換器16Aには、ゲートドライブ電圧供給線20Aを介して、例えば、+24VのDC電圧が供給される。Si−MISFETQM1、QM2、QM3、…、QM6のドレインは、正側電力端子P(+)に共通接続され、Si−MISFETQM1、QM2、QM3、…、QM6のソースは、負側電力端子N(−)に共通接続されている。
6並列のSi−MISFETQM1、QM2、QM3、…、QM6を備えるFET並列回路セル101A、102A、103A、…、108Aを8直列に接続して、疑似高電圧FETモジュール1Aを実現する。
(FET並列回路セル)
第1の実施の形態に係るFET並列回路セル10は、図3に示すように、並列接続された複数のSiC−MISFETQS1、QS2、QS3、…、QS6と、複数のSiC−MISFETQS1、QS2、QS3、…、QS6のゲートにそれぞれ接続された複数のゲートドライブ回路121、122、123、…、126と、複数のゲートドライブ回路121、122、123、…、126にゲート駆動信号を供給するOE変換器14と、複数のゲートドライブ回路121、122、123、…、126とOE変換器14に電源を供給する絶縁型DC/DC変換器16とを備える。OE変換器14には、光ファイバーケーブル18を介してON/OFF信号が供給され、一方、絶縁型DC/DC変換器16には、ゲートドライブ電圧供給線20を介して、例えば、+24VのDC電圧が供給される。SiC−MISFETQS1、QS2、QS3、…、QS6のドレインは、正側電力端子P(+)に共通接続され、SiC−MISFETQS1、QS2、QS3、…、QS6のソースは、負側電力端子N(−)に共通接続されている。
第1の実施の形態に係る疑似高電圧FETモジュール1は、図4に示すように、上記のFET並列回路セル10を複数段直列接続したスイッチング回路4と、スイッチング回路4を構成する複数のFET並列回路セル101、102、103、…、108にそれぞれ光ファイバーケーブル181、182、183、…、188を介して接続される複数のEO変換器221、222、223、…、228と、複数のEO変換器221、222、223、…、228にそれぞれ接続され、スイッチング回路4を構成する複数のFET並列回路セル101、102、103、…、108を実質的に同時にオン/オフ制御可能な複数のパルスディレー回路241、242、243、…、248とを備える。光ファイバーケーブル181、182、183、…、188は、光ファイバーケーブル束180としてバンドル化可能である。パルスディレー回路241、242、243、…、248は、例えば、FPGA(Field Programmable Gate Array)回路などで構成可能である。
(FET並列回路セル)
第2の実施の形態に係るFET並列回路セル10は、図5に示すように、SiC−MISFETQS1、QS2、QS3、…、QS6と並列接続され、サージ電圧を吸収するサージ吸収回路26を備える。ここで、サージ吸収回路26は、定電圧素子、アバランシェダイオード(ABD:Avalanche Breakdown Diode)などを備えていても良い。その他の構成は、第1の実施の形態に係るFET並列回路セル10と同様である。
第2の実施の形態においても、図4と同様に、SiC−MISFETQS1、QS2、QS3、…、QS6およびサージ吸収回路26を備える複数のFET並列回路セル101、102、103、…、108を直列接続して、疑似高電圧FETモジュール1を実現可能である。SiC−MISFETQS1、QS2、QS3、…、QS6として、定格ドレイン・ソース間電圧1200V、定格ドレインパルス電流80AのSiC−MISFETを適用した場合、定格スイッチング電圧9.6kV、定格スイッチング電流480Aの疑似高電圧FETモジュール1を実現可能である。
(FET並列回路セル)
絶縁型DC/DC変換器16には、トランス絶縁型DC/DC変換器、或いはワイヤレス給電型の絶縁型DC/DC変換器を適用可能である。
第3の実施の形態においても、第1〜第2の実施の形態と同様に、複数のFET並列回路セルを直列接続して、疑似高電圧FETモジュールを実現可能である。
(FET並列回路セル)
ワイヤレス給電型の絶縁型DC/DC変換器28を適用した第3の実施の形態の変形例に係るFET並列回路セル34の模式的ブロック構成は、図8に示すように表される。
第3の実施の形態の変形例に係るFET並列回路セル34は、蓄電回路42を設けることで、DC+24V電源喪失時においても各FET並列回路セルが同時にオフできるようになる。DC+24V電源喪失時においても回路内のSiC−MISFETが異常電圧によって破壊されることを回避可能であるため、信頼性の高い疑似高電圧FETモジュールを実現可能である。
(MIS型リレー回路セル)
第1〜第3の実施の形態に係るFET並列回路セルを構成するSiC−MISFETは、AC負荷をスイッチング可能なバイポーラ型であっても良い。
第4の実施の形態に係る疑似高電圧FETモジュール2は、図11に示すように、上記のMIS型リレー回路セル44を複数段直列接続したスイッチング回路8と、スイッチング回路8を構成する複数のMIS型リレー回路セル441、442、443、…、448にそれぞれ光ファイバーケーブル181、182、183、…、188を介して接続される複数のEO変換器221、222、223、…、228と、複数のEO変換器221、222、223、…、228にそれぞれ接続され、スイッチング回路4を構成する複数のMIS型リレー回路セル441、442、443、…、448を同時にオン/オフ制御可能な複数のパルスディレー回路241、242、243、…、248とを備える。光ファイバーケーブル181、182、183、…、188は、光ファイバーケーブル束180としてバンドル化可能である。パルスディレー回路241、242、243、…、248は、例えば、FPGA回路などで構成可能である。
―SiC DIMISFET―
第1〜第4の実施の形態に係る疑似高電圧FETモジュール1・2に適用可能な半導体デバイス100の例であって、SiC DI(Double Implanted)MISFETの模式的断面構造は、図12に示すように表される。
第1〜第4の実施の形態に係る疑似高電圧FETモジュール1・2に適用可能な半導体デバイス100の例であって、SiC TMISFETの模式的断面構造は、図13に示すように表される。
上記のように、第1〜第4の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
4、8…スイッチング回路
10、101、102、103、…、108、34、34A…FET並列回路セル
12、121、122、123、…、126…ゲートドライブ回路
14…OE変換器
16、28、28A…絶縁型DC/DC変換器
18、181、182、183、…、188…光ファイバーケーブル
20…ゲートドライブ電圧供給線
21…バッファ回路
22、221、222、223、…、226…EO変換器
241、242、243、…、246…パルスディレー回路
26…サージ吸収回路
30、30A…SiC−MISFET駆動回路
32、32A…6並列SiC−MISFET回路
36…樹脂ボックス
38…発振回路
40…整流回路
44、441、442、443、…、446…MIS型リレー回路セル
501、502…逆阻止型スイッチ
100、QSA、QSB、Q1、Q2…半導体デバイス(SiC−MISFET)
124…n+SiC基板
126、126N…n-ドリフト層
128…pボディ領域
130…ソース領域
132…ゲート絶縁膜
134…ソース電極
136…ドレイン電極
138、138TG…ゲート電極
144、144U、144B…層間絶縁膜
180、180A…光ファイバーケーブル束
QS1、QS2、QS3、…、QS6…SiC−MISFET
QM1、QM2、QM3、…、QM6…Si−MISFET
QA1、QA2、QA3、…、QA6…SiC−MISFET AC負荷回路
G…グローバルゲート端子
D(+)…グローバルドレイン端子
S(−)…グローバルソース端子
DT1、DT2…突合せダイオード
D1、D2…ダイオード
P(+)…正側電力端子
N(−)…負側電力端子
TA、TB・・・AC端子
T1、T2・・・グローバルAC端子
L1…1次側コイル
L2…2次側コイル
LS…沿面距離
Claims (15)
- 並列接続された複数のSiC−MISFETと、
複数の前記SiC−MISFETのゲートにそれぞれ接続された複数のゲートドライブ回路と、
複数の前記ゲートドライブ回路にゲート駆動信号を供給するOE変換器と、
複数の前記ゲートドライブ回路と前記OE変換器に電源を供給する絶縁型DC/DC変換器と
を備えるFET並列回路セルであって、
前記絶縁型DC/DC変換器は、
発振回路と、
前記発振回路に接続された1次側コイルと、
前記1次側コイルと沿面距離離隔して配置され、前記1次側コイルからワイヤレス給電可能な2次側コイルと、
前記2次側コイルに接続された整流回路と
を備え、
前記FET並列回路セルは、
前記整流回路の出力と前記ゲートドライブ回路の入力間に接続された蓄電回路と、
前記整流回路の出力に第1アノードが接続され、前記ゲートドライブ回路の入力に第1カソードが接続された第1突合せダイオードと、
前記蓄電回路を介して第2アノードが前記整流回路の出力に接続され、前記ゲートドライブ回路の入力に第2カソードが接続された第2突合せダイオードと
をさらに備えることを特徴とするFET並列回路セル。 - 前記SiC−MISFETと並列接続され、サージ電圧を吸収するサージ吸収回路を備えることを特徴とする請求項1に記載のFET並列回路セル。
- 前記蓄電回路は、リチウムイオン電池、スーパーキャパシタ、もしくは電気二重槽キャパシタのいずれかを備えることを特徴とする請求項1または2に記載のFET並列回路セル。
- 前記発振回路と前記1次側コイルを内蔵し、前記絶縁型DC/DC変換器の絶縁耐圧を制御可能な収納器を備えることを特徴とする請求項1〜3のいずれか1項に記載のFET並列回路セル。
- 前記収納器は、樹脂もしくはセラミックスで形成されていることを特徴とする請求項4に記載のFET並列回路セル。
- 請求項1〜5のいずれか1項に記載のFET並列回路セルを複数段直列接続したスイッチング回路と、
前記スイッチング回路を構成する複数の前記FET並列回路セルにそれぞれに光ファイバーケーブルを介して接続される複数のEO変換器と、
複数の前記EO変換器にそれぞれ接続され、前記スイッチング回路を構成する複数の前記FET並列回路セルを実質的に同時にオン/オフ制御可能な複数のパルスディレー回路と
を備えることを特徴とする疑似高電圧FETモジュール。 - 並列接続された複数のSiC−MISFETと、複数の前記SiC−MISFETのゲートにそれぞれ接続された複数のゲートドライブ回路と、複数の前記ゲートドライブ回路にゲート駆動信号を供給するOE変換器と、複数の前記ゲートドライブ回路と前記OE変換器に電源を供給する絶縁型DC/DC変換器とを備えるFET並列回路セルを複数段直列接続したスイッチング回路と、
前記スイッチング回路を構成する複数の前記FET並列回路セルにそれぞれに光ファイバーケーブルを介して接続される複数のEO変換器と、
複数の前記EO変換器にそれぞれ接続され、前記スイッチング回路を構成する複数の前記FET並列回路セルを実質的に同時にオン/オフ制御可能な複数のパルスディレー回路と
を備えることを特徴とする疑似高電圧FETモジュール。 - m行n列に配置するm×n個のSiC−MISFETの立ち上がり特性を測定して、立ち上がり時間が最も速いSiC−MISFETからm番目に速いSiC−MISFETまでを抽出し、最も速いSiC−MISFETからm番目に速いSiC−MISFETまでをそれぞれ異なるm個のFET並列回路セルに配置することを特徴とする請求項6または7に記載の疑似高電圧FETモジュール。
- 並列接続された複数のSiC−MISFET AC負荷回路と、
複数の前記SiC−MISFET AC負荷回路のゲートにそれぞれ接続された複数のゲートドライブ回路と、
複数の前記ゲートドライブ回路にゲート駆動信号を供給するOE変換器と、
複数の前記ゲートドライブ回路と前記OE変換器に電源を供給する絶縁型DC/DC変換器と
を備えるMIS型リレー回路セルであって、
前記絶縁型DC/DC変換器は、
発振回路と、
前記発振回路に接続された1次側コイルと、
前記1次側コイルと沿面距離離隔して配置され、前記1次側コイルからワイヤレス給電可能な2次側コイルと、
前記2次側コイルに接続された整流回路と
を備え、
前記MIS型リレー回路セルは、
前記整流回路の出力と前記ゲートドライブ回路の入力間に接続された蓄電回路と、
前記整流回路の出力に第1アノードが接続され、前記ゲートドライブ回路の入力に第1カソードが接続された第1突合せダイオードと、
前記蓄電回路を介して第2アノードが前記整流回路の出力に接続され、前記ゲートドライブ回路の入力に第2カソードが接続された第2突合せダイオードと
をさらに備えることを特徴とするMIS型リレー回路セル。 - 前記SiC−MISFET AC負荷回路は、
第1のSiC−MISFETと、
前記第1のSiC−MISFETと直列に接続され、前記第1のSiC−MISFETの第1ソースと第2ソースが接続され、前記第1のSiC−MISFETの第1ゲートと第2ゲートが共通に接続された第2のSiC−MISFETと、
前記第1のSiC−MISFETの主電極間に逆並列接続された第1ダイオードと、
前記第2のSiC−MISFETの主電極間に逆並列接続された第2ダイオードと
を備え、
前記第1のSiC−MISFETの第1ドレインと前記第2のSiC−MISFETの第2ドレイン間のAC電流を制御可能であることを特徴とする請求項9に記載のMIS型リレー回路セル。 - 前記蓄電回路は、リチウムイオン電池、スーパーキャパシタ、もしくは電気二重槽キャパシタのいずれかを備えることを特徴とする請求項9または10に記載のMIS型リレー回路セル。
- 前記発振回路と前記1次側コイルを内蔵し、前記絶縁型DC/DC変換器の絶縁耐圧を制御可能な収納器を備えることを特徴とする請求項9〜11のいずれか1項に記載のMIS型リレー回路セル。
- 前記収納器は、樹脂もしくはセラミックスで形成されていることを特徴とする請求項12に記載のMIS型リレー回路セル。
- 請求項9〜13のいずれか1項に記載のMIS型リレー回路セルを複数段直列接続したスイッチング回路と、
前記スイッチング回路を構成する複数の前記MIS型リレー回路セルにそれぞれに光ファイバーケーブルを介して接続される複数のEO変換器と、
複数の前記EO変換器にそれぞれ接続され、前記スイッチング回路を構成する複数の前記MIS型リレー回路セルを実質的に同時にオン/オフ制御可能な複数のパルスディレー回路と
を備えることを特徴とする疑似高電圧FETモジュール。 - 並列接続された複数のSiC−MISFET AC負荷回路と、複数の前記SiC−MISFET AC負荷回路のゲートにそれぞれ接続された複数のゲートドライブ回路と、複数の前記ゲートドライブ回路にゲート駆動信号を供給するOE変換器と、複数の前記ゲートドライブ回路と前記OE変換器に電源を供給する絶縁型DC/DC変換器とを備えるMIS型リレー回路セルを複数段直列接続したスイッチング回路と、
前記スイッチング回路を構成する複数の前記MIS型リレー回路セルにそれぞれに光ファイバーケーブルを介して接続される複数のEO変換器と、
複数の前記EO変換器にそれぞれ接続され、前記スイッチング回路を構成する複数の前記MIS型リレー回路セルを実質的に同時にオン/オフ制御可能な複数のパルスディレー回路と
を備えることを特徴とする疑似高電圧FETモジュール。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014038129A JP6461476B2 (ja) | 2014-02-28 | 2014-02-28 | Fet並列回路セルおよび疑似高電圧fetモジュール |
PCT/JP2015/055324 WO2015129717A1 (ja) | 2014-02-28 | 2015-02-25 | Fet並列回路セルおよび疑似高電圧fetモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014038129A JP6461476B2 (ja) | 2014-02-28 | 2014-02-28 | Fet並列回路セルおよび疑似高電圧fetモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015162845A JP2015162845A (ja) | 2015-09-07 |
JP6461476B2 true JP6461476B2 (ja) | 2019-01-30 |
Family
ID=54009034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014038129A Active JP6461476B2 (ja) | 2014-02-28 | 2014-02-28 | Fet並列回路セルおよび疑似高電圧fetモジュール |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6461476B2 (ja) |
WO (1) | WO2015129717A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016072417A1 (ja) * | 2014-11-05 | 2016-05-12 | ローム株式会社 | 双方向acスイッチ |
JP6418113B2 (ja) * | 2015-09-09 | 2018-11-07 | 株式会社デンソー | 駆動回路制御装置 |
JP6388039B2 (ja) * | 2015-11-17 | 2018-09-12 | 株式会社オートネットワーク技術研究所 | スイッチ回路及び電源システム |
CN107024957B (zh) * | 2016-01-29 | 2019-04-02 | 丰田自动车工程及制造北美公司 | 用于电流/功率平衡的方法和装置 |
US11258439B2 (en) * | 2017-09-07 | 2022-02-22 | Visic Technologies Ltd. | High-voltage fast switching devices |
WO2024105880A1 (ja) * | 2022-11-18 | 2024-05-23 | 東芝三菱電機産業システム株式会社 | 駆動装置、電力変換器及び駆動方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6216547U (ja) * | 1985-03-29 | 1987-01-31 | ||
JP2000040951A (ja) * | 1998-05-18 | 2000-02-08 | Toshiba Corp | 半導体素子、その駆動方法及び駆動装置 |
JP4599926B2 (ja) * | 2004-07-30 | 2010-12-15 | 東京電力株式会社 | 電力スイッチング回路、電力変換装置、開放故障検出方法及びモジュール型半導体スイッチング素子の駆動方法 |
JP2008244972A (ja) * | 2007-03-28 | 2008-10-09 | Advantest Corp | 半導体リレー |
JP5006771B2 (ja) * | 2007-11-29 | 2012-08-22 | 三菱電機株式会社 | 並列駆動装置 |
-
2014
- 2014-02-28 JP JP2014038129A patent/JP6461476B2/ja active Active
-
2015
- 2015-02-25 WO PCT/JP2015/055324 patent/WO2015129717A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2015129717A1 (ja) | 2015-09-03 |
JP2015162845A (ja) | 2015-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6461476B2 (ja) | Fet並列回路セルおよび疑似高電圧fetモジュール | |
Huang | Power semiconductor devices for smart grid and renewable energy systems | |
Sabri et al. | New generation 6.5 kV SiC power MOSFET | |
Wang et al. | Advances in power conversion and drives for shipboard systems | |
US9911731B2 (en) | Operational gallium nitride devices | |
US9130570B2 (en) | Four quadrant bidirectional switch | |
US8742628B2 (en) | Solid state circuit breaker | |
JP6513303B2 (ja) | 電力用半導体モジュールおよび電力変換装置 | |
US9214459B2 (en) | Semiconductor device | |
TW201143017A (en) | Electronic devices and components for high efficiency power circuits | |
EP3190694A1 (en) | Power module | |
KR20170035959A (ko) | 변압기를 갖는 dc-dc 컨버터 및 dc-dc 컨버터를 갖는 dc 네트워크 및 dc 네트워크를 동작시키는 방법 | |
Ishigaki et al. | A new optically-isolated power converter for 12 V gate drive power supplies applied to high voltage and high speed switching devices | |
JP6186183B2 (ja) | 電力変換装置 | |
KR101441336B1 (ko) | 표류 인덕턴스 감쇄 가능한 버스바 구조를 갖는 전력 제어 모듈 | |
Silva et al. | Solid-state pulsed power modulators and capacitor charging applications | |
Fursin et al. | 7.5 kV 4H-SiC GTO's for power conversion | |
Redondo et al. | Solid state pulsed power electronics | |
KR20140105056A (ko) | 반도체 소자 및 그 제조방법 | |
Rahimo | Ultra high voltage semiconductor power devices for grid applications | |
US11750109B2 (en) | Power conversion device | |
KR101357826B1 (ko) | 태양광 mic 시스템에서 액티브 클램프 스위칭을 위한 방법 및 장치 | |
KR102114717B1 (ko) | SiC 인버터 장치 | |
JP2006166655A (ja) | 半導体装置 | |
WO2016067374A1 (ja) | 半導体装置、パワーモジュール、および電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160929 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6461476 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |