JP2017158319A - パワー半導体素子の制御回路、パワー半導体素子の制御方法および電力変換装置 - Google Patents
パワー半導体素子の制御回路、パワー半導体素子の制御方法および電力変換装置 Download PDFInfo
- Publication number
- JP2017158319A JP2017158319A JP2016039737A JP2016039737A JP2017158319A JP 2017158319 A JP2017158319 A JP 2017158319A JP 2016039737 A JP2016039737 A JP 2016039737A JP 2016039737 A JP2016039737 A JP 2016039737A JP 2017158319 A JP2017158319 A JP 2017158319A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- semiconductor element
- gate voltage
- control circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】スイッチング動作時の電流アンバランスのみならず、定常動作時の電流アンバランスについても改善できるパワー半導体素子の制御回路を提供する。【解決手段】本発明のパワー半導体素子の制御回路は、並列に接続された複数のパワー半導体素子に対応して設けられた複数の駆動部と、複数の駆動部を制御する上位制御回路部と、を備えている。そして、上位制御回路部は、目標導通電流におけるパワー半導体素子のオン電圧のゲート電圧依存性を線形近似関数化し、この線形近似化した各関数に基づいて目標オン電圧となるパワー半導体素子のゲート電圧を算出する。複数の駆動部は、上位制御回路部が算出したゲート電圧に基づいて複数のパワー半導体素子を駆動する。【選択図】 図4
Description
本発明は、パワー半導体素子の制御回路、パワー半導体素子の制御方法および電力変換装置に関する。
電力変換装置として、直流電力を交流電力に変換するインバータ装置や、交流電力を直流電力に変換するコンバータ装置がある。これらの電力変換装置では、パワー半導体素子のスイッチング動作によって電力変換を行う訳であるが、変換電力容量を増大させることを目的として、複数のパワー半導体素子を並列に接続し、これら複数のパワー半導体素子を同時にスイッチング駆動するようにしている。
このように複数のパワー半導体素子を並列に接続して駆動する場合、個々のパワー半導体素子には閾値電圧やオン電圧などの素子固有の特性のばらつきが存在するため、それらが導通する際にそれぞれのパワー半導体素子に流れる電流値がアンバランスしてしまう課題がある。この電流アンバランスを考慮して、従来は、パワー半導体素子を並列に接続する際に、各々の定格電流よりも小さい電流値で設計し、パワー半導体素子が異常な電圧や電流によって破壊されないようにする必要があった。それ故、パワー半導体素子の性能を最大限に発揮することができない。
また、パワー半導体素子の選別を行い、同じような特性を持つパワー半導体素子同士を組み合わせることで、上記の課題を解決できるものの、特性選別によるコスト増加および並列接続数の制限が課題となる。これらの課題を解決する技術として、特許文献1に記載の電力変換装置が提案されている。
特許文献1には、「IGBTに対するゲート抵抗を変化させる複数の可変ゲート抵抗回路と、IGBTにそれぞれ流れる電流パルスの時間的なずれに応じて各可変ゲート抵抗回路を制御して、IGBTのターンオン・ターンオフ制御開始時における各ゲート抵抗を変化させる制御回路とを備える。」と記載されている。
また、定常時のオン電圧のばらつきによる電流アンバランスを解決する技術として、特許文献2に記載の電力変換装置が提案されている。
特許文献2には、「半導体素子を駆動する駆動制御回路用電源の電圧とエミッタ電位生成用電源の電圧の双方を、ゲート閾値電圧とゲート閾値電圧基準値との差分に応じて同極性に等量変位させる変位手段を備える。」と記載されている。
特許文献2には、「半導体素子を駆動する駆動制御回路用電源の電圧とエミッタ電位生成用電源の電圧の双方を、ゲート閾値電圧とゲート閾値電圧基準値との差分に応じて同極性に等量変位させる変位手段を備える。」と記載されている。
特許文献1に記載の従来技術によれば、IGBTのターンオン・ターンオフ時、即ちスイッチング動作時に特定のIGBTに電流が集中することがなくなる。しかしながら、当該従来技術は、IGBTのスイッチング動作時の電流アンバランスについて改善する技術であり、定常動作時の電流アンバランスについては考慮されていない。したがって、パワー半導体素子の閾値電圧やオン電圧などの特性の個体差によって生じる電流アンバランスを改善することはできない。
また、特許文献2に記載の従来技術によれば、定常時のオン電圧のばらつきによる電流アンバランスについて改善できる。しかしながら、オン電圧のばらつき要因としてはパワー半導体素子の閾値電圧以外にも存在するため、閾値電圧の等量変位のみでは、オン電圧のばらつきに起因する電流アンバランスを改善することはできない。
本発明は、スイッチング動作時の電流アンバランスのみならず、定常動作時の電流アンバランスについても改善できるパワー半導体素子の制御回路、パワー半導体素子の制御方法および電力変換装置を提供することを目的とする。
上記課題を解決するために、例えば特許請求の範囲に記載の構成を採用する。
本願は、上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、
並列に接続された複数のパワー半導体素子に対応して設けられた複数の駆動部と、
複数の駆動部を制御する上位制御回路部と、を備え、
上位制御回路部は、目標導通電流におけるパワー半導体素子のオン電圧のゲート電圧依存性を線形近似関数化し、この線形近似化した各関数に基づいて目標オン電圧となるパワー半導体素子のゲート電圧を算出し、
複数の駆動部は、上位制御回路部が算出したゲート電圧に基づいて複数のパワー半導体素子を駆動する
ことを特徴とする。
本願は、上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、
並列に接続された複数のパワー半導体素子に対応して設けられた複数の駆動部と、
複数の駆動部を制御する上位制御回路部と、を備え、
上位制御回路部は、目標導通電流におけるパワー半導体素子のオン電圧のゲート電圧依存性を線形近似関数化し、この線形近似化した各関数に基づいて目標オン電圧となるパワー半導体素子のゲート電圧を算出し、
複数の駆動部は、上位制御回路部が算出したゲート電圧に基づいて複数のパワー半導体素子を駆動する
ことを特徴とする。
本発明によれば、スイッチング動作時の電流アンバランスのみならず、定常動作時の電流アンバランスについても改善できるために、パワー半導体素子の閾値電圧やオン電圧などの特性の個体差によって生じる電流アンバランスを改善することができる。
上記した以外の課題、構成および効果は、以下の実施形態の説明によって明らかにされる。
上記した以外の課題、構成および効果は、以下の実施形態の説明によって明らかにされる。
以下、本発明を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。本発明は実施形態に限定されるものではない。本明細書および図面において、同一の構成要素又は実質的に同一の機能を有する構成要素には同一の符号を付することとし、重複する説明は省略する。
<電力変換装置>
電力変換装置は、直流電力を交流電力に変換するインバータ機能、あるいは、交流電力を直流電力に変換するコンバータ機能を有する。そして、インバータ機能を有する電力変換装置はインバータ装置と呼ばれ、コンバータ機能を有する電力変換装置はコンバータ装置と呼ばれている。
電力変換装置は、直流電力を交流電力に変換するインバータ機能、あるいは、交流電力を直流電力に変換するコンバータ機能を有する。そして、インバータ機能を有する電力変換装置はインバータ装置と呼ばれ、コンバータ機能を有する電力変換装置はコンバータ装置と呼ばれている。
この種の電力変換装置は、例えば、蓄電池などに蓄えられたエネルギーを使って、サーバなどの負荷に対して交流の電力を途切れることなく供給することを目的とした無停電電源装置(Uninterruptible Power System:UPS)に用いることができる。ただし、ここで例示した用途は一例であって、無停電電源装置への用途に限られるものではない。すなわち、電力変換装置は、無停電電源装置の他、産業機器向け電力変換装置、鉄道向け電力変換装置、エレベータ向け電力変換装置、自動車向け電力変換装置、家庭用電気製品向け電力変換装置など、種々の用途に用いることができる。
[パワー半導体素子の制御回路の基本構成]
先ず、電力変換装置における主回路であるパワー半導体素子の制御回路の基本的な構成について説明する。図1は、パワー半導体素子の制御回路の基本構成を示すブロック図の例である。
先ず、電力変換装置における主回路であるパワー半導体素子の制御回路の基本的な構成について説明する。図1は、パワー半導体素子の制御回路の基本構成を示すブロック図の例である。
図1において、パワー半導体素子の制御回路1は、上アームパワー半導体素子2を駆動する上アーム駆動部4と、下アームパワー半導体素子3を駆動する下アーム駆動部5と、上位制御回路部6と、を有する構成となっている。以下では、パワー半導体素子の制御回路1を単に制御回路1と記述する場合がある。また、上アーム駆動部4を単に駆動部4と記述し、下アーム駆動部5を単に駆動部5と記述する場合がある。パワー半導体素子2,3の各々には、還流ダイオード7,8が逆極性で並列に接続されている。
上アームパワー半導体素子2および下アームパワー半導体素子3は、高電圧の電源電圧をゲート電圧に応じてスイッチングするスイッチング素子であり、このスイッチング動作によって電力変換を行う。以下では、上アームパワー半導体素子2を単にパワー半導体素子2と記述し、下アームパワー半導体素子3を単にパワー半導体素子3と記述する場合がある。パワー半導体素子2およびパワー半導体素子3として、電圧駆動型の素子の一例である、絶縁ゲートバイポーラトランジスタ(Insulated Bipolar Transistor:IGBT)などを用いることができる。
上アームパワー半導体素子2および下アームパワー半導体素子3は、電力変換装置における主回路であり、高電位側電源と低電位側電源との間に直列に接続されて用いられている。すなわち、上アームパワー半導体素子2のコレクタが高電位側電源に接続され、下アームパワー半導体素子3のエミッタが低電位側電源に接続され、上アームパワー半導体素子2のエミッタと下アームパワー半導体素子3のコレクタとが出力端子9に共通に接続されている。そして、出力端子9に導出される電圧(出力電圧)は不図示の負荷に供給される。
上アームパワー半導体素子2、下アームパワー半導体素子3、還流ダイオード7および還流ダイオード8はモジュール化されている。以下、上アームパワー半導体素子2、下アームパワー半導体素子3、還流ダイオード7および還流ダイオード8からなるモジュールをパワーモジュール10と呼ぶこととする。
上位制御回路部6は、上アーム駆動部4および下アーム駆動部5に対して、これらを制御するためのパルス列信号を供給する。パルス列信号は、例えば、一定の周波数で変化する搬送波を使用したパルス幅変調(Pulse Width Modulation:PWM)信号である。パルス列信号がPWM信号である場合、搬送波の周波数を高くすることにより、制御の精度を高めることができる。
[変換電力容量の増大化]
ところで、上アームパワー半導体素子2および下アームパワー半導体素子3をそれぞれ複数個ずつ並列接続し、これら複数のパワー半導体素子を同時にスイッチング駆動することにより、電力変換装置の変換電力容量の増大化を図ることができる。
ところで、上アームパワー半導体素子2および下アームパワー半導体素子3をそれぞれ複数個ずつ並列接続し、これら複数のパワー半導体素子を同時にスイッチング駆動することにより、電力変換装置の変換電力容量の増大化を図ることができる。
図2は、パワー半導体素子の並列接続による変換電力容量の増大化のための回路構成の一例を示す回路図の例である。ここでは、上アームパワー半導体素子2および下アームパワー半導体素子3をそれぞれ2つずつ並列接続した例を示している。本例では、2つ並列接続を例に挙げたが、パワー半導体素子2,3の並列接続数は2つに限られるものではなく、並列接続数が多いほど変換電力容量の増大化の効果は大きくなる。
図2において、上アームパワー半導体素子2-1および下アームパワー半導体素子3-1を含むパワーモジュール10-1と、上アーム駆動部4-1および下アーム駆動部5-1とはユニット化されている。同様に、上アームパワー半導体素子2-2および下アームパワー半導体素子3-2を含むパワーモジュール10-2と、上アーム駆動部4-2および下アーム駆動部5-2とはユニット化されている。以下、これらを電力変換ユニット11と呼ぶこととする。電力変換ユニットは、パワーユニットと呼称される場合がある。
本例の場合、電力変換ユニット11が2つであり、これら2つの電力変換ユニット11-1,11-2は互いに並列接続されて用いられることになる。より具体的には、電力変換ユニット11-1側の上アームパワー半導体素子2-1のコレクタと、電力変換ユニット11-2側の上アームパワー半導体素子2-2のコレクタとが高電位側電源端子12に共通に接続されている。また、電力変換ユニット11-1側の下アームパワー半導体素子3-1のエミッタと、電力変換ユニット11-2側の下アームパワー半導体素子3-2のエミッタとが低電位側電源端子13に共通に接続されている。そして、電力変換ユニット11-1側および電力変換ユニット11-2側の上アームパワー半導体素子2-1,2-2の各エミッタと下アームパワー半導体素子3-1,3-2の各コレクタとが出力端子9に共通に接続されている。
なお、本例では、電力変換ユニット11-1,11-2に、高電位側および低電位側の両方の上アームパワー半導体素子2-1,2-2および下アームパワー半導体素子3-1,3-2を搭載した2in1構成のパワーモジュール10-1,10-2を例示したが、これに限られるものではない。すなわち、2in1構成の他、片方のアームのパワー半導体素子を搭載した1in1構成のパワーモジュールであってもよい。
[電力変換ユニットおよび電力変換装置の構成]
次に、電力変換ユニットおよび電力変換装置の構成について説明する。図3は、電力変換ユニットおよび電力変換装置の構成の概略を示す斜視図の例である。ただし、図3に示す電力変換装置の構成は一例であり、この構成に限られるものではない。
次に、電力変換ユニットおよび電力変換装置の構成について説明する。図3は、電力変換ユニットおよび電力変換装置の構成の概略を示す斜視図の例である。ただし、図3に示す電力変換装置の構成は一例であり、この構成に限られるものではない。
図3において、電力変換ユニット11(11-1,11-2)は、受熱ブロック14、平滑コンデンサ15、ヒートパイプ16、放熱フィン17、バスバー18、ヒューズ19n,19pなどの部品を一体化して構成された単位ユニットである。受熱ブロック14は、パワー半導体素子2およびパワー半導体素子23を両側から挟むように設けられている。ヒートパイプ16は、受熱ブロック14に内蔵されている。放熱フィン17は、ヒートパイプ16の熱を逃がす作用をなす。バスバー18は、パワー半導体素子2およびパワー半導体素子23と平滑コンデンサ15とを接続するための部材である。ヒューズ19n,19pは、バスバー18に接続されている。電力変換ユニット11にはさらに、制御基板20が取り付けられている。制御基板20には、パワー半導体素子2の上アーム駆動部4およびパワー半導体素子3の下アーム駆動部5が搭載されている。
電力変換装置30は、上記構成の電力変換ユニット11を複数個用いて、冷却風を排出するためのファンユニット31や、電力変換装置30の受動部品32等を組み合わせることによって構成されている。本例の場合、6個の電力変換ユニット11が、電力変換装置30の中間部に配置された構成となっている。6個の電力変換ユニット11は、例えば、3相分のインバータに対応する3個の電力変換ユニットと、3相分のコンバータに対応する3個の電力変換ユニットとからなる。ただし、電力変換装置30に配置される電力変換ユニット11の数は6個に限られるものではなく、その数は任意である。ファンユニット31は電力変換装置30の上部に配置され、受動部品32は電力変換装置30の下部に配置されている。
上記構成の電力変換装置30では、パワー半導体素子2,3および還流ダイオード7,8からなるパワーモジュール10と、上アーム駆動部4および下アーム駆動部5とがユニット化されているために、電力変換ユニット11の単位で交換や拡張が可能である。これにより、電力変換装置30のメンテナンス性を向上できる。
ここで、電力変換装置30において、図2に示すように、変換電力容量を増大させることを目的として、パワー半導体素子2,3をそれぞれ複数並列に接続し、これら複数のパワー半導体素子2,3を同時にスイッチング駆動する場合を考える。この場合、個々のパワー半導体素子は閾値電圧やオン電圧などの素子固有の特性がばらつきを有するため、それらが導通する際にそれぞれのパワー半導体素子に流れる電流値がアンバランスしてしまう課題がある。
<実施形態>
以下に、図1に示すパワー半導体素子の制御回路1において、並列接続された複数のパワー半導体素子2,3を同時にスイッチング駆動する際の、スイッチング動作時および定常動作時の電流アンバランスを改善する本発明の一実施形態について説明する。ここで、「スイッチング動作」とは、パワー半導体素子2,3のターンオン・ターンオフの動作である。また、「定常動作」とは、パワー半導体素子2,3のターンオン後からターンオフ前までの期間の動作、即ちパワー半導体素子2,3の導通時の動作である。
以下に、図1に示すパワー半導体素子の制御回路1において、並列接続された複数のパワー半導体素子2,3を同時にスイッチング駆動する際の、スイッチング動作時および定常動作時の電流アンバランスを改善する本発明の一実施形態について説明する。ここで、「スイッチング動作」とは、パワー半導体素子2,3のターンオン・ターンオフの動作である。また、「定常動作」とは、パワー半導体素子2,3のターンオン後からターンオフ前までの期間の動作、即ちパワー半導体素子2,3の導通時の動作である。
図4は、本発明の一実施形態に係るパワー半導体素子の制御回路の基本的な構成を示すブロック図の例である。ここでは、本実施形態に係るパワー半導体素子の制御回路について、図2の下アームパワー半導体素子3-1,3-2の制御系を例に挙げて説明するが、上アームパワー半導体素子2-1,2-2の制御系についても同様である。
パワー半導体素子3-1を駆動する下アーム駆動部5-1は、遅延回路部51、ゲート電圧傾き可変回路部52およびゲート電圧可変回路部53を備えた構成となっている。パワー半導体素子3-2を駆動する下アーム駆動部5-2も同様に、遅延回路部51、ゲート電圧傾き可変回路部52およびゲート電圧可変回路部53を備えた構成となっている。
下アーム駆動部5-1および下アーム駆動部5-2において、遅延回路部51は、パワー半導体素子3-1およびパワー半導体素子3-2のスイッチング動作時の電流の立ち上がりタイミングもしくは立ち下がりタイミングの遅延ばらつきを調整する。ゲート電圧傾き可変回路部52は、パワー半導体素子3-1およびパワー半導体素子3-2のスイッチング動作時の電流の傾きばらつきを調整するためにゲート電圧の傾きを変化させる。ゲート電圧可変回路部53は、パワー半導体素子3-1およびパワー半導体素子3-2の定常動作時(導通時)の電流を調整するためにゲート電圧(ゲート−エミッタ間)Vgeを変化させる。
上位制御回路部6は、静特性取得部61、ゲート電圧算出部62および制御部63を備えた構成となっている。静特性取得部61は、並列接続されたパワー半導体素子3-1およびパワー半導体素子3-2の静特性を取得する。ここで、パワー半導体素子3-1およびパワー半導体素子3-2の静特性とは、各パワー半導体素子の固有の特性であり、具体的には導通電流Icとオン電圧Vcesatである。これらの静特性Ic,Vcesatは、ゲート電圧依存性がある。静特性Ic,Vcesatのゲート電圧依存性および静特性取得部61による静特性の取得の詳細については後述する。
ゲート電圧算出部62は、静特性取得部61が取得したパワー半導体素子3-1およびパワー半導体素子3-2のゲート電圧依存性がある静特性に基づいて、目標導通電流(以下、単に「目標電流」と記述する場合がある)におけるオン電圧Vcesatとゲート電圧Vgeとの関係式を求める。そして、ゲート電圧算出部62は、求めた関係式から、目標オン電圧に対応するパワー半導体素子3-1およびパワー半導体素子3-2の各ゲート電圧Vgeを算出する。なお、オン電圧Vcesatとゲート電圧Vgeとの関係式は、1次線形近似関数であることが望ましい。
制御部63は、ゲート電圧算出部62で算出されたパワー半導体素子3-1およびパワー半導体素子3-2の各ゲート電圧Vgeに対応するゲート電圧指令値S1,S2を、下アーム駆動部5-1および下アーム駆動部5-2の各ゲート電圧可変回路部53に送る。下アーム駆動部5-1および下アーム駆動部5-2の各ゲート電圧可変回路部53は、パワー半導体素子3-1およびパワー半導体素子3-2の各ゲートに対して、ゲート電圧指令値S1,S2に基づく所望のゲート電圧Vgeを印加することによって、パワー半導体素子3-1およびパワー半導体素子3-2を駆動する。
上記構成の上位制御回路部6の各機能部、即ち、静特性取得部61、ゲート電圧算出部62および制御部63については、マイクロコンピュータがそれぞれの機能を実現するプログラムを解釈し、実行することによってソフトウェアで実現することができる。また、上記の各機能部(61〜63)については、それらの一部または全部を、例えば集積回路で設計することにより、ハードウェアで実現することもできる。
上位制御回路部6は、下アーム駆動部5-1および下アーム駆動部5-2に対して、遅延回路部51、ゲート電圧傾き可変回路部52およびゲート電圧可変回路部53を個別に制御することが可能である。そして、上位制御回路部6による個別制御により、下アーム駆動部5-1および下アーム駆動部5-2は、入力端子21から同一の入力信号Sinが入力されても、パワー半導体素子3-1およびパワー半導体素子3-2の各ゲートに異なる波形のゲート電圧Vgeを印加することができる。
図5は、本発明の一実施形態に係るパワー半導体素子の制御方法の処理の流れを示すフローチャートの例である。
先ず、静特性取得部61は、並列接続されたパワー半導体素子3-1およびパワー半導体素子3-2のゲート電圧依存性がある静特性、即ち導通電流Icとオン電圧Vcesatを取得する(ステップS11)。ここで、取得する静特性については、ゲート電圧を2水準以上有することが望ましい。次に、ゲート電圧算出部62は、ステップS11で取得したパワー半導体素子3-1およびパワー半導体素子3-2の静特性から、目標電流におけるオン電圧Vcesatとゲート電圧Vgeとの関係式を求める(ステップS12)。次いで、ゲート電圧算出部62は、求めた関係式から、目標オン電圧に対応するパワー半導体素子3-1およびパワー半導体素子3-2の各ゲート電圧Vgeを算出する(ステップS13)。
次に、制御部63は、ステップS13で算出したパワー半導体素子3-1およびパワー半導体素子3-2の各ゲート電圧Vgeに対応するゲート電圧指令値S1,S2を、下アーム駆動部5-1および下アーム駆動部5-2の各ゲート電圧可変回路部53に送信する(ステップS14)。このゲート電圧指令値S1,S2を受けて、下アーム駆動部5-1および下アーム駆動部5-2の各ゲート電圧可変回路部53は、パワー半導体素子3-1およびパワー半導体素子3-2の各ゲートに対して、ゲート電圧指令値S1,S2に基づく所望のゲート電圧Vgeを出力する(ステップS15)。
ここで、パワー半導体素子3-1の静特性Ic,Vcesatおよび導通電流Icとオン電圧Vcesatの1次近似関数、ならびに、パワー半導体素子3-2の静特性Ic,Vcesatおよび導通電流Icとオン電圧Vcesatの1次近似関数について、図6および図7を用いて説明する。図6Aは、パワー半導体素子3-1の静特性Ic,Vcesatを示す図の例であり、図6Bは、パワー半導体素子3-2の静特性Ic,Vcesatを示す図の例である。図7は、パワー半導体素子3-1の導通電流Icとオン電圧Vcesatの1次近似関数及びパワー半導体素子3-2の導通電流Icとオン電圧Vcesatの1次近似関数を示す図の例である。
図6Aに示すパワー半導体素子3-1の静特性および図6Bに示すパワー半導体素子3-2の静特性において、ゲート電圧Vgeを変化させることにより、それぞれの導通電流Icとオン電圧Vcesatの関係が変化する。一般的には、ゲート電圧Vgeが大きいほど、同一導通電流Icにおけるオン電圧Vcesatが小さくなる。例えば、仮に目標導通電流Icを300Aとした場合、パワー半導体素子3-1およびパワー半導体素子3-2のオン電圧Vcesatを抽出すると、ゲート電圧Vgeに対するオン電圧Vcesatの増減は、図7に示すように、ほぼ1次線形関数に近似することができる。
図7において、T1がパワー半導体素子3-1のゲート電圧Vgeとオン電圧Vcesatの1次近似関数であり、T2がパワー半導体素子3-2のゲート電圧Vgeとオン電圧Vcesatの1次近似関数であり、これらの1次近似関数T1,T2がゲート電圧算出部62によって求められる。ここで、同一オン電圧Vcesatにおけるゲート電圧Vgeを求めると、例えば、パワー半導体素子3-1のゲート電圧Vge1は15Vと算出され、パワー半導体素子3-2のゲート電圧Vge2は17Vと算出される。
制御部63は、ゲート電圧算出部62によって算出されたそれぞれのゲート電圧Vge1,Vge2に基づいて、パワー半導体素子3-1にはVge1=15Vのゲート電圧指令値S1を出力し、パワー半導体素子3-2にはVge2=17Vのゲート電圧指令値S2を出力する。下アーム駆動部5-1は、ゲート電圧指令値S1を受けて、パワー半導体素子3-1のゲートに15Vのゲート電圧Vge1を印加する。下アーム駆動部5-2は、ゲート電圧指令値S2を受けて、パワー半導体素子3-2のゲートに17Vのゲート電圧Vge2を印加する。
続いて、本実施形態に係るパワー半導体素子の制御方法を実施した場合の実験結果の一例について、図8および図9を用いて説明する。図8は、2つのパワー半導体素子3-1,3-2のゲート電圧を同一にした場合の駆動評価結果の一例を示す図の例であり、図8Aに時間に対するゲート電圧の変化を示し、図8Bに時間に対する駆動電流の変化を示している。図9は、パワー半導体素子3-1のゲートにVge1=15Vを印加し、パワー半導体素子3-2のゲートにVge2=17Vを印加した場合の駆動評価結果の一例を示す図の例であり、図9Aに時間に対するゲート電圧の変化を示し、図9Bに時間に対する駆動電流の変化を示している。
パワー半導体素子3-1およびパワー半導体素子3-2のゲート電圧を同一にした場合、図8Bに示すように、パワー半導体素子3-1の駆動電流I1とパワー半導体素子3-2の駆動電流I2との定常動作時のアンバランスは±7%程度となる。これに対して、パワー半導体素子3-1のゲートに15Vを印加し、パワー半導体素子3-2のゲートに17Vを印加した場合、図9Bに示すように、パワー半導体素子3-1の駆動電流I1とパワー半導体素子3-2の駆動電流I2との定常動作時のアンバランスは±2%程度となる。このように、オン電圧が異なるパワー半導体素子3-1とパワー半導体素子3-2とを並列接続した場合においても、本実施形態に係るパワー半導体素子の制御方法を実施することで、定常動作時の電流アンバランスを改善できる。
図10乃至図16を用いて、本実施形態に係るパワー半導体素子の制御方法によるゲート電圧Vgeの変化と導通電流Icの関係について説明する。
図10は、並列接続されたパワー半導体素子3-1およびパワー半導体素子3-2のオン電圧Vcesatと導通電流Icの関係を示す特性図の例である。図10において、実線はパワー半導体素子3-1のオン電圧Vcesatと導通電流Icの静特性U1を示しており、点線はパワー半導体素子3-2のオン電圧Vcesatと導通電流Icの静特性U2を示している。また、ゲート電圧Vgeが大きければ大きいほど、同一導通電流Icにおけるオン電圧Vcesatは小さくなる。
ここで、パワー半導体素子3-1,3-2の各導通電流Icの目標電流値を(a)200A、(b)300A、(c)400A、(d)500Aと定めたとき、各目標電流値において、ゲート電圧Vgeとオン電圧Vcesatの関係を示すと、図11乃至図14に示すようになる。図11は、目標電流値を200Aとしたときのゲート電圧Vgeとオン電圧Vcesatの関係を示す図の例である。図12は、目標電流値を300Aとしたときのゲート電圧Vgeとオン電圧Vcesatの関係を示す図の例である。図13は、目標電流値を400Aとしたときのゲート電圧Vgeとオン電圧Vcesatの関係を示す図の例である。図14は、目標電流値を500Aとしたときのゲート電圧Vgeとオン電圧Vcesatの関係を示す図の例である。図11乃至図14において、一点鎖線は目標オン電圧Oを示している。
図11乃至図14から明らかなように、200A、300A、400A、500Aのいずれの目標電流値においても、ゲート電圧Vgeとオン電圧Vcesatの関係は1次関数で近似することが可能である。
図15は、図11乃至図14の各目標電流値200A、300A、400A、500Aにおけるゲート電圧Vgeとオン電圧Vcesatの関係から、目標オン電圧Oにおけるゲート電圧Vgeを求めた場合の、導通電流Icとゲート電圧Vgeの関係を示す図の例である。ここで設定した目標オン電圧Oは、パワー半導体素子3-1のゲート電圧Vge1=15Vとなるオン電圧の値としている。ただし、図11乃至図14における1次近似関数T1および1次近似関数T2がとり得るオン電圧の値であればどんな値でも目標オン電圧Oに設定することが可能である。
図15において、実線は各目標電流値200A、300A、400A、500Aにおける目標オン電圧Oより求めたパワー半導体素子3-1のゲート電圧Vge1であり、破線はパワー半導体素子3-2のゲート電圧Vge2である。図15から、パワー半導体素子3-1,3-2の各ゲート電圧Vge1,Vge2と導通電流Icとは、1次線形比例の関係にあることがわかる。
図16は、パワー半導体素子3-1のゲート電圧Vge1とパワー半導体素子3-2のゲート電圧Vge2との差分ΔVgeと目標電流値の関係を示す図の例である。本図の示す結果から、パワー半導体素子3-1,3-2の各ゲート電圧Vge1,Vge2の差分ΔVgeと導通電流Icの目標電流値も1次線形比例の関係にあることがわかる。
上述したように、並列接続されたパワー半導体素子3-1,3-2の目標導通電流におけるゲート電圧Vge1とオン電圧Vcesatとは1次線形比例する関係にある。また、パワー半導体素子3-1,3-2の同一オン電圧になるゲート電圧Vge1,Vge2をそれぞれ算出すると、そのゲート電圧Vge1,Vge2の差分ΔVgeは目標導通電流に1次線形比例する。したがって、目標導通電流におけるパワー半導体素子3-1,3-2のオン電圧のゲート電圧依存性を線形近似化した各関数に基づいて、目標オン電圧となるパワー半導体素子3-1,3-2のゲート電圧Vge1,Vge2を算出することにより、定常動作時の電流アンバランスを改善できる。
以下に、本実施形態に係るパワー半導体素子の制御回路1の具体的な実施例について説明する。
[実施例1]
図17は、実施例1に係るパワー半導体素子の制御回路1の構成を示すブロック図の例である。電力変換ユニット11-1,11-2において、下アーム駆動部5-1,5-2および上アーム駆動部4-1,4-2は全て同じ構成となっている。したがって、以下では、代表的に、下アーム駆動部(以下、単に「駆動部」と記述する場合がある)5-1の具体的な構成について説明する。
図17は、実施例1に係るパワー半導体素子の制御回路1の構成を示すブロック図の例である。電力変換ユニット11-1,11-2において、下アーム駆動部5-1,5-2および上アーム駆動部4-1,4-2は全て同じ構成となっている。したがって、以下では、代表的に、下アーム駆動部(以下、単に「駆動部」と記述する場合がある)5-1の具体的な構成について説明する。
駆動部5-1は、遅延回路部51、ゲート電圧傾き可変回路部52およびゲート電圧可変回路部53に加えて、記憶部(記憶装置)54およびインタフェース(I/F)回路部55を備えている。記憶部54は、パワー半導体素子3-1のゲート電圧依存性がある静特性の情報、即ちオン電圧のゲート電圧依存性の情報を記憶している。記憶部54に記憶する情報としては、例えばパワー半導体素子3-1の出荷検査時に取得したパワー半導体素子3-1のオン電圧特性情報であることが好ましい。また、オン電圧特性情報は、先述した通りの目標電流値におけるゲート電圧Vgeとオン電圧Vcesatの1次線形関数であることが好適である。何故ならば、目標電流値におけるゲート電圧Vgeとオン電圧Vcesatの1次線形関数であることで、記憶部54に記憶するデータ量を削減できるため、記憶部54の小型化や低コスト化を図ることができる。
インタフェース回路部55は、上位制御回路部6から供給される情報を、遅延回路部51、ゲート電圧傾き可変回路部52およびゲート電圧可変回路部53に伝達する。
上記構成の本実施形態に係るパワー半導体素子の制御回路1において、上位制御回路部6の静特性取得部61は、パワー半導体素子3-1,3-2の1次近似関数化されたオン電圧特性情報を記憶部54から取得する。ゲート電圧算出部62は、静特性取得部61が取得した1次近似関数化されたオン電圧特性情報を基に、パワー半導体素子3-1,3-2のゲートに印加するゲート電圧情報を算出する。そして、制御部63は、ゲート電圧算出部62が算出したゲート電圧情報を制御信号として、インタフェース回路部55を介して遅延回路部51、ゲート電圧傾き可変回路部52およびゲート電圧可変回路部53に供給する。
遅延回路部51、ゲート電圧傾き可変回路部52およびゲート電圧可変回路部53は、上位制御回路部6から供給される制御信号を基に、パワー半導体素子3-1,3-2のゲート駆動条件を制御する。この場合、パワー半導体素子3-1,3-2の駆動信号として、入力端子21から入力される信号が同一であっても、電力変換ユニット11-1,11-2のそれぞれに搭載されたパワー半導体素子3-1,3-2には異なる波形のゲート電圧Vge1,Vge2が印加される。
一方、詳細な内部構成は図示していないが、電力変換ユニット11-1,11-2にそれぞれ搭載されたパワーモジュール10-1,10-2の高電位側の上アームパワー半導体素子2-1,2-2には、同様の構成の駆動部4-1,4-2がそれぞれ接続されている。また、高電位側における駆動部4-1,4-2に搭載された記憶部(記憶部54に相当)には、上アームパワー半導体素子2-1,2-2に対応したオン電圧特性情報が記録されている。
そして、上アームパワー半導体素子2-1,2-2を駆動する際には、下アームパワー半導体素子3-1,3-2を駆動する場合と同様に、並列接続されているパワー半導体素子2-1,2-2のそれぞれのゲート電圧Vgeとオン電圧Vcesatの1次近似関数からそれぞれのゲート電圧を算出し、上位制御回路部6により送られる指令に基づいて駆動部4-1,4-2を制御することになる。
[実施例2]
図18は、実施例2に係るパワー半導体素子の制御回路1の構成を示すブロック図の例である。実施例2に係るパワー半導体素子の制御回路1において、パワーモジュール10-1,10-2は、温度センサ71を搭載している。温度センサ71については、例えば熱電対、温度センスダイオード、あるいはサーミスタなどによって構成することができる。
図18は、実施例2に係るパワー半導体素子の制御回路1の構成を示すブロック図の例である。実施例2に係るパワー半導体素子の制御回路1において、パワーモジュール10-1,10-2は、温度センサ71を搭載している。温度センサ71については、例えば熱電対、温度センスダイオード、あるいはサーミスタなどによって構成することができる。
一般的に、パワー半導体素子の動作時の発熱によってパワー半導体素子のオン電圧特性が変化することがある。そして、並列接続されたパワー半導体素子同士に温度差が生じると、オン電圧特性がずれる。したがって、パワー半導体素子の温度に応じて、ゲート電圧Vgeを変化させる必要がある。
そこで、実施例2に係るパワー半導体素子の制御回路1は、パワーモジュール10-1,10-2に搭載され、パワー半導体素子3-1,3-2の温度を検知するための温度センサ71と、当該温度センサ71の温度を検出するための温度検出部72とを備えている。温度検出部72が検出した温度情報は、上位制御回路部6の静特性取得部61に供給される。記憶部54には、パワー半導体素子3-1のゲート電圧依存性がある静特性の情報に加えて、ゲート電圧Vgeとオン電圧Vcesatの1次近似関数の温度依存性の情報(温度特性情報)も記録されている。
静特性取得部61は、温度検出部72が所定温度を検出したとき、当該所定温度に対応する温度特性情報、即ちゲート電圧Vgeとオン電圧Vcesatの1次近似関数の記録情報を記憶部54から取得する。また、ゲート電圧算出部62は、静特性取得部61が取得した温度特性情報を基に、パワー半導体素子3-1,3-2の各ゲートに印加するゲート電圧Vge1,Vge2を算出する。そして、制御部63は、ゲート電圧算出部62が算出したゲート電圧情報を制御信号として駆動部5-1,5-2に送り、パワー半導体素子3-1,3-2の駆動制御を行う。
以上により、実施例2に係るパワー半導体素子の制御回路1では、パワー半導体素子3-1,3-2間に温度差が存在する場合においても、それぞれの温度に応じたゲート電圧Vgeとオン電圧Vcesatの1次近似関数に基づき駆動制御を行うため、電流アンバランスを低減させることができる。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例を含む。例えば、上記した実施例は本発明を分かりやすく説明するために詳細したものであり、必ずしも全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることも可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
例えば、実施例1および実施例2では、本発明のパワー半導体素子の制御回路およびその制御方法として、電力変換装置に用いられるパワー半導体素子の制御回路およびその制御方法を例に挙げて説明したが、これに限られるものではない。すなわち、本発明のパワー半導体素子の制御回路およびその制御方法は、電力変換装置に限らず、種々の装置において用いられるパワー半導体素子の制御回路およびその制御方法として用いることができる。
また、実施例1および実施例2では、パワー半導体素子が2つ並列接続された場合を例に挙げて説明したが、パワー半導体素子の並列接続数は2つに限られるものではない。すなわち、本発明のパワー半導体素子の制御回路およびその制御方法は、パワー半導体素子の並列接続数をn個(nは3以上の整数)に増やした場合にも適用できる。
また、実施例1および実施例2では、電力変換ユニットの単位で交換可能な電力変換装置において、パワー半導体素子のゲート電圧依存性がある静特性の情報を記憶する記憶部を、電力変換ユニットに搭載される駆動部毎に設けるとしたが、電力変換ユニット以外に設ける構成を採ることもできる。ただし、電力変換ユニットに搭載される駆動部毎に記憶部を設けることで、次のような効果を得ることができる。
すなわち、電力変換ユニットに搭載される駆動部毎に記憶部を設けることで、電力変換ユニットを交換した際に、交換後の電力変換ユニットの記憶部には、当該電力変換ユニットに搭載されているパワー半導体素子のゲート電圧依存性がある静特性の情報が記憶されていることになる。したがって、電力変換ユニットを交換したとしても、その都度記憶部の記憶情報を書き換える必要がない。因みに、複数の電力変換ユニットに対して記憶部を共通に設ける構成を採った場合には、電力変換ユニットを交換する度に記憶部の記憶内容を、交換後の電力変換ユニットのパワー半導体素子に対応したオン電圧特性情報に書き換える必要がある。
1…パワー半導体素子の制御回路、 2(2-1,2-2)…上アームパワー半導体素子、 3(3-1,3-2)…下アームパワー半導体素子、 4(4-1,4-2)…上アーム駆動部、 5(5-1,5-2)…下アーム駆動部、 6…上位制御回路部、 7,8…還流ダイオード、 10(10-1,10-2)…パワーモジュール、 11(11-1,11-2)…電力変換ユニット、 20…制御基板、 30…電力変換装置、 51…遅延回路部、 52…ゲート電圧傾き可変回路部、 53…ゲート電圧可変回路部、 54…記憶部(記憶装置)、 55…インタフェース(I/F)回路部、 61…静特性取得部、 62…ゲート電圧算出部、 63…制御部、 71…温度センサ、 72…温度検出部
Claims (8)
- 並列に接続された複数のパワー半導体素子に対応して設けられた複数の駆動部と、
前記複数の駆動部を制御する上位制御回路部と、を備え、
前記上位制御回路部は、目標導通電流における前記パワー半導体素子のオン電圧のゲート電圧依存性を線形近似関数化し、この線形近似化した各関数に基づいて目標オン電圧となる前記パワー半導体素子のゲート電圧を算出し、
前記複数の駆動部は、前記上位制御回路部が算出したゲート電圧に基づいて前記複数のパワー半導体素子を駆動する
ことを特徴とするパワー半導体素子の制御回路。 - 前記パワー半導体素子のゲート電圧依存性がある静特性の情報を記憶する記憶部を備えており、
前記上位制御回路部は、前記記憶部から取得した前記静特性の情報を基に前記パワー半導体素子のゲート電圧を算出する
ことを特徴とする請求項1に記載のパワー半導体素子の制御回路。 - 前記パワー半導体素子に印加される前記ゲート電圧と、前記パワー半導体素子の導通電流とは、1次線形比例の関係にある
ことを特徴とする請求項1または請求項2に記載のパワー半導体素子の制御回路。 - 前記複数のパワー半導体素子にそれぞれ印加される前記ゲート電圧の差分と、前記複数のパワー半導体素子の各導通電流とは、1次線形比例の関係にある
ことを特徴とする請求項1乃至請求項3のいずれか1項に記載のパワー半導体素子の制御回路。 - 前記複数のパワー半導体素子のそれぞれの温度を検知する温度センサを備えており、
前記上位制御回路部は、前記温度センサが検知した温度に対応する前記パワー半導体素子の温度特性情報に基づいて、前記パワー半導体素子のゲート電圧を算出する
ことを特徴とする請求項1乃至請求項4のいずれか1項に記載のパワー半導体素子の制御回路。 - 並列に接続された複数のパワー半導体素子の制御方法であって、
目標導通電流における前記パワー半導体素子のオン電圧のゲート電圧依存性を線形近似関数化し、
この線形近似化した各関数に基づいて目標オン電圧となる前記パワー半導体素子のゲート電圧を算出し、
この算出したゲート電圧に基づいて前記複数のパワー半導体素子を駆動する
ことを特徴とするパワー半導体素子の制御方法。 - パワー半導体素子および前記パワー半導体素子を駆動する駆動部を搭載し、並列に接続されて用いられる複数の電力変換ユニットと、
前記複数の電力変換ユニットの各駆動部を制御する上位制御回路部と、を備え、
前記上位制御回路部は、目標導通電流における前記パワー半導体素子のオン電圧のゲート電圧依存性を線形近似関数化し、この線形近似化した各関数に基づいて目標オン電圧となる前記パワー半導体素子のゲート電圧を算出し、
前記複数の電力変換ユニットの各駆動部は、前記上位制御回路部が算出したゲート電圧に基づいて前記複数のパワー半導体素子を駆動する
ことを特徴とする電力変換装置。 - 前記複数の電力変換ユニットは、前記パワー半導体素子のゲート電圧依存性がある静特性の情報を記憶する記憶部を備えており、
前記上位制御回路部は、前記記憶部から取得した前記静特性の情報を基に前記パワー半導体素子のゲート電圧を算出する
ことを特徴とする請求項7に記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016039737A JP2017158319A (ja) | 2016-03-02 | 2016-03-02 | パワー半導体素子の制御回路、パワー半導体素子の制御方法および電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016039737A JP2017158319A (ja) | 2016-03-02 | 2016-03-02 | パワー半導体素子の制御回路、パワー半導体素子の制御方法および電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017158319A true JP2017158319A (ja) | 2017-09-07 |
Family
ID=59810582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016039737A Withdrawn JP2017158319A (ja) | 2016-03-02 | 2016-03-02 | パワー半導体素子の制御回路、パワー半導体素子の制御方法および電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017158319A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019075891A (ja) * | 2017-10-16 | 2019-05-16 | 株式会社日立製作所 | 電力変換装置 |
JP2019103158A (ja) * | 2017-11-28 | 2019-06-24 | 三菱電機株式会社 | 電力変換システム |
JP2019103064A (ja) * | 2017-12-06 | 2019-06-24 | トヨタ自動車株式会社 | 半導体素子の制御装置 |
JP7106725B1 (ja) * | 2021-07-01 | 2022-07-26 | 東芝エレベータ株式会社 | 制御装置および電流アンバランス調整方法 |
-
2016
- 2016-03-02 JP JP2016039737A patent/JP2017158319A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019075891A (ja) * | 2017-10-16 | 2019-05-16 | 株式会社日立製作所 | 電力変換装置 |
JP2019103158A (ja) * | 2017-11-28 | 2019-06-24 | 三菱電機株式会社 | 電力変換システム |
JP2019103064A (ja) * | 2017-12-06 | 2019-06-24 | トヨタ自動車株式会社 | 半導体素子の制御装置 |
JP7106725B1 (ja) * | 2021-07-01 | 2022-07-26 | 東芝エレベータ株式会社 | 制御装置および電流アンバランス調整方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6475594B2 (ja) | パワー半導体素子の駆動回路、電力変換ユニットおよび電力変換装置 | |
JP6617571B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
JP6201296B2 (ja) | 電力変換装置の制御装置 | |
US9444374B2 (en) | Converter for an electrical machine and method for controlling a power circuit breaker | |
JP2017158319A (ja) | パワー半導体素子の制御回路、パワー半導体素子の制御方法および電力変換装置 | |
JP2001161071A (ja) | 3相ac/dc電力回生変換器 | |
JP2017184298A (ja) | 電力変換装置 | |
JP2002272125A (ja) | 電力変換器の制御装置 | |
Picas et al. | Submodule power losses balancing algorithms for the modular multilevel converter | |
JP6576846B2 (ja) | 電力変換装置 | |
US11757444B2 (en) | Semiconductor element drive device and power conversion apparatus | |
JP6418113B2 (ja) | 駆動回路制御装置 | |
Clemente | A simple tool for the selection of IGBTs for motor drives and UPSs | |
JP6729451B2 (ja) | 電力変換器制御装置 | |
EP2600510A1 (en) | Heating a converter with circulating currents | |
JP7051008B2 (ja) | 並列駆動装置及び電力変換装置 | |
Sathik et al. | A dynamic thermal controller for power semiconductor devices | |
CN114448300A (zh) | 逆变器电路和制动斩波器电路 | |
JP6739865B2 (ja) | 半導体装置 | |
JP2020054071A (ja) | マルチレベル電力変換装置 | |
US20130062945A1 (en) | System employing a thermoelectric device to power an electronic circuit from heat generated by semiconductor devices, and method of powering a system | |
WO2021192035A1 (ja) | 半導体駆動装置、半導体装置、及び電力変換装置 | |
JP6136720B2 (ja) | スイッチング制御装置 | |
JP5895704B2 (ja) | 電力変換装置 | |
JP7271808B1 (ja) | 電力変換装置、および飛行物体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180822 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20190225 |