JP3512248B2 - 電子パワーコンバータ回路装置、およびこの装置の駆動方法 - Google Patents
電子パワーコンバータ回路装置、およびこの装置の駆動方法Info
- Publication number
- JP3512248B2 JP3512248B2 JP25590594A JP25590594A JP3512248B2 JP 3512248 B2 JP3512248 B2 JP 3512248B2 JP 25590594 A JP25590594 A JP 25590594A JP 25590594 A JP25590594 A JP 25590594A JP 3512248 B2 JP3512248 B2 JP 3512248B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- turn
- switch
- switches
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/107—Modifications for increasing the maximum permissible switched voltage in composite switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Rectifiers (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Stepping Motors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、パワーエレクトロニク
スの分野に係る。本発明は、特許請求の範囲第１項の前
置きに述べられた電子パワーコンバータ回路装置の駆動
方法を改良する。本発明は、更に、電子パワーコンバー
タ回路装置に関する。
スの分野に係る。本発明は、特許請求の範囲第１項の前
置きに述べられた電子パワーコンバータ回路装置の駆動
方法を改良する。本発明は、更に、電子パワーコンバー
タ回路装置に関する。
【０００２】
【従来の技術】このような方法および電子パワーコンバ
ータ回路装置は、例えば、A. Stamberger による文献
“Serie- oder parallelgeschaltete Hochleistungs- G
TOs mitgenau synchronisierter Abschaltung", ("Seri
es- or parallel- connected high-power GTOs having
a precisely shnchronized turn off")，Elektroniker
No.3/1985, page 68 〜 72 に既に記述されている。例
えば、半ブリッジの個々のアームが直列接続されたパワ
ーセミコンダクタスイッチ（上述の文献のＧＴＯ）を含
む場合、これは悪いもの、即ち、不規則な電圧分布にな
ってしまうことがある。これは、更に、直列回路の個々
のセミコンダクタに過負荷を与えるものとなる。この不
均衡な負荷の理由は、動作中のパラメータ変化に加え
て、ターンオフ時間の差や、セミコンダクタの、およ
び、関連する回路の、パラメータにおける差による。上
述の文献では、制御信号のターンオフ時間を制御するこ
とにより電子パワーコンバータアームの全てのＧＴＯが
同時にブロックを開始するようにして、個々のスイッチ
の電圧負荷の均衡を保とうとしている。ターンオフ信号
の瞬間時が制御変数として使用される。
ータ回路装置は、例えば、A. Stamberger による文献
“Serie- oder parallelgeschaltete Hochleistungs- G
TOs mitgenau synchronisierter Abschaltung", ("Seri
es- or parallel- connected high-power GTOs having
a precisely shnchronized turn off")，Elektroniker
No.3/1985, page 68 〜 72 に既に記述されている。例
えば、半ブリッジの個々のアームが直列接続されたパワ
ーセミコンダクタスイッチ（上述の文献のＧＴＯ）を含
む場合、これは悪いもの、即ち、不規則な電圧分布にな
ってしまうことがある。これは、更に、直列回路の個々
のセミコンダクタに過負荷を与えるものとなる。この不
均衡な負荷の理由は、動作中のパラメータ変化に加え
て、ターンオフ時間の差や、セミコンダクタの、およ
び、関連する回路の、パラメータにおける差による。上
述の文献では、制御信号のターンオフ時間を制御するこ
とにより電子パワーコンバータアームの全てのＧＴＯが
同時にブロックを開始するようにして、個々のスイッチ
の電圧負荷の均衡を保とうとしている。ターンオフ信号
の瞬間時が制御変数として使用される。
【０００３】しかしながら、それによって正確に訂正さ
れるのはターンオフ時間だけであって、パラメータの差
やパラメータの変化に起因する不規則な電圧負荷に均衡
を与えることはできない。なぜなら、正確な電圧分布に
関する情報についてはなにも提供することができないか
らである。更に言えば、前に説明されたこの方法は、ス
イッチングの間だけ、更に正確に言えば、ターンオフの
間だけしか働かない。「ブロッキング」の安定状態にお
ける電圧負荷での差については、いまだに考慮がなされ
ていないが、これらが、パラメータの差やパラメータの
ドリフトに起因して発生してしまうこともある。この結
果、正確さは不完全なものとなり、また、セミコンダク
タの利用は最適ではなくなる。比較的大きなセミコンダ
クタモジュール（０．５ ＭＶＡ スイッチングキャパ
シティ、およびそれ以上）において利用する場合、これ
は好ましくない結果となり得る。
れるのはターンオフ時間だけであって、パラメータの差
やパラメータの変化に起因する不規則な電圧負荷に均衡
を与えることはできない。なぜなら、正確な電圧分布に
関する情報についてはなにも提供することができないか
らである。更に言えば、前に説明されたこの方法は、ス
イッチングの間だけ、更に正確に言えば、ターンオフの
間だけしか働かない。「ブロッキング」の安定状態にお
ける電圧負荷での差については、いまだに考慮がなされ
ていないが、これらが、パラメータの差やパラメータの
ドリフトに起因して発生してしまうこともある。この結
果、正確さは不完全なものとなり、また、セミコンダク
タの利用は最適ではなくなる。比較的大きなセミコンダ
クタモジュール（０．５ ＭＶＡ スイッチングキャパ
シティ、およびそれ以上）において利用する場合、これ
は好ましくない結果となり得る。
【０００４】
【発明の概要】故に、本発明の１つの目的は、電子パワ
ーコンバータ回路装置を駆動するための新規な方法を提
供すること、および、従来技術の上述の欠点が回避され
ている電子パワーコンバータ回路を提供することにあ
る。特に、電圧分布の制御がパラメータの差や変化をも
考慮して安定状態でも活動しはじめる。この目的は、開
始部分で述べたタイプの方法において請求項第１項の特
徴により、また、開始部分で述べたタイプの回路装置に
おいて請求項第７項の特徴により、達成される。本発明
による方法で重要な点は、即ち、直列回路の各スイッチ
両端の電圧が制御変数として測定され、この測定された
電圧を基に、スイッチングの間に電圧負荷が全てのスイ
ッチに関して実質的に等しくなるような方法でスイッチ
ング時間が変更され、スイッチのブロッキング電圧が実
質的に等しくなるような方法で制御電圧のレベルがブロ
ック状態において測定電圧によって影響を受けること、
にある。より好ましい実施例は、ある特定のスイッチ動
作において、１つ１つの差が、測定されたスイッチ電圧
と、直列回路両端の測定された総電圧のｎ番目（直列接
続されたスイッチがｎ個の場合）の部分と、から形成さ
れ、次のスイッチング動作に対するスイッチング時間遅
延における増減が、この差から、２個のスイッチング動
作間の時間において計算され、この方法で決定されるス
イッチング時間が次々のスイッチング動作において設定
される、という点で区別される。
ーコンバータ回路装置を駆動するための新規な方法を提
供すること、および、従来技術の上述の欠点が回避され
ている電子パワーコンバータ回路を提供することにあ
る。特に、電圧分布の制御がパラメータの差や変化をも
考慮して安定状態でも活動しはじめる。この目的は、開
始部分で述べたタイプの方法において請求項第１項の特
徴により、また、開始部分で述べたタイプの回路装置に
おいて請求項第７項の特徴により、達成される。本発明
による方法で重要な点は、即ち、直列回路の各スイッチ
両端の電圧が制御変数として測定され、この測定された
電圧を基に、スイッチングの間に電圧負荷が全てのスイ
ッチに関して実質的に等しくなるような方法でスイッチ
ング時間が変更され、スイッチのブロッキング電圧が実
質的に等しくなるような方法で制御電圧のレベルがブロ
ック状態において測定電圧によって影響を受けること、
にある。より好ましい実施例は、ある特定のスイッチ動
作において、１つ１つの差が、測定されたスイッチ電圧
と、直列回路両端の測定された総電圧のｎ番目（直列接
続されたスイッチがｎ個の場合）の部分と、から形成さ
れ、次のスイッチング動作に対するスイッチング時間遅
延における増減が、この差から、２個のスイッチング動
作間の時間において計算され、この方法で決定されるス
イッチング時間が次々のスイッチング動作において設定
される、という点で区別される。
【０００５】ターンオンの場合は、ターンオンがより早
ければより低い電圧負荷が得られ、ターンオンがより遅
ければより高い電圧負荷が得られる。この態様はターン
オフの場合は正確に逆のものとなる。安定状態、即ち、
ブロッキング状態では、ブロッキング電流は、制御信
号、即ち、セミコンダクタのスレッショルド電圧付近の
ターンオフゲート電圧のレベルによって特に増大され得
る。この場合、ブロッキング電流における増加は、ブロ
ッキング電圧における減少を生じさせる。電圧負荷は、
この方法を使用して、ブロッキング状態においてさえも
その均衡が保たれ得る。本発明の更なる実施例が対応す
るサブクレームから導かれる。本発明による回路装置の
重要事項は、駆動装置が設けられている点にあり、この
駆動装置において、各スイッチ両端の電圧を測定する第
１の手段は、測定された電圧と総電圧のｎ番目の部分と
から差を形成し、全てのスイッチが電圧によって等しい
負荷を受けるよう、各スイッチにおける制御信号のター
ンオンおよびターンオフ時間を決定する。更に、第２の
手段が設けられており、この第２の手段は、ブロッキン
グ状態における制御信号のレベルを、計算された差か
ら、等しい電圧負荷が全てのスイッチに関して生じるよ
う設定する。
ければより低い電圧負荷が得られ、ターンオンがより遅
ければより高い電圧負荷が得られる。この態様はターン
オフの場合は正確に逆のものとなる。安定状態、即ち、
ブロッキング状態では、ブロッキング電流は、制御信
号、即ち、セミコンダクタのスレッショルド電圧付近の
ターンオフゲート電圧のレベルによって特に増大され得
る。この場合、ブロッキング電流における増加は、ブロ
ッキング電圧における減少を生じさせる。電圧負荷は、
この方法を使用して、ブロッキング状態においてさえも
その均衡が保たれ得る。本発明の更なる実施例が対応す
るサブクレームから導かれる。本発明による回路装置の
重要事項は、駆動装置が設けられている点にあり、この
駆動装置において、各スイッチ両端の電圧を測定する第
１の手段は、測定された電圧と総電圧のｎ番目の部分と
から差を形成し、全てのスイッチが電圧によって等しい
負荷を受けるよう、各スイッチにおける制御信号のター
ンオンおよびターンオフ時間を決定する。更に、第２の
手段が設けられており、この第２の手段は、ブロッキン
グ状態における制御信号のレベルを、計算された差か
ら、等しい電圧負荷が全てのスイッチに関して生じるよ
う設定する。
【０００６】これらの第１および第２の手段は、各スイ
ッチに対して局部的に設けられていてもよいし、全ての
スイッチをひとまとめとしてこれらのスイッチ全てに対
して中心的に設けられていてもよい。本発明による方
法、若しくは、回路装置の利点は、一般的に、各セミコ
ンダクタの電圧負荷が、ターンオンやターンオフだけで
なく、ブロッキング状態においてもそれらの均衡が保た
れている点にある。更に、その制御は、回路の影響と共
にパラメータの差や変更の影響をも考量している。この
結果、これらのスイッチをパワーと周波数両方の点で最
適に利用することが可能である。
ッチに対して局部的に設けられていてもよいし、全ての
スイッチをひとまとめとしてこれらのスイッチ全てに対
して中心的に設けられていてもよい。本発明による方
法、若しくは、回路装置の利点は、一般的に、各セミコ
ンダクタの電圧負荷が、ターンオンやターンオフだけで
なく、ブロッキング状態においてもそれらの均衡が保た
れている点にある。更に、その制御は、回路の影響と共
にパラメータの差や変更の影響をも考量している。この
結果、これらのスイッチをパワーと周波数両方の点で最
適に利用することが可能である。
【０００７】
【実施例】図を参照すれば明らかなように、幾つかの図
面を通じて、同様の参照番号は同一若しくは対応する部
分を示している。図１は、高速セミコンダクタスイッチ
（２）、例えば、絶縁ゲートバイポーラ型トランジスタ
ＩＧＢＴのようなものをどのように直列接続してスイッ
チング可能な電圧を増大させることができるのかを示
す。一時のスイッチング動作（ターンオンとターンオ
フ）の変更の間、および、安定ブロック状態（ターンオ
フされている）では、パラメータ本来の差によって、全
ての電圧負荷（Ｕｃｅ）が各セミコンダクタ（２）に不
規則に分布される。この結果、各セミコンダクタに過負
荷が導かれることがある。ターンオン（Ｐ１）、導電
（Ｐ２）、ターンオフ（Ｐ３）、および、ブロッキング
（Ｐ４）の間の３つのスイッチにおける異なる電圧（Ｕ
ｃｅ１、Ｕｃｅ２、Ｕｃｅ３）が図６に例示されてい
る。それは主に、例えば、記憶電荷やデプレッション層
キャパシタンスにおける差、異なる遅延時間、電圧分布
を一時に決定するターンオンおよびターンオフ時間、す
なわち、ターンオンとターンオフの間（フェーズＰ１、
Ｐ３）のような、固有のセミコンダクタ特性である。し
かしながら、負荷回路における特性（漏れインダクタン
ス、漏れ、およびアースキャパシタンス、および、負荷
的な回路）と同じく、許容差、ジッタ、およびドリフト
によって影響された信号伝播時間による駆動における差
も無視できない影響を持つ。
面を通じて、同様の参照番号は同一若しくは対応する部
分を示している。図１は、高速セミコンダクタスイッチ
（２）、例えば、絶縁ゲートバイポーラ型トランジスタ
ＩＧＢＴのようなものをどのように直列接続してスイッ
チング可能な電圧を増大させることができるのかを示
す。一時のスイッチング動作（ターンオンとターンオ
フ）の変更の間、および、安定ブロック状態（ターンオ
フされている）では、パラメータ本来の差によって、全
ての電圧負荷（Ｕｃｅ）が各セミコンダクタ（２）に不
規則に分布される。この結果、各セミコンダクタに過負
荷が導かれることがある。ターンオン（Ｐ１）、導電
（Ｐ２）、ターンオフ（Ｐ３）、および、ブロッキング
（Ｐ４）の間の３つのスイッチにおける異なる電圧（Ｕ
ｃｅ１、Ｕｃｅ２、Ｕｃｅ３）が図６に例示されてい
る。それは主に、例えば、記憶電荷やデプレッション層
キャパシタンスにおける差、異なる遅延時間、電圧分布
を一時に決定するターンオンおよびターンオフ時間、す
なわち、ターンオンとターンオフの間（フェーズＰ１、
Ｐ３）のような、固有のセミコンダクタ特性である。し
かしながら、負荷回路における特性（漏れインダクタン
ス、漏れ、およびアースキャパシタンス、および、負荷
的な回路）と同じく、許容差、ジッタ、およびドリフト
によって影響された信号伝播時間による駆動における差
も無視できない影響を持つ。
【０００８】ターンオフ状態（Ｐ４）では、電圧分布は
安定しておらず、可能な現存の回路と同様に、先行する
ターンオフ動作、ターンオフ電流、更に、漏れ電流Ｉｃ
ｅｓの振幅、許容差、ドリフトに依存する。デプレッシ
ョン層と回路キャパシタンスに依存する時間の後、漏れ
電流は不規則な安定状態の電圧分布を導く。この分布に
おいて最も好ましくないケースは、１つのスイッチが全
てのブロッキング電圧を吸収してしまうことである。従
来技術では、全てのセミコンダクタスイッチを正確に同
時にターンオフすることによってこの不規則な負荷を防
止しようとする試みが成された。しかしながら、それに
よって複数のスイッチにおいて電圧分布の均衡をとるこ
とは必ずしも確実とはされていない。なぜなら、この制
御ではパラメータの差の影響が考慮されていないからで
ある。本発明は異なるアプローチについて述べる。図２
にターンオンとオフが示されているが、電圧（Ｕｃｅ
１、Ｕｃｅ２．．．Ｕｃｅｉ．．．Ｕｃｅｎ）は、直列
回路のｎ個（ｎは２以上）のスイッチ（２）の各々にお
いて測定される。測定電圧は、制御信号（Ｕｇｅ
１．．．Ｕｇｅｎ）のスイッチングの瞬間時（Ｔｄｏ
ｎ、Ｔｄｏｆｆ）を決定するために使用されるのである
が、これは、、スイッチングの間の電圧負荷が全てのス
イッチ（２）に関して実質的に等しくなるように行われ
る。図７から明らかなように、ターンオンの間のより高
い電圧負荷（Ｕｃｅ１）は、ターンオンポイント（例え
ばＵｇｅ１）における遅延から生じていることは明らか
である。より小さな電圧負荷（Ｕｃｅ３）は、より早期
のターンオン（例えばＵｇｅ３）によって得られてい
る。この態様はターンオフの間は正確に反対となる。即
ち、より早期のターンオフ（Ｕｇｅ１）はより高い電圧
負荷（Ｕｃｅ１）を生成し、一方、より遅いターンオフ
（Ｕｇｅ３）はより低い電圧負荷（Ｕｃｅ３）を生成す
る。
安定しておらず、可能な現存の回路と同様に、先行する
ターンオフ動作、ターンオフ電流、更に、漏れ電流Ｉｃ
ｅｓの振幅、許容差、ドリフトに依存する。デプレッシ
ョン層と回路キャパシタンスに依存する時間の後、漏れ
電流は不規則な安定状態の電圧分布を導く。この分布に
おいて最も好ましくないケースは、１つのスイッチが全
てのブロッキング電圧を吸収してしまうことである。従
来技術では、全てのセミコンダクタスイッチを正確に同
時にターンオフすることによってこの不規則な負荷を防
止しようとする試みが成された。しかしながら、それに
よって複数のスイッチにおいて電圧分布の均衡をとるこ
とは必ずしも確実とはされていない。なぜなら、この制
御ではパラメータの差の影響が考慮されていないからで
ある。本発明は異なるアプローチについて述べる。図２
にターンオンとオフが示されているが、電圧（Ｕｃｅ
１、Ｕｃｅ２．．．Ｕｃｅｉ．．．Ｕｃｅｎ）は、直列
回路のｎ個（ｎは２以上）のスイッチ（２）の各々にお
いて測定される。測定電圧は、制御信号（Ｕｇｅ
１．．．Ｕｇｅｎ）のスイッチングの瞬間時（Ｔｄｏ
ｎ、Ｔｄｏｆｆ）を決定するために使用されるのである
が、これは、、スイッチングの間の電圧負荷が全てのス
イッチ（２）に関して実質的に等しくなるように行われ
る。図７から明らかなように、ターンオンの間のより高
い電圧負荷（Ｕｃｅ１）は、ターンオンポイント（例え
ばＵｇｅ１）における遅延から生じていることは明らか
である。より小さな電圧負荷（Ｕｃｅ３）は、より早期
のターンオン（例えばＵｇｅ３）によって得られてい
る。この態様はターンオフの間は正確に反対となる。即
ち、より早期のターンオフ（Ｕｇｅ１）はより高い電圧
負荷（Ｕｃｅ１）を生成し、一方、より遅いターンオフ
（Ｕｇｅ３）はより低い電圧負荷（Ｕｃｅ３）を生成す
る。
【０００９】ある特定のスイッチングフェーズ（Ｐ１若
しくはＰ３）において、直列回路両端の総電圧（Ｕｃｅ
ｔｏｔ）のｎ番目の部分と測定電圧（Ｕｃｅ１．．．Ｕ
ｃｅｎ）との間で差（１／ｎＵｃｅｔｏｔ−Ｕｃｅｉ）
が形成されるような方法で制御が実行される。ターンオ
ンの間の差が正である場合、即ち、ある特定のスイッチ
両端の電圧があまりに低すぎる場合には、関連するスイ
ッチは次のターンオン動作の間にある時間だけ遅延して
ターンオンされる。差が負である場合には、ターンオン
はある時間だけ早期に影響を受ける。時間変位は各ター
ンオン動作に関して新たに計算され、最終的には一様な
電圧分布となる。しかしながら、図８に明確に示されて
いるように、このことは全てのスイッチがそれによって
同時にターンオンされることを意味するものではない。
そうではなく、それらは、全てのスイッチにおいて一様
な電圧分布が生じるような瞬間時においてターンオンさ
れるのである。ターンオフの間においてもこの手続きは
同様である（図９）が、差が負の場合にターンオフが次
のターンオフにおいてより遅くされること（例えば、Ｕ
ｇｅ１）、また、差が正の場合にはより早くされる（例
えば、Ｕｇｅ３）ことでは異なっている。ここでもま
た、ターンオフは必ずしも同時である必要はなく、電圧
分布が一様であるような瞬間時である。
しくはＰ３）において、直列回路両端の総電圧（Ｕｃｅ
ｔｏｔ）のｎ番目の部分と測定電圧（Ｕｃｅ１．．．Ｕ
ｃｅｎ）との間で差（１／ｎＵｃｅｔｏｔ−Ｕｃｅｉ）
が形成されるような方法で制御が実行される。ターンオ
ンの間の差が正である場合、即ち、ある特定のスイッチ
両端の電圧があまりに低すぎる場合には、関連するスイ
ッチは次のターンオン動作の間にある時間だけ遅延して
ターンオンされる。差が負である場合には、ターンオン
はある時間だけ早期に影響を受ける。時間変位は各ター
ンオン動作に関して新たに計算され、最終的には一様な
電圧分布となる。しかしながら、図８に明確に示されて
いるように、このことは全てのスイッチがそれによって
同時にターンオンされることを意味するものではない。
そうではなく、それらは、全てのスイッチにおいて一様
な電圧分布が生じるような瞬間時においてターンオンさ
れるのである。ターンオフの間においてもこの手続きは
同様である（図９）が、差が負の場合にターンオフが次
のターンオフにおいてより遅くされること（例えば、Ｕ
ｇｅ１）、また、差が正の場合にはより早くされる（例
えば、Ｕｇｅ３）ことでは異なっている。ここでもま
た、ターンオフは必ずしも同時である必要はなく、電圧
分布が一様であるような瞬間時である。
【００１０】制御はサンプル化された制御である。即
ち、ある特定のスイッチング動作の間における電圧検出
（例えばｔ１）は、１つのスイッチング動作の後（例え
ばｔ２）までは制御動作が行われない。この結果、動作
の間のパラメータの揺らぎは適当に均衡が保たれる。更
に、２つのスイッチング動作の間に必要な動作を実行す
るための十分な時間が存在する。安定状態（ブロッキン
グ、Ｐ４）では他の操作変数が使用される。ここでは、
各スイッチの本来的に異なる、また、ドリフト影響を受
けた、漏れ電流と、それらの回路の影響が、均衡が取れ
た電圧分布を生成するような方法でお互いが調整されね
ばならない。ＩＧＢＴとＭＯＳＦＥＴは、非飽和安定状
態の場合は電圧制御された電流源のように振る舞う。こ
の結果、ブロッキング電流は、セミコンダクタのスレッ
ショルド電圧付近のターンオフ制御電圧によって特に増
大され得る。ブロッキング電流の増加は、直列回路の各
セミコンダクタの電圧を減少させる。この結果、ブロッ
キング電圧は、ターンオフ制御電圧のレベル（Ｕｇｅｏ
ｆｆ１、ｎ）に影響を与えることによって各スイッチに
関して連続的に訂正することができる。
ち、ある特定のスイッチング動作の間における電圧検出
（例えばｔ１）は、１つのスイッチング動作の後（例え
ばｔ２）までは制御動作が行われない。この結果、動作
の間のパラメータの揺らぎは適当に均衡が保たれる。更
に、２つのスイッチング動作の間に必要な動作を実行す
るための十分な時間が存在する。安定状態（ブロッキン
グ、Ｐ４）では他の操作変数が使用される。ここでは、
各スイッチの本来的に異なる、また、ドリフト影響を受
けた、漏れ電流と、それらの回路の影響が、均衡が取れ
た電圧分布を生成するような方法でお互いが調整されね
ばならない。ＩＧＢＴとＭＯＳＦＥＴは、非飽和安定状
態の場合は電圧制御された電流源のように振る舞う。こ
の結果、ブロッキング電流は、セミコンダクタのスレッ
ショルド電圧付近のターンオフ制御電圧によって特に増
大され得る。ブロッキング電流の増加は、直列回路の各
セミコンダクタの電圧を減少させる。この結果、ブロッ
キング電圧は、ターンオフ制御電圧のレベル（Ｕｇｅｏ
ｆｆ１、ｎ）に影響を与えることによって各スイッチに
関して連続的に訂正することができる。
【００１１】この目的で、直列回路両端に付与された総
電圧（Ｕｃｅｔｏｔ）のｎ番目の部分とスイッチ両端の
測定電圧（Ｕｃｅ１、ｎ）との間で差が形成される。こ
の差に従って、ターンオフ制御電圧（Ｕｇｅｏｆｆ１、
ｎ）のレベルは、均衡が保たれた電圧分布を生じるよう
にして（図１０）決定される。スイッチ電圧（Ｕｃｅ
１、ｎ）の測定と引き算は、連続的に、若しくは（ター
ンオン／オフの場合に）、時間間隔を置いて実行するこ
とができる。このシステムは、安定状態と一時均衡制御
が各全てのスイッチに適用されたときに制御によって十
分に決定されるため、また、これによってスイッチンの
瞬間時とブロッキング電流を逃すことが可能とされるた
め、スイッチの１つをマスターとして、他のスイッチを
スレーブとして、取り扱うのが賢明である。この場合、
スレーブは今述べたような均衡の原理に従って動作し、
一方、マスターはスイッチングの瞬間時とブロッキング
電流に対する上述の値を用いて動作される。マスターブ
ロッキング電流を適当に設定することにより、許容差と
ドリフトに自動的に追随することが可能とされる。本発
明による電子パワーコンバータ回路装置は、（図１〜
３）ｎ個（ｎは２以上）のパワーセミコンダクタスイッ
チの直列回路を備えており、それは例えば多重フェーズ
の半ブリッジの一部でもよい。セミコンダクタスイッチ
は、ゲート（３）に付与された電圧（Ｕｇｅ１．．．Ｕ
ｇｅｎ）により、任意の瞬間時に繰返しターンオンおよ
びターンオフされ得る。このために駆動装置（４）が設
けられている。駆動装置はゲートに接続されており、ま
た、制御された信号入力（５）とドライバ（７）を有す
る。
電圧（Ｕｃｅｔｏｔ）のｎ番目の部分とスイッチ両端の
測定電圧（Ｕｃｅ１、ｎ）との間で差が形成される。こ
の差に従って、ターンオフ制御電圧（Ｕｇｅｏｆｆ１、
ｎ）のレベルは、均衡が保たれた電圧分布を生じるよう
にして（図１０）決定される。スイッチ電圧（Ｕｃｅ
１、ｎ）の測定と引き算は、連続的に、若しくは（ター
ンオン／オフの場合に）、時間間隔を置いて実行するこ
とができる。このシステムは、安定状態と一時均衡制御
が各全てのスイッチに適用されたときに制御によって十
分に決定されるため、また、これによってスイッチンの
瞬間時とブロッキング電流を逃すことが可能とされるた
め、スイッチの１つをマスターとして、他のスイッチを
スレーブとして、取り扱うのが賢明である。この場合、
スレーブは今述べたような均衡の原理に従って動作し、
一方、マスターはスイッチングの瞬間時とブロッキング
電流に対する上述の値を用いて動作される。マスターブ
ロッキング電流を適当に設定することにより、許容差と
ドリフトに自動的に追随することが可能とされる。本発
明による電子パワーコンバータ回路装置は、（図１〜
３）ｎ個（ｎは２以上）のパワーセミコンダクタスイッ
チの直列回路を備えており、それは例えば多重フェーズ
の半ブリッジの一部でもよい。セミコンダクタスイッチ
は、ゲート（３）に付与された電圧（Ｕｇｅ１．．．Ｕ
ｇｅｎ）により、任意の瞬間時に繰返しターンオンおよ
びターンオフされ得る。このために駆動装置（４）が設
けられている。駆動装置はゲートに接続されており、ま
た、制御された信号入力（５）とドライバ（７）を有す
る。
【００１２】上述の制御の実行を可能とするため、各ス
イッチ両端の電圧（Ｕｃｅ１．．．Ｕｃｅｎ）と、全直
列回路両端の電圧（Ｕｃｅｔｏｔ）が、駆動装置で測定
される。差（１／ｎＵｃｅｔｏｔ−Ｕｃｅｉ）が各場合
に関してこれら２つの電圧から形成され、第１手段
（６）にリレイされる。この第１の手段では、各スイッ
チに関するスイッチングの瞬間時（Ｔｄｏｎ、Ｔｄｏｆ
ｆ）が上述のようにして決定される。更に、この第１の
手段（６）は、制御信号のスイッチングの瞬間時を設定
する時間遅延回路（９）に接続されている。時間遅延回
路の出力はドライバ（７）に接続されており、このドラ
イバ（７）は、その一部に対して制御電圧（Ｕｇｅｉ）
をスイッチのゲート（３）に与える。こうして、第１の
手段（６）と時間遅延回路（９）は、スイッチング時に
均衡が保たれた電圧分布を生じるようにして、制御信号
（Ｕｇｅ１．．．Ｕｇｅｎ）に影響を与えるよう使用さ
れ得る。更に、第２の手段（８）が駆動装置（４）に設
けられている。この駆動装置（４）は、計算された差に
よって、各スイッチが電圧によって実質的に等しく負荷
されるように、ブロッキング状態（Ｐ４）における制御
電圧（Ｕｇｅｏｆｆ１、ｎ）レベルを設定する。これら
の第２の手段はドライバ（７）に接続されている。
イッチ両端の電圧（Ｕｃｅ１．．．Ｕｃｅｎ）と、全直
列回路両端の電圧（Ｕｃｅｔｏｔ）が、駆動装置で測定
される。差（１／ｎＵｃｅｔｏｔ−Ｕｃｅｉ）が各場合
に関してこれら２つの電圧から形成され、第１手段
（６）にリレイされる。この第１の手段では、各スイッ
チに関するスイッチングの瞬間時（Ｔｄｏｎ、Ｔｄｏｆ
ｆ）が上述のようにして決定される。更に、この第１の
手段（６）は、制御信号のスイッチングの瞬間時を設定
する時間遅延回路（９）に接続されている。時間遅延回
路の出力はドライバ（７）に接続されており、このドラ
イバ（７）は、その一部に対して制御電圧（Ｕｇｅｉ）
をスイッチのゲート（３）に与える。こうして、第１の
手段（６）と時間遅延回路（９）は、スイッチング時に
均衡が保たれた電圧分布を生じるようにして、制御信号
（Ｕｇｅ１．．．Ｕｇｅｎ）に影響を与えるよう使用さ
れ得る。更に、第２の手段（８）が駆動装置（４）に設
けられている。この駆動装置（４）は、計算された差に
よって、各スイッチが電圧によって実質的に等しく負荷
されるように、ブロッキング状態（Ｐ４）における制御
電圧（Ｕｇｅｏｆｆ１、ｎ）レベルを設定する。これら
の第２の手段はドライバ（７）に接続されている。
【００１３】本発明による回路装置の２つの好ましい実
施例が図４および５に示されている。第１および第２の
手段（６，８）を、駆動装置（４）の各スイッチに対し
て局部的に設けることができる（図５）。他の変形は、
第１と第２の手段（６、８）をたった１度だけ中心的に
用いて、全てのドライバ（７）と時間遅延回路（９）を
これらの中央の第１および第２の手段（６、８）によっ
て駆動する点にある（図４）。３つのスイッチにおける
電圧の測定結果が図１１のａ）〜ｄ）に（ターンオンの
場合が図１１のａ）およびｂ）に、ターンオフの場合が
図１１のｃ）およびｄ）に）示されている。図から明ら
かなように、制御下でのスイッチングの場合は電圧分布
がより良好であることは明らかである（図１１のｂ）と
ｄ））。上に述べたことから、明らかに、本発明の多く
の変更や変形が可能である。故に、添付した特許請求の
範囲内で、本発明はここに述べた方法以外でも実行でき
ることを理解すべきである。
施例が図４および５に示されている。第１および第２の
手段（６，８）を、駆動装置（４）の各スイッチに対し
て局部的に設けることができる（図５）。他の変形は、
第１と第２の手段（６、８）をたった１度だけ中心的に
用いて、全てのドライバ（７）と時間遅延回路（９）を
これらの中央の第１および第２の手段（６、８）によっ
て駆動する点にある（図４）。３つのスイッチにおける
電圧の測定結果が図１１のａ）〜ｄ）に（ターンオンの
場合が図１１のａ）およびｂ）に、ターンオフの場合が
図１１のｃ）およびｄ）に）示されている。図から明ら
かなように、制御下でのスイッチングの場合は電圧分布
がより良好であることは明らかである（図１１のｂ）と
ｄ））。上に述べたことから、明らかに、本発明の多く
の変更や変形が可能である。故に、添付した特許請求の
範囲内で、本発明はここに述べた方法以外でも実行でき
ることを理解すべきである。
【図１】直列接続されたパワーセミコンダクタを有する
電子パワーコンータ回路を示す。
電子パワーコンータ回路を示す。
【図２】本発明による駆動装置の１つのスイッチに対す
るブロック図であって、この駆動装置によってスイッチ
ングの間に複数のスイッチの電圧負荷の均衡を保つもの
である。
るブロック図であって、この駆動装置によってスイッチ
ングの間に複数のスイッチの電圧負荷の均衡を保つもの
である。
【図３】本発明による駆動装置の１つのスイッチに対す
るブロック図であって、この駆動装置によってブロッキ
ングの間に複数のスイッチの電圧負荷の均衡を保つもの
である。
るブロック図であって、この駆動装置によってブロッキ
ングの間に複数のスイッチの電圧負荷の均衡を保つもの
である。
【図４】複数のスイッチに対する制御装置の第１の実施
例によるブロック図。
例によるブロック図。
【図５】複数のスイッチに対する駆動装置の第２の実施
例によるブロック図。
例によるブロック図。
【図６】３個のスイッチのスイッチング動作における、
様々なフェーズ、状態、および電圧負荷を示す。
様々なフェーズ、状態、および電圧負荷を示す。
【図７】ターンオン時間やターンオフ時間を変更するこ
とによってスイッチを介して電圧にどのような影響を与
え得るかを示す。
とによってスイッチを介して電圧にどのような影響を与
え得るかを示す。
【図８】ターンオンの間に制御の均衡を保つための原理
を示す。
を示す。
【図９】ターンオフの間に制御の均衡を保つための原理
を示す。
を示す。
【図１０】ブロッキングの間に制御の均衡を保つための
原理を示す。
原理を示す。
【図１１】３個のスイッチに関してターンオンとターン
オフの間に測定された電圧曲線を、本発明による制御を
用いた場合と用いていない場合とで示す。
オフの間に測定された電圧曲線を、本発明による制御を
用いた場合と用いていない場合とで示す。
１ 電子パワーコンバータ回路装置
２ パワーセミコンダクタスイッチ
３ ゲート
４ 駆動装置
５ 制御信号入力
６ 第１の手段
７ ドライバ
８ 第２の手段
９ 時間遅延回路
１０ 制御信号源
Ｐ１ ターンオン
Ｐ２ 導電
Ｐ３ ターンオフ
Ｐ４ ブロッキング
Ｕｇｅｌ，ｎ スイッチ１〜ｎに対する制御電圧
Ｕｇｅｏｆｆ１，ｎ ブロック状態における制御電圧
Ｕｃｅｌ，ｎ スイッチ１〜ｎ両端の電圧
Ｕｃｅｔｏｔ 直列回路のスイッチ両端のｔｏｔ．電圧
Ｔｄｏｎ ターンオンの瞬間時
Ｔｄｏｆｆ ターンオフの瞬間時
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−339413（ＪＰ，Ａ)
特開 平５−30728（ＪＰ，Ａ)
特開 平５−22098（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/219
H02M 1/00
H02M 7/155
Claims (11)
- 【請求項１】 電子パワーコンバータ回路装置（１）の
駆動方法であって、 ａ）前記回路装置（１）は、ｎ個の直列接続されたパワ
ーセミコンダクタスイッチ（２）を備え、これらのスイ
ッチ（２）は各々、ゲート（３）に付与された制御電圧
（Ｕｇｅ１、Ｕｇｅｎ）を介して任意のターンオンおよ
びターンオフの瞬間（Ｔｄｏｎ、Ｔｄｏｆｆ）において
繰返しターンオンおよびターンオフされ、これによって
「導電」（Ｐ２）と「ブロッキング」（Ｐ４）の状態と
することができるようになっており、 ｂ）この方法において、各パワーセミコンダクタスイッ
チ（２）の電圧負荷は、ターンオフ（Ｐ３）の間は各パ
ワーセミコンダクタスイッチ（２）のターンオフの瞬間
（Ｔｄｏｆｆ）を制御することによって均衡が保たれる
ようになっている、 前記駆動方法において、 ｃ）スイッチ電圧（Ｕｃｅ１）が各スイッチ（２）の両
端で制御変数として測定され、 ｄ）電圧負荷が全てのスイッチ（２）に関してスイッチ
ングの間実質的に均衡が保たれるよう、これらのスイッ
チ（２）のスイッチングの瞬間（Ｔｄｏｎ、Ｔｄｏｆ
ｆ）が測定電圧（Ｕｃｅ１）を利用して決定され、 ｅ）各スイッチ（２）の電圧負荷がブロッキング（Ｐ
４）の間実質的に等しくなるよう、制御電圧のレベルが
ブロッキングの間、各スイッチ（２）に関して、測定電
圧（Ｕｃｅ１）を利用して計算される、ことを特徴とす
る方法。 - 【請求項２】 請求項１記載の方法において、 ａ）ターンオン若しくはターンオフ（Ｐ１、Ｐ３）の間
のある特定のスイッチングの瞬間に関して、直列回路の
両端に付与された総電圧（Ｕｃｅｔｏｔ）のｎ番目の部
分と測定電圧（Ｕｃｅ１）とから差が繰返し計算され、 ｂ）２個のスイッチング動作間の時間に、各スイッチ
（２）それぞれの制御信号（Ｕｇｅ１、Ｕｇｅｎ）のタ
ーンオン若しくはターンオフの瞬間（Ｔｄｏｎ、Ｔｄｏ
ｆｆ）が計算されたそれらの差から決定され、 ｃ）次のスイッチングの瞬間においてスイッチ（２）は
計算された制御信号（Ｕｇｅ１、Ｕｇｅｎ）によって駆
動される方法。 - 【請求項３】 請求項２記載の方法において、 ａ）ターンオン（Ｐ１）の場合、計算された前記差が正
であればターンオンはより遅い瞬間（Ｔｄｏｎ）になさ
れ、差が負であればターンオンはより早い瞬間になさ
れ、 ｂ）ターンオフ（Ｐ３）の場合、計算された前記差が負
であればターンオフはより遅い瞬間（Ｔｄｏｆｆ）にな
され、差が正であればより早いターンオフ瞬間になされ
る方法。 - 【請求項４】 請求項１記載の方法において、ブロッキ
ング（Ｐ４）の間、 ａ）直列回路の両端に付与された総電圧（Ｕｃｅｔｏ
ｔ）のｎ番目の部分と測定電圧（Ｕｃｅ１）とから差が
繰返し形成され、 ｂ）各スイッチ（２）に関して制御電圧のレベルがこれ
らの差から計算される方法。 - 【請求項５】 請求項４記載の方法において、差が正の
場合は電圧（Ｕｇｅ１、Ｕｇｅｎ）は増加され、差が負
の場合は減少される方法。 - 【請求項６】 請求項１〜３のいずれか１項に記載の方
法において、ある特定のスイッチは、ブロッキング制御
電圧（Ｕｇｅｏｆｆ）のレベルと同様に、ターンオンお
よびターンオフ時間［秒、一瞬］（Ｔｄｏｎ、Ｔｄｏｆ
ｆ）に関して指示された値を用いてマスターとして動作
され、一方、残りのスイッチ（２）の値（Ｔｄｏｎ、Ｔ
ｄｏｆｆ、Ｕｇｅｏｆｆ）は請求項２および３で決定さ
れる方法。 - 【請求項７】 電子パワーコンバータ回路装置であっ
て、 ａ）ｎ個のパワーセミコンダクタスイッチ（２）の直列
回路であって、この回路は、ゲート（３）に付与された
制御電圧（Ｕｇｅ１、Ｕｇｅｎ）によって反復する任意
の瞬間（Ｔｄｏｎ、Ｔｄｏｆｆ）にてターンオン若しく
はターンオフされ、こうして「導電」（Ｐ２）と「ブロ
ッキング」（Ｐ４）の状態をとることができる直列回路
と、 ｂ）制御信号源（１０）を接続することができる制御信
号入力（５）を有した駆動装置（４）であって、この駆
動装置（４）では、制御信号（Ｕｇｅ１、Ｕｇｅｎ）が
発生されるものであり、また、この駆動装置（４）は、
制御信号（Ｕｇｅ１、Ｕｇｅｎ）が増幅されるドライバ
を有する、前記駆動装置（４）と、を有する前記回路装
置において、 ｃ）第１の手段（６）が前記駆動装置（４）に設けられ
ており、この第１の手段（６）は時間遅延回路（９）を
介して制御信号源（１０）に接続されており、 ｄ）前記駆動装置（４）において、電圧（Ｕｃｅ１）が
各スイッチ（２）の両端で測定され、ｎ個のパワーセミ
コンダクタスイッチの直列回路の両端で測定された総電
圧（Ｕｃｅｔｏｔ）のｎ番目の部分と測定電圧（Ｕｃｅ
１）とから差が形成され、ここで、 ｅ）全てのスイッチ（２）でターンオンおよびターンオ
フの間電圧が実質的に等しく負荷されるよう、前記第１
の手段（６）は、個々のスイッチ（２）の制御信号（Ｕ
ｇｅ１、Ｕｇｅｎ）のターンオンおよびターンオフ時間
（Ｔｄｏｎ、Ｔｄｏｆｆ）を時間遅延回路（９）におい
て制御しており、 ｆ）第２の手段（８）が前記駆動装置（４）に設けられ
ており、この第２の手段（８）は、ドライバ（７）に接
続されており、また、この第２の手段（８）は、各スイ
ッチの電圧負荷がブロッキングの間実質的に等しくなる
よう、ブロッキング状態における制御電圧のレベルを、
計算された差を利用して、ブロッキング（Ｐ４）の間永
久的に設定する、ことを特徴とする装置。 - 【請求項８】 請求項７記載の回路装置において、ター
ンオンおよびターンオフ（Ｐ１、Ｐ２）の間、スイッチ
電圧（Ｕｃｅ１）の測定と、ターンオン／ターンオフの
瞬間（Ｔｄｏｎ、Ｔｄｏｆｆ）の計算、引き算が実行さ
れ、対応する状態がそれらの適用よりもより早い回路装
置。 - 【請求項９】 請求項８記載の回路装置において、前記
駆動装置（４）は、全てのスイッチ（２）に対する中央
の第１および第２手段（６、８）を有し、各スイッチ
（２）にドライバ（７）と時間遅延回路（９）が分散し
て割り当てられている装置。 - 【請求項１０】 請求項９記載の回路装置において、ド
ライバ（７）と、時間遅延回路（９）と、第１および第
２の手段（６、８）が、各スイッチ（２）に関して前記
駆動装置（４）に分散して設けられている装置。 - 【請求項１１】 請求項１〜７のいずれかに記載の回路
装置において、パワーセミコンダクタスイッチはＭＯＳ
制御されたスイッチであり、特に、ＭＯＳＦＥＴ若しく
はＩＧＢＴである装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4335857:8 | 1993-10-21 | ||
| DE4335857A DE4335857A1 (de) | 1993-10-21 | 1993-10-21 | Stromrichterschaltungsanordnung und Verfahren zur Ansteuerung derselben |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07241080A JPH07241080A (ja) | 1995-09-12 |
| JP3512248B2 true JP3512248B2 (ja) | 2004-03-29 |
Family
ID=6500629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25590594A Expired - Fee Related JP3512248B2 (ja) | 1993-10-21 | 1994-10-21 | 電子パワーコンバータ回路装置、およびこの装置の駆動方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5566063A (ja) |
| EP (1) | EP0653830B1 (ja) |
| JP (1) | JP3512248B2 (ja) |
| KR (1) | KR100438471B1 (ja) |
| CN (1) | CN1033774C (ja) |
| AT (1) | ATE146635T1 (ja) |
| CA (1) | CA2131339C (ja) |
| DE (2) | DE4335857A1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19838389C1 (de) * | 1998-08-24 | 2000-03-09 | Siemens Ag | Verfahren und Vorrichtung zur Steuerung eines abschaltbaren Stromrichterventils mit der Reihenschaltzahl Zwei oder größer |
| JP4284575B2 (ja) * | 2000-04-28 | 2009-06-24 | 富士電機デバイステクノロジー株式会社 | 電力用半導体素子のゲート駆動回路 |
| JP4823470B2 (ja) * | 2000-07-13 | 2011-11-24 | シーティー−コンセプト・ホールディング・アクチェンゲゼルシャフト | 電力半導体スイッチの過渡状態を状態に応じて制御する方法と装置 |
| US7071661B2 (en) * | 2000-12-27 | 2006-07-04 | Ct Concept Techmologie Ag | Method for the dynamically balancing series- and parallel-wired power semiconductor circuits |
| US6889078B2 (en) | 2001-04-26 | 2005-05-03 | Medtronic, Inc. | Hysteresis activation of accelerated pacing |
| US6595927B2 (en) | 2001-07-23 | 2003-07-22 | Medtronic, Inc. | Method and system for diagnosing and administering therapy of pulmonary congestion |
| US6977492B2 (en) * | 2002-07-10 | 2005-12-20 | Marvell World Trade Ltd. | Output regulator |
| US7068097B2 (en) * | 2003-12-18 | 2006-06-27 | The Boeing Company | High frequency high power H-bridge power amplifier |
| DE102004049162B4 (de) * | 2004-10-08 | 2014-01-30 | Continental Automotive Gmbh | Verfahren und Vorrichtung zum Symmetrieren von transienten Strömen in Schaltervorrichtungen und System aus einer Schaltervorrichtung und einer Vorrichtung zum Symmetrieren von transienten Strömen in Schaltervorrichtung |
| JP4822700B2 (ja) * | 2004-12-17 | 2011-11-24 | 株式会社日立製作所 | チョッパ制御装置 |
| FR2900289B1 (fr) * | 2006-04-20 | 2008-08-29 | Converteam Sas | Circuit de commutation pour la mise en serie des igbt |
| JPWO2009054143A1 (ja) | 2007-10-24 | 2011-03-03 | 株式会社東芝 | 電力変換装置 |
| EP2586126B1 (en) * | 2010-06-23 | 2016-01-27 | ABB Technology AG | Voltage converting apparatus and method for converting a voltage |
| EP2445110B1 (en) * | 2010-10-22 | 2014-05-14 | ABB Research Ltd | Gate driver unit for electrical switching device |
| DE102011079545A1 (de) * | 2011-07-21 | 2013-01-24 | Siemens Aktiengesellschaft | Schaltungsanordnung mit einem Halbleiterschalter und einer zugehörigen Ansteuerschaltung |
| CN103166435B (zh) * | 2011-12-19 | 2014-12-03 | 中国电力科学研究院 | 一种基于igbt串联损耗优化电压自适应控制方法 |
| GB2497968A (en) * | 2011-12-23 | 2013-07-03 | Amantys Ltd | Switching very large numbers of power semiconductor devices in synchronisation |
| CN103973277B (zh) * | 2013-02-05 | 2017-06-09 | 通用电气公司 | 绝缘栅双极型晶体管的短路保护电路和方法 |
| AT514592B1 (de) * | 2013-08-06 | 2015-02-15 | Schneider Electric Power Drives Gmbh | Potentialregelung von Modulen |
| EP3057212B1 (en) | 2015-02-12 | 2018-04-11 | General Electric Technology GmbH | Switch apparatus |
| CN105991009A (zh) * | 2015-02-13 | 2016-10-05 | 国家电网公司 | 一种基于串联压接型igbt的主动均压控制方法 |
| FR3041193B1 (fr) * | 2015-09-11 | 2018-11-09 | Valeo Systemes De Controle Moteur | Dispositif electronique de controle d'un commutateur, notamment pour vehicule automobile |
| GB2550892B (en) * | 2016-05-27 | 2019-02-27 | General Electric Technology Gmbh | Method of controlling a switching valve |
| CN109525229A (zh) * | 2017-09-18 | 2019-03-26 | 通用电气公司 | 用于控制串联功率开关器件之电压平衡的方法和系统 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3715649A (en) * | 1967-01-25 | 1973-02-06 | Westinghouse Electric Corp | Staggered phase pulse width modulated inverter apparatus |
| DE2441902B2 (de) * | 1974-09-02 | 1976-09-23 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur gleichzeitigen zuendung einander parallel geschalteter steuerbarer halbleiterbauelemente |
| JPS5268355A (en) * | 1975-12-05 | 1977-06-07 | Hitachi Ltd | Gate control circuit of high-voltage thyristor converter |
| SU1084928A1 (ru) * | 1981-10-26 | 1984-04-07 | Научно-Исследовательский Институт Постоянного Тока | Устройство дл управлени тиристорным вентилем |
| SU1081756A1 (ru) * | 1982-10-26 | 1984-03-23 | Научно-Исследовательский Институт По Передаче Электроэнергии Постоянным Током Высокого Напряжения | Устройство дл управлени высоковольтным тиристорным блоком |
| JPH0667205B2 (ja) * | 1983-02-04 | 1994-08-24 | 株式会社日立製作所 | Ｐｗｍパルス発生装置 |
| JPS59216476A (ja) * | 1983-05-19 | 1984-12-06 | Toyota Central Res & Dev Lab Inc | 電圧形インバータの電流制御方法および装置 |
| JPS63157664A (ja) * | 1986-12-18 | 1988-06-30 | Toshiba Corp | サイリスタ変換器用ゲ−トパルス発生器 |
| KR910007024B1 (ko) * | 1987-06-10 | 1991-09-16 | 유니시스 코포레이숀 | 정량화 충격비 전력 분할 변환기 |
| JPH02250670A (ja) * | 1989-03-23 | 1990-10-08 | Toko Inc | スイッチング電源 |
| US5123746A (en) * | 1989-12-04 | 1992-06-23 | Kabushiki Kaisha Toshiba | Bridge type power converter with improved efficiency |
| JPH0793811B2 (ja) * | 1990-05-14 | 1995-10-09 | 株式会社東芝 | サイリスタバルブの保護装置 |
| US5216588A (en) * | 1992-02-14 | 1993-06-01 | Catalyst Semiconductor, Inc. | Charge pump with high output current |
-
1993
- 1993-10-21 DE DE4335857A patent/DE4335857A1/de not_active Withdrawn
-
1994
- 1994-09-01 CA CA002131339A patent/CA2131339C/en not_active Expired - Fee Related
- 1994-09-29 DE DE59401330T patent/DE59401330D1/de not_active Expired - Lifetime
- 1994-09-29 EP EP94202809A patent/EP0653830B1/de not_active Expired - Lifetime
- 1994-09-29 AT AT94202809T patent/ATE146635T1/de not_active IP Right Cessation
- 1994-10-21 JP JP25590594A patent/JP3512248B2/ja not_active Expired - Fee Related
- 1994-10-21 KR KR1019940027034A patent/KR100438471B1/ko not_active IP Right Cessation
- 1994-10-21 CN CN94117198A patent/CN1033774C/zh not_active Expired - Fee Related
- 1994-10-21 US US08/326,961 patent/US5566063A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0653830B1 (de) | 1996-12-18 |
| DE59401330D1 (de) | 1997-01-30 |
| JPH07241080A (ja) | 1995-09-12 |
| CN1105163A (zh) | 1995-07-12 |
| CA2131339A1 (en) | 1995-04-22 |
| US5566063A (en) | 1996-10-15 |
| KR950013006A (ko) | 1995-05-17 |
| EP0653830A1 (de) | 1995-05-17 |
| DE4335857A1 (de) | 1995-04-27 |
| ATE146635T1 (de) | 1997-01-15 |
| CN1033774C (zh) | 1997-01-08 |
| KR100438471B1 (ko) | 2004-08-09 |
| CA2131339C (en) | 2005-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3512248B2 (ja) | 電子パワーコンバータ回路装置、およびこの装置の駆動方法 | |
| EP0978942B1 (en) | Gate circuit | |
| US6271709B1 (en) | Gate drive circuit of voltage drive switching element | |
| US6897682B2 (en) | MOSgate driver integrated circuit with adaptive dead time | |
| US8427225B2 (en) | Gate driving circuit | |
| US6545452B2 (en) | Method and device for controlling a power converter valve that can be turned off and has at least two series circuits | |
| US7253540B1 (en) | Method for operating a parallel arrangement of semiconductor power switches | |
| US4286175A (en) | VMOS/Bipolar dual-triggered switch | |
| US6285235B1 (en) | Gate control circuit for voltage drive switching element | |
| US4890009A (en) | Monolithic integrated circuit device | |
| US8354811B2 (en) | Switching circuit for series configuration of IGBT transistors | |
| EP0627818B1 (en) | Reduction of the turn-off delay of an output power transistor | |
| JPH07221619A (ja) | 並列接続された電力用半導体モジュールの負荷をバランスする方法及び装置 | |
| EP1528682A1 (en) | Method and apparatus for mode selection for high voltage integrated circuits | |
| JP4706130B2 (ja) | 電力用半導体素子のゲート駆動回路 | |
| Lee et al. | Voltage balancing control with active gate driver for series connected SiC MOSFETs | |
| US4523268A (en) | Method and circuit for generating drive pulses for a DC control element | |
| EP0898811B1 (en) | Insulated gate bipolar transistor control | |
| Belverde et al. | Active voltage sharing of series connected strings of IGBT devices in bridge applications | |
| JP4061741B2 (ja) | 半導体スイッチのスイッチング信号調整装置 | |
| JP3772534B2 (ja) | 半導体電力変換器 | |
| US11451227B2 (en) | Control circuitry for power semiconductor switches using control signal feedback | |
| US5400242A (en) | Multi-series inverter arrangement | |
| US5508652A (en) | Transistor switching circuit | |
| US11539349B1 (en) | Integrated circuit and power module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040106 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |