JP2000324799A - 半導体電力変換器 - Google Patents
半導体電力変換器Info
- Publication number
- JP2000324799A JP2000324799A JP11128116A JP12811699A JP2000324799A JP 2000324799 A JP2000324799 A JP 2000324799A JP 11128116 A JP11128116 A JP 11128116A JP 12811699 A JP12811699 A JP 12811699A JP 2000324799 A JP2000324799 A JP 2000324799A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- turn
- semiconductor
- semiconductor element
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 各半導体素子のターンオフ時の定常電圧から
ゲート信号の遅れ時間を制御するのでは、素子のターン
オン時ので電圧分担を均一化できない。 【解決手段】 電圧検出器１1〜１nは各半導体素子ＳＷ
1〜ＳＷnのターンオン時及びターンオフ時の素子両端の
ピーク電圧をそれぞれ検出し、時間遅れ発生器２1〜２n
はゲート信号を設定される遅れ時間だけ遅らせて各半導
体素子に印加する。遅れ時間コントローラ３は、半導体
素子のターンオン時及びターンオフ時毎に各電圧検出器
からの各ピーク電圧を取り込み、各ピーク電圧が均等に
なるよう、半導体素子のターンオン時及びターンオフ時
毎に前記各時間遅れ発生器に設定する遅れ時間を自動調
整する。
ゲート信号の遅れ時間を制御するのでは、素子のターン
オン時ので電圧分担を均一化できない。 【解決手段】 電圧検出器１1〜１nは各半導体素子ＳＷ
1〜ＳＷnのターンオン時及びターンオフ時の素子両端の
ピーク電圧をそれぞれ検出し、時間遅れ発生器２1〜２n
はゲート信号を設定される遅れ時間だけ遅らせて各半導
体素子に印加する。遅れ時間コントローラ３は、半導体
素子のターンオン時及びターンオフ時毎に各電圧検出器
からの各ピーク電圧を取り込み、各ピーク電圧が均等に
なるよう、半導体素子のターンオン時及びターンオフ時
毎に前記各時間遅れ発生器に設定する遅れ時間を自動調
整する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電力用半導体素子
を直列多重化して高電圧化した半導体電力変換器に係
り、特に各半導体素子のゲート信号のタイミングを自動
調整する装置に関する。
を直列多重化して高電圧化した半導体電力変換器に係
り、特に各半導体素子のゲート信号のタイミングを自動
調整する装置に関する。
【０００２】
【従来の技術】電動機駆動用インバータ、電力用チョッ
パや半導体スイッチ回路などの半導体電力変換器におい
て、半導体スイッチの耐圧性能に比べて、スイッチング
電圧が高い場合には、電力用半導体素子を複数個直列接
続してそれらを同時にオン・オフ制御する。
パや半導体スイッチ回路などの半導体電力変換器におい
て、半導体スイッチの耐圧性能に比べて、スイッチング
電圧が高い場合には、電力用半導体素子を複数個直列接
続してそれらを同時にオン・オフ制御する。
【０００３】この際の問題点として、スイッチング素子
やゲートドライバの特性にばらっきがあると、各々の半
導体素子のターンオンやターンオフのタイミングがず
れ、結果として各素子の電圧分担が均等ではなくなるこ
とがある。
やゲートドライバの特性にばらっきがあると、各々の半
導体素子のターンオンやターンオフのタイミングがず
れ、結果として各素子の電圧分担が均等ではなくなるこ
とがある。
【０００４】電圧分担にばらつきが生じると、電圧分担
の大きい素子の過電圧破壊が生じることがある。これを
防ぐためには、半導体素子でスイッチングしようとする
電圧に対して、必要な半導体素子の直列接続数が多くな
り、結果として素子の電圧利用率が低下する。
の大きい素子の過電圧破壊が生じることがある。これを
防ぐためには、半導体素子でスイッチングしようとする
電圧に対して、必要な半導体素子の直列接続数が多くな
り、結果として素子の電圧利用率が低下する。
【０００５】これらの問題を解決するために、直列接続
した半導体素子の電圧分担を均一化させる方法が考案さ
れている。例えば、特開昭５５−１３６６１号公報で
は、各半導体素子のゲート信号のターンオフのタイミン
グをあらかじめ設定した時間だけ遅らせることで、ター
ンオフのタイミングを揃え、電圧分担を均一化させる方
法が開示されている。
した半導体素子の電圧分担を均一化させる方法が考案さ
れている。例えば、特開昭５５−１３６６１号公報で
は、各半導体素子のゲート信号のターンオフのタイミン
グをあらかじめ設定した時間だけ遅らせることで、ター
ンオフのタイミングを揃え、電圧分担を均一化させる方
法が開示されている。
【０００６】この方法では経年変化や温度変化などによ
り特性が変化した場合に対応することができないが、こ
れに対し、欧州特許公報「ＥＰ−０２８８４２２−Ｂ
１」では、各半導体素子のオフ時の定常電圧を測定し、
これを基に各半導体素子のターンオフの遅れ時間を決定
することで、電圧分担を自動的に均一化する方法が開示
されている。
り特性が変化した場合に対応することができないが、こ
れに対し、欧州特許公報「ＥＰ−０２８８４２２−Ｂ
１」では、各半導体素子のオフ時の定常電圧を測定し、
これを基に各半導体素子のターンオフの遅れ時間を決定
することで、電圧分担を自動的に均一化する方法が開示
されている。
【０００７】さらに、特願平１０−２０２５９６号公
報、特願平１０−３０６５７９号公報では電圧分担を均
一化させるための具体的な回路構成・制御方法について
開示されている。
報、特願平１０−３０６５７９号公報では電圧分担を均
一化させるための具体的な回路構成・制御方法について
開示されている。
【０００８】
【発明が解決しようとする課題】上記の従来方式では直
列接続した素子のターンオフ時の電圧分担は均一化する
ことができるが、ターンオン時の電圧分担を均一化する
ことはできない。ターンオンのタイミングがずれた場合
ターンオンが遅れた素子の電圧分担が大きくなるため、
タイミングのずれが大きい場合には問題となる。
列接続した素子のターンオフ時の電圧分担は均一化する
ことができるが、ターンオン時の電圧分担を均一化する
ことはできない。ターンオンのタイミングがずれた場合
ターンオンが遅れた素子の電圧分担が大きくなるため、
タイミングのずれが大きい場合には問題となる。
【０００９】また、従来方式では、半導体素子の定常電
圧から遅れ時間を決定するため、スイッチング周期毎に
電圧分担を均等にすることができなかった。
圧から遅れ時間を決定するため、スイッチング周期毎に
電圧分担を均等にすることができなかった。
【００１０】本発明の目的は、半導体素子のターンオフ
とターンオンの両方のタイミングを自動調整して各半導
体素子の電圧分担を均一化することができる半導体電力
変換器を提供することにある。
とターンオンの両方のタイミングを自動調整して各半導
体素子の電圧分担を均一化することができる半導体電力
変換器を提供することにある。
【００１１】
【課題を解決するための手段】本発明は、直列接続した
半導体素子のターンオフ時及びターンオン時毎にそのピ
ーク電圧を検出し、この検出電圧を基にゲート信号を各
半導体素子に分配する際にターンオン時及びターンオフ
時毎に個別の遅れ時間を発生し、これら遅れ時間の自動
調整で各半導体素子の電圧のアンバランスが減少するよ
うに制御することで、各半導体素子の電圧分担を均一化
させるものであり、以下の構成を特徴とする。
半導体素子のターンオフ時及びターンオン時毎にそのピ
ーク電圧を検出し、この検出電圧を基にゲート信号を各
半導体素子に分配する際にターンオン時及びターンオフ
時毎に個別の遅れ時間を発生し、これら遅れ時間の自動
調整で各半導体素子の電圧のアンバランスが減少するよ
うに制御することで、各半導体素子の電圧分担を均一化
させるものであり、以下の構成を特徴とする。
【００１２】複数の電力用半導体素子を直列多重化して
高電圧化した半導体電力変換器において、前記各半導体
素子のターンオン時及びターンオフ時の素子両端のピー
ク電圧をそれぞれ検出する複数の電圧検出器と、前記各
半導体素子の各ゲート信号を、設定される遅れ時間だけ
遅らせて各半導体素子に印加する複数の時間遅れ発生器
と、前記半導体素子のターンオン時及びターンオフ時毎
に前記各ピーク電圧を取り込み、各ピーク電圧が均等に
なるよう、前記半導体素子のターンオン時及びターンオ
フ時毎に前記各時間遅れ発生器に設定する遅れ時間を自
動調整する遅れ時間コントローラと、を備えたことを特
徴とする。
高電圧化した半導体電力変換器において、前記各半導体
素子のターンオン時及びターンオフ時の素子両端のピー
ク電圧をそれぞれ検出する複数の電圧検出器と、前記各
半導体素子の各ゲート信号を、設定される遅れ時間だけ
遅らせて各半導体素子に印加する複数の時間遅れ発生器
と、前記半導体素子のターンオン時及びターンオフ時毎
に前記各ピーク電圧を取り込み、各ピーク電圧が均等に
なるよう、前記半導体素子のターンオン時及びターンオ
フ時毎に前記各時間遅れ発生器に設定する遅れ時間を自
動調整する遅れ時間コントローラと、を備えたことを特
徴とする。
【００１３】また、前記各電圧検出器は、半導体素子の
両端電圧の検出信号を比較入力としかつ異なる基準電圧
にした複数のコンパレータと、前記各コンパレータの検
出出力でそれぞれプリセットされて前記ピーク電圧に対
応する論理信号を得る複数のフリップフロップとを備え
たことを特徴とする。
両端電圧の検出信号を比較入力としかつ異なる基準電圧
にした複数のコンパレータと、前記各コンパレータの検
出出力でそれぞれプリセットされて前記ピーク電圧に対
応する論理信号を得る複数のフリップフロップとを備え
たことを特徴とする。
【００１４】また、前記各電圧検出器は、半導体素子の
両端電圧を分圧した電圧検出信号を比較入力としかつ一
定の基準電圧にした複数のディジタルゲート素子と、前
記各ディジタルゲート素子の検出出力でそれぞれプリセ
ットされて前記ピーク電圧に対応する論理信号を得る複
数のフリップフロップとを備えたことを特徴とする。
両端電圧を分圧した電圧検出信号を比較入力としかつ一
定の基準電圧にした複数のディジタルゲート素子と、前
記各ディジタルゲート素子の検出出力でそれぞれプリセ
ットされて前記ピーク電圧に対応する論理信号を得る複
数のフリップフロップとを備えたことを特徴とする。
【００１５】また、前記遅れ時間コントローラは、各半
導体素子のターンオフ時に、最も電圧の高い半導体素子
との電圧差が既定値以内の素子の次回のスイッチングの
際のゲート信号のターンオフの遅れ時間を増加させ、各
半導体素子のターンオン時には最も電圧の高い半導体素
子との電圧差が既定値以上の素子の次回のスイッチング
の際のゲート信号のターンオンの遅れ時間を増加させる
ことを特徴とする。
導体素子のターンオフ時に、最も電圧の高い半導体素子
との電圧差が既定値以内の素子の次回のスイッチングの
際のゲート信号のターンオフの遅れ時間を増加させ、各
半導体素子のターンオン時には最も電圧の高い半導体素
子との電圧差が既定値以上の素子の次回のスイッチング
の際のゲート信号のターンオンの遅れ時間を増加させる
ことを特徴とする。
【００１６】また、前記遅れ時間コントローラは、各半
導体素子のターンオフ時に、最も電圧の低い半導体素子
との電圧差が既定値以上の素子の次回のスイッチングの
際のゲート信号のターンオフの遅れ時間を増加させ、各
半導体素子のターンオン時には最も電圧の高い半導体素
子との電圧差が既定値以上の素子の次回のスイッチング
の際のゲート信号のターンオンの遅れ時間を増加させる
ことを特徴とする。
導体素子のターンオフ時に、最も電圧の低い半導体素子
との電圧差が既定値以上の素子の次回のスイッチングの
際のゲート信号のターンオフの遅れ時間を増加させ、各
半導体素子のターンオン時には最も電圧の高い半導体素
子との電圧差が既定値以上の素子の次回のスイッチング
の際のゲート信号のターンオンの遅れ時間を増加させる
ことを特徴とする。
【００１７】また、遅れ時間コントローラが保持してい
るターンオン及びターンオフの遅れ時間の情報を監視
し、いずれかの遅れ時間が設定値を超えた場合に故障発
生信号を得る故障診断手段を備えたことを特徴とする。
るターンオン及びターンオフの遅れ時間の情報を監視
し、いずれかの遅れ時間が設定値を超えた場合に故障発
生信号を得る故障診断手段を備えたことを特徴とする。
【００１８】
【発明の実施の形態】図１は、本発明の実施形態を示す
ゲート信号タイミングの自動補正回路図である。
ゲート信号タイミングの自動補正回路図である。
【００１９】半導体素子Ｓ1〜Ｓnは、例えばＩＧＢＴを
使用し、これら各素子が直列接続されて１つのスイッチ
回路を構成する。
使用し、これら各素子が直列接続されて１つのスイッチ
回路を構成する。
【００２０】各半導体素子Ｓ1〜Ｓnのコレクタ・エミッ
タ間（素子両端）のピーク電圧ｖ1〜ｖnをそれぞれ検出
する電圧検出器１1〜１nを設ける。また、各半導体素子
Ｓ1〜Ｓnに分配するゲート信号入力は、時間遅れ発生器
２1〜２nによってターンオフ及びターンオンのゲート信
号をそれぞれを独立させて遅らせる。
タ間（素子両端）のピーク電圧ｖ1〜ｖnをそれぞれ検出
する電圧検出器１1〜１nを設ける。また、各半導体素子
Ｓ1〜Ｓnに分配するゲート信号入力は、時間遅れ発生器
２1〜２nによってターンオフ及びターンオンのゲート信
号をそれぞれを独立させて遅らせる。
【００２１】遅れ時間コントローラ３は、電圧検出器１
1〜１nが検出するピーク電圧ｖ1〜ｖnを基に、各ピーク
電圧から各時間遅れ発生器２1〜２nの遅れ時間を自動調
整する。この遅れ時間の調整は、各半導体素子の電圧の
アンバランスが減少する方向に制御することで、各半導
体素子ＳＷ1〜ＳＷnのスイッチングタイミングを揃え
る。
1〜１nが検出するピーク電圧ｖ1〜ｖnを基に、各ピーク
電圧から各時間遅れ発生器２1〜２nの遅れ時間を自動調
整する。この遅れ時間の調整は、各半導体素子の電圧の
アンバランスが減少する方向に制御することで、各半導
体素子ＳＷ1〜ＳＷnのスイッチングタイミングを揃え
る。
【００２２】図２は、半導体素子を直列接続した際にタ
ーンオフのタイミングがずれた場合の各々の素子にかか
る電圧波形の例であり、半導体素子ＳＷ1のターンオフ
が半導体素子ＳＷ2より遅れた場合を示している。
ーンオフのタイミングがずれた場合の各々の素子にかか
る電圧波形の例であり、半導体素子ＳＷ1のターンオフ
が半導体素子ＳＷ2より遅れた場合を示している。
【００２３】図３は、半導体素子を直列接続した際にタ
ーンオンのタイミングがずれた場合の各々の素子にかか
る電圧波形の例であり、半導体素子ＳＷ2のターンオン
が半導体素子ＳＷ1より遅れた場合を示している。
ーンオンのタイミングがずれた場合の各々の素子にかか
る電圧波形の例であり、半導体素子ＳＷ2のターンオン
が半導体素子ＳＷ1より遅れた場合を示している。
【００２４】上記の例のように、ターンオフ時には早く
ターンオフした素子のサージ電圧が高くなるため、遅れ
時間コントローラ３は、検出したピーク値を基に、ピー
ク電圧が大きい素子のターンオフの遅れ時間を増加さ
せ、次回以降のターンオフを遅らせる制御を行う。
ターンオフした素子のサージ電圧が高くなるため、遅れ
時間コントローラ３は、検出したピーク値を基に、ピー
ク電圧が大きい素子のターンオフの遅れ時間を増加さ
せ、次回以降のターンオフを遅らせる制御を行う。
【００２５】逆に、ターンオン時には遅くオンした素子
のサージ電圧が高くなるため、遅れ時間コントローラ３
は、検出したピーク値を基に、電圧が大きい素子以外の
素子のターンオンの遅れ時間を増加させ、次回以降のタ
ーンオンを遅らせる制御を行う。
のサージ電圧が高くなるため、遅れ時間コントローラ３
は、検出したピーク値を基に、電圧が大きい素子以外の
素子のターンオンの遅れ時間を増加させ、次回以降のタ
ーンオンを遅らせる制御を行う。
【００２６】遅れ時間コントローラ３は、上記の遅れ時
間制御を繰り返すフィードバック制御を行い、結果とし
て常にターンオン及びターンオフのタイミングが最適化
される。
間制御を繰り返すフィードバック制御を行い、結果とし
て常にターンオン及びターンオフのタイミングが最適化
される。
【００２７】時間遅れ発生器２1〜２nは、ディジタル回
路で構成される。例えば、５０ＭＨｚのクロックを持っ
同期回路で時間遅れの発生を実現した場合、２０ｎｓ単
位でゲート信号のタイミングを制御することが可能であ
る。アナログ回路でも遅れ時間を作ることは可能である
が、遅れ時間を制御することが困難であり、また精度を
確保するのが難しい。電圧検出器１1〜１nは、高速なＡ
Ｄコンバータを用いることもできるが、コンパレータを
用いることも可能である。
路で構成される。例えば、５０ＭＨｚのクロックを持っ
同期回路で時間遅れの発生を実現した場合、２０ｎｓ単
位でゲート信号のタイミングを制御することが可能であ
る。アナログ回路でも遅れ時間を作ることは可能である
が、遅れ時間を制御することが困難であり、また精度を
確保するのが難しい。電圧検出器１1〜１nは、高速なＡ
Ｄコンバータを用いることもできるが、コンパレータを
用いることも可能である。
【００２８】図４は、電圧検出器１1〜１nにコンパレー
タを用いる場合を示す。測定対象となる半導体スイッチ
ＳＷXのコレクタ・エミッタ間には、抵抗分圧回路１１
を設けてそのコレクタ・エミッタ間の電圧を検出する。
タを用いる場合を示す。測定対象となる半導体スイッチ
ＳＷXのコレクタ・エミッタ間には、抵抗分圧回路１１
を設けてそのコレクタ・エミッタ間の電圧を検出する。
【００２９】各コンパレータ１２1〜１２nの一方の入力
には半導体素子ＳＷXの検出電圧をコンパレータの入力
電圧範囲を超えないように分圧したものを入力する。ま
た、各コンパレータ１２1〜１２nのもう一方の入力には
異なる基準電圧を入力し、これと半導体素子ＳＷXの検
出電圧とを比較する。
には半導体素子ＳＷXの検出電圧をコンパレータの入力
電圧範囲を超えないように分圧したものを入力する。ま
た、各コンパレータ１２1〜１２nのもう一方の入力には
異なる基準電圧を入力し、これと半導体素子ＳＷXの検
出電圧とを比較する。
【００３０】このように、ｎ個のコンパレータ１２1〜
１２nを用意し、それぞれに異なる基準電圧を与えるこ
とで、コンパレータの個数＋１の分解能を持つ電圧検出
装置となる。
１２nを用意し、それぞれに異なる基準電圧を与えるこ
とで、コンパレータの個数＋１の分解能を持つ電圧検出
装置となる。
【００３１】ピーク電圧を検出するためには、電圧がピ
ークに達したタイミングで各コンパレータの出力を保持
するためのピークホールド回路が必要である。このため
のピークホールド回路は、プリセット端子とクリア端子
を持ち、各コンパレータ１２ 1〜１２nの出力でプリセッ
トされるフリップフロップ１３1〜１３nを設けることに
より、各フリップフロップ１３1〜１３nのプリセット状
態によってピーク電圧に対応する論理信号を得ることが
できる。
ークに達したタイミングで各コンパレータの出力を保持
するためのピークホールド回路が必要である。このため
のピークホールド回路は、プリセット端子とクリア端子
を持ち、各コンパレータ１２ 1〜１２nの出力でプリセッ
トされるフリップフロップ１３1〜１３nを設けることに
より、各フリップフロップ１３1〜１３nのプリセット状
態によってピーク電圧に対応する論理信号を得ることが
できる。
【００３２】このように、フリップフロップ１３1〜１
３nとしては、プリセット端子にコンパレータの出力
を、クリア端子にリセット信号を与えることで、電圧の
最大値をその論理状態として保持することが可能とな
る。
３nとしては、プリセット端子にコンパレータの出力
を、クリア端子にリセット信号を与えることで、電圧の
最大値をその論理状態として保持することが可能とな
る。
【００３３】また、他の電圧検出器１1〜１nの実現方法
として、上記のコンパレータの代わりにディジタルゲー
ト素子を用いる方式を図５に示す。ディジタルゲート素
子１４1〜１４nは、入力信号の電圧レベルによって出力
が決定されるので、スレッショールド電圧が一定のコン
パレータとして利用することができる。
として、上記のコンパレータの代わりにディジタルゲー
ト素子を用いる方式を図５に示す。ディジタルゲート素
子１４1〜１４nは、入力信号の電圧レベルによって出力
が決定されるので、スレッショールド電圧が一定のコン
パレータとして利用することができる。
【００３４】この場合、基準電圧の値を一定とするた
め、分圧回路１１Ａ側で異なる分圧電圧を発生し、各ゲ
ート素子１４1〜１４n毎に分圧比を変更することで、ゲ
ート素子の個数＋１の分解能を持つ電圧検出装置が実現
できる。
め、分圧回路１１Ａ側で異なる分圧電圧を発生し、各ゲ
ート素子１４1〜１４n毎に分圧比を変更することで、ゲ
ート素子の個数＋１の分解能を持つ電圧検出装置が実現
できる。
【００３５】なお、図４及び図５における電圧検出器に
必要な制御電源は、各半導体素子毎に設ける。例えば、
各半導体素子の両端に現れるスイッチング電圧を整流・
平滑し、それを定電圧化した制御電源とすることで実現
できる。
必要な制御電源は、各半導体素子毎に設ける。例えば、
各半導体素子の両端に現れるスイッチング電圧を整流・
平滑し、それを定電圧化した制御電源とすることで実現
できる。
【００３６】遅れ時間コントローラ３では各素子のター
ンオン遅れ時間及びターンオフ遅れ時間をそれぞれ記憶
しておき、スイッチング時にそれらの情報をもとに時間
遅れ発生器２1〜２nでゲート信号のターンオンタイミン
グ及びターンオフタイミングに遅れを発生させる。
ンオン遅れ時間及びターンオフ遅れ時間をそれぞれ記憶
しておき、スイッチング時にそれらの情報をもとに時間
遅れ発生器２1〜２nでゲート信号のターンオンタイミン
グ及びターンオフタイミングに遅れを発生させる。
【００３７】遅れ時間コントローラ３の制御フローチャ
ートを図６に示す。まず、時間遅れを現在設定値でター
ンオフゲート信号を遅らせて各半導体素子ＳＷ1〜ＳＷn
に印加し（Ｓ１）、このターンオフ時に電圧検出器１1
〜１nのピークホールド回路１３1〜１３nからのデータ
を読み込むことで各半導体素子のピーク電圧を検出する
（Ｓ２）。
ートを図６に示す。まず、時間遅れを現在設定値でター
ンオフゲート信号を遅らせて各半導体素子ＳＷ1〜ＳＷn
に印加し（Ｓ１）、このターンオフ時に電圧検出器１1
〜１nのピークホールド回路１３1〜１３nからのデータ
を読み込むことで各半導体素子のピーク電圧を検出する
（Ｓ２）。
【００３８】電圧の検出が終了したとき、次のターンオ
ンに備えてピークホールド回路をリセットする（Ｓ
３）。これと共に、検出したターンオフ時のピーク電圧
をもとに、後述する方法によって次回のターンオフ遅れ
時間を決定し（Ｓ４）、時間遅れ発生器２1〜２nのター
ンオフ時の遅れ時間を更新しておく（Ｓ５）。
ンに備えてピークホールド回路をリセットする（Ｓ
３）。これと共に、検出したターンオフ時のピーク電圧
をもとに、後述する方法によって次回のターンオフ遅れ
時間を決定し（Ｓ４）、時間遅れ発生器２1〜２nのター
ンオフ時の遅れ時間を更新しておく（Ｓ５）。
【００３９】同様に、ターンオン（Ｓ６）制御時にも、
まず電圧検出器１1〜１nからのデータ取り込みでピーク
電圧を検出し（Ｓ７）、電圧検出後にピークホールド回
路をリセットする（Ｓ８）。また、検出したターンオン
時のピーク電圧をもとに、後述する方法によって次回の
ターンオン遅れ時間を決定し（Ｓ９）、ターンオン遅れ
時間を更新しておく（Ｓ１０）。
まず電圧検出器１1〜１nからのデータ取り込みでピーク
電圧を検出し（Ｓ７）、電圧検出後にピークホールド回
路をリセットする（Ｓ８）。また、検出したターンオン
時のピーク電圧をもとに、後述する方法によって次回の
ターンオン遅れ時間を決定し（Ｓ９）、ターンオン遅れ
時間を更新しておく（Ｓ１０）。
【００４０】これら制御を繰り返すことで、コントロー
ラ３は、各半導体素子のターンオフ及びターンオンの遅
れ時間を独立して自動調整する。
ラ３は、各半導体素子のターンオフ及びターンオンの遅
れ時間を独立して自動調整する。
【００４１】ターンオフ遅れ時間の決定方法を図７に示
す。ターンオフ時に検出したピーク電圧が最も高い半導
体素子の電圧を基準電圧とし（Ｓ１１）、この基準電圧
に対して各半導体素子との電圧の差が設定値（電圧のば
らつきの許容値）以内か否かを判定し（Ｓ１２1，Ｓ１
２n）、この判定で設定値以内の半導体素子のみ遅れ時
間をそれまでの設定値より１単位（＝１／時間遅れ発生
回路の動作周波数）だけ増加させ（Ｓ１３1，Ｓ１
３n）、これらを次回の遅れ時間として用いる。
す。ターンオフ時に検出したピーク電圧が最も高い半導
体素子の電圧を基準電圧とし（Ｓ１１）、この基準電圧
に対して各半導体素子との電圧の差が設定値（電圧のば
らつきの許容値）以内か否かを判定し（Ｓ１２1，Ｓ１
２n）、この判定で設定値以内の半導体素子のみ遅れ時
間をそれまでの設定値より１単位（＝１／時間遅れ発生
回路の動作周波数）だけ増加させ（Ｓ１３1，Ｓ１
３n）、これらを次回の遅れ時間として用いる。
【００４２】これをターンオフ毎に繰り返すことで、タ
ーンオフ時のピーク電圧のばらっきを設定値以内にする
ことが可能である。また、この操作のみでは各ゲート信
号の遅れ時間は増大するのみとなってしまうので、遅れ
時間を設定する際には最も遅れ時間の小さいゲート信号
の遅れ時間を０とし、これを基準に他のゲート信号の遅
れ時間を決定することで、不必要に遅れ時間が大きくな
らないようにする（Ｓ１４）。
ーンオフ時のピーク電圧のばらっきを設定値以内にする
ことが可能である。また、この操作のみでは各ゲート信
号の遅れ時間は増大するのみとなってしまうので、遅れ
時間を設定する際には最も遅れ時間の小さいゲート信号
の遅れ時間を０とし、これを基準に他のゲート信号の遅
れ時間を決定することで、不必要に遅れ時間が大きくな
らないようにする（Ｓ１４）。
【００４３】ターンオフ遅れ時間の別の決定方法を図８
に示す。ターンオフ時に検出したピーク電圧が最も低い
半導体素子の電圧を基準電圧とし（Ｓ２１）、この基準
電圧に対して各半導体素子との電圧の差が設定値（電圧
のばらつきの許容値）以上か否かを判定し（Ｓ２２1，
Ｓ２２n）、この判定で設定値以上の半導体素子のみ遅
れ時間をそれまでの設定値より１単位（＝１／時間遅れ
発生回路の動作周波数）だけ増加させ（Ｓ２３1，Ｓ２
３n）、これらを次回の遅れ時間として用いる。
に示す。ターンオフ時に検出したピーク電圧が最も低い
半導体素子の電圧を基準電圧とし（Ｓ２１）、この基準
電圧に対して各半導体素子との電圧の差が設定値（電圧
のばらつきの許容値）以上か否かを判定し（Ｓ２２1，
Ｓ２２n）、この判定で設定値以上の半導体素子のみ遅
れ時間をそれまでの設定値より１単位（＝１／時間遅れ
発生回路の動作周波数）だけ増加させ（Ｓ２３1，Ｓ２
３n）、これらを次回の遅れ時間として用いる。
【００４４】これをターンオフ毎に繰り返すことで、タ
ーンオフ時のピーク電圧のばらっきを設定値以内にする
ことが可能である。また、この操作のみでは各ゲート信
号の遅れ時間は増大するのみとなってしまうので、遅れ
時間を設定する際には最も遅れ時間の小さいゲート信号
の遅れ時間を０とし、これを基準に他のゲート信号の遅
れ時間を決定することで、不必要に遅れ時間が大きくな
らないようにする（Ｓ２４）。
ーンオフ時のピーク電圧のばらっきを設定値以内にする
ことが可能である。また、この操作のみでは各ゲート信
号の遅れ時間は増大するのみとなってしまうので、遅れ
時間を設定する際には最も遅れ時間の小さいゲート信号
の遅れ時間を０とし、これを基準に他のゲート信号の遅
れ時間を決定することで、不必要に遅れ時間が大きくな
らないようにする（Ｓ２４）。
【００４５】次に、ターンオン遅れ時間の決定方法を図
９に示す。ターンオン時に検出したピーク電圧が最も高
い半導体素子の電圧を基準電圧とし（Ｓ３１）、この基
準電圧に対して各半導体素子との電圧の差が設定値（電
圧のばらつきの許容値）以上か否かを判定し（Ｓ３
２1，Ｓ３２n）、この判定で設定値以下の半導体素子の
み遅れ時間をそれまでの設定値より１単位（＝１／時間
遅れ発生回路の動作周波数）だけ増加させ（Ｓ３３1，
Ｓ３３n）、これを次回の遅れ時間として用いる。
９に示す。ターンオン時に検出したピーク電圧が最も高
い半導体素子の電圧を基準電圧とし（Ｓ３１）、この基
準電圧に対して各半導体素子との電圧の差が設定値（電
圧のばらつきの許容値）以上か否かを判定し（Ｓ３
２1，Ｓ３２n）、この判定で設定値以下の半導体素子の
み遅れ時間をそれまでの設定値より１単位（＝１／時間
遅れ発生回路の動作周波数）だけ増加させ（Ｓ３３1，
Ｓ３３n）、これを次回の遅れ時間として用いる。
【００４６】これをターンオン毎に繰り返すことで、タ
ーンオン時のピーク電圧のばらつきを設定値以内にする
ことが可能である。また、この操作のみでは各ゲート信
号の遅れ時間は増大するのみとなってしまうので、遅れ
時間を設定する際には最も遅れ時間の小さいゲート信号
の遅れ時間を０とし、これを基準に他のゲート信号の遅
れ時間を決定することで、不必要に遅れ時間が大きくな
らないようにする（Ｓ３４）。
ーンオン時のピーク電圧のばらつきを設定値以内にする
ことが可能である。また、この操作のみでは各ゲート信
号の遅れ時間は増大するのみとなってしまうので、遅れ
時間を設定する際には最も遅れ時間の小さいゲート信号
の遅れ時間を０とし、これを基準に他のゲート信号の遅
れ時間を決定することで、不必要に遅れ時間が大きくな
らないようにする（Ｓ３４）。
【００４７】以上までの方式で遅れ時間を自動調整する
場合、タイミングのずれが大きい場合にはタイミングが
揃うまでに多数回のスイッチングを繰り返し行わなけれ
ばならず、タイミングが揃うまでに時間がかかるという
問題が考えられるが、実際には変換器の動作中に突然大
きくタイミングがずれることは起こらないと考えられる
ので、一度遅れ時間を最適化してしまえば問題ない。
場合、タイミングのずれが大きい場合にはタイミングが
揃うまでに多数回のスイッチングを繰り返し行わなけれ
ばならず、タイミングが揃うまでに時間がかかるという
問題が考えられるが、実際には変換器の動作中に突然大
きくタイミングがずれることは起こらないと考えられる
ので、一度遅れ時間を最適化してしまえば問題ない。
【００４８】また、半導体電力変換器の起動時には遅れ
時間の最適値がわからないためスイッチングのタイミン
グが揃わず、電圧が不均一になって最悪の場合半導体素
子を破壊する危険がある。このため半導体電力変換器の
起動時には電圧があまり高くない状態でスイッチングを
行い、遅れ時間の最適化を行っておくのが好ましい。例
えば、半導体電力変換器がインバータの場合、一般に起
動時には直流側コンデンサの予備充電を行うが、この予
備充電の最中に半導体素子のスイッチングを行い、遅れ
時間の最適化を行っておく。この際のスイッチングの回
数は最低で（タイミングのずれの最大値×時間遅れ発生
回路の動作周波数）回必要である。
時間の最適値がわからないためスイッチングのタイミン
グが揃わず、電圧が不均一になって最悪の場合半導体素
子を破壊する危険がある。このため半導体電力変換器の
起動時には電圧があまり高くない状態でスイッチングを
行い、遅れ時間の最適化を行っておくのが好ましい。例
えば、半導体電力変換器がインバータの場合、一般に起
動時には直流側コンデンサの予備充電を行うが、この予
備充電の最中に半導体素子のスイッチングを行い、遅れ
時間の最適化を行っておく。この際のスイッチングの回
数は最低で（タイミングのずれの最大値×時間遅れ発生
回路の動作周波数）回必要である。
【００４９】また、本実施形態では、遅れ時間コントロ
ーラ３は、内部に各半導体素子のターンオン及びターン
オフの遅れ時間を保持しているため、この情報を用いて
半導体素子の故障診断機能を付加することが可能であ
る。従来、半導体電力変換器の半導体素子の故障は事前
の検出が困難であったが、この方法を用いることで障害
が発生するする前に検出することが可能となる。
ーラ３は、内部に各半導体素子のターンオン及びターン
オフの遅れ時間を保持しているため、この情報を用いて
半導体素子の故障診断機能を付加することが可能であ
る。従来、半導体電力変換器の半導体素子の故障は事前
の検出が困難であったが、この方法を用いることで障害
が発生するする前に検出することが可能となる。
【００５０】また、半導体素子の特性が経年変化等によ
って劣化した場合、特定の素子だけターンオフ時間が大
きくなることが考えられる。このような場合、遅れ時間
コントローラが保持している各遅れ時間を監視し、いず
れかの遅れ時間が設定値よりも大きくなった場合に信号
を発生することで、故障の警告あるいは装置の緊急停止
が可能になる。この方法を用いると、各半導体素子に設
けられるスナバ回路のスナバコンデンサが経年変化等で
容量が小さくなった場合にも警告を発することが可能で
ある。
って劣化した場合、特定の素子だけターンオフ時間が大
きくなることが考えられる。このような場合、遅れ時間
コントローラが保持している各遅れ時間を監視し、いず
れかの遅れ時間が設定値よりも大きくなった場合に信号
を発生することで、故障の警告あるいは装置の緊急停止
が可能になる。この方法を用いると、各半導体素子に設
けられるスナバ回路のスナバコンデンサが経年変化等で
容量が小さくなった場合にも警告を発することが可能で
ある。
【００５１】
【発明の効果】以上のとおり、本発明によれば、直列接
続した半導体素子のターンオフ時及びターンオン時毎に
そのピーク電圧を検出し、この検出電圧を基にゲート信
号を各半導体素子に分配する際にターンオン時及びター
ンオフ時毎に個別の遅れ時間を発生し、これら遅れ時間
の自動調整で各半導体素子の電圧のアンバランスが減少
するようにしたため、以下の効果がある。
続した半導体素子のターンオフ時及びターンオン時毎に
そのピーク電圧を検出し、この検出電圧を基にゲート信
号を各半導体素子に分配する際にターンオン時及びター
ンオフ時毎に個別の遅れ時間を発生し、これら遅れ時間
の自動調整で各半導体素子の電圧のアンバランスが減少
するようにしたため、以下の効果がある。
【００５２】（１）半導体素子やゲートドライバの特性
にばらつきがある場合にも各半導体素子のターンオン時
及びターンオフ時毎にオン・オフタイミングを揃えるこ
とが可能となり、スイッチング周期で各半導体素子の電
圧分担を均一化することができる。
にばらつきがある場合にも各半導体素子のターンオン時
及びターンオフ時毎にオン・オフタイミングを揃えるこ
とが可能となり、スイッチング周期で各半導体素子の電
圧分担を均一化することができる。
【００５３】これに伴い、直列接続した半導体素子を
（半導体素子１個の定格電圧×直列数）に近い定格電圧
のスイッチング素子として使用することが可能となる。
また、半導体素子やゲート回路の選別が不要となるた
め、コスト的に有利である。
（半導体素子１個の定格電圧×直列数）に近い定格電圧
のスイッチング素子として使用することが可能となる。
また、半導体素子やゲート回路の選別が不要となるた
め、コスト的に有利である。
【００５４】（２）各半導体素子のスナバコンデンサの
容量にばらつきがある場合の各半導体素子の電圧のばら
つきも補正することが可能となる。
容量にばらつきがある場合の各半導体素子の電圧のばら
つきも補正することが可能となる。
【００５５】（３）電圧検出回路にコンパレータまたは
ディジタルゲート素子といった安価な素子を利用するこ
とができる。
ディジタルゲート素子といった安価な素子を利用するこ
とができる。
【００５６】（４）半導体素子やスナバコンデンサ等の
性能の劣化を検出し、障害が発生する前に警告を発する
ことが可能となる。
性能の劣化を検出し、障害が発生する前に警告を発する
ことが可能となる。
【図１】本発明の実施形態を示すゲート信号タイミング
自動補正回路図。
自動補正回路図。
【図２】ターンオフのタイミングがずれた場合の各素子
の電圧波形例。
の電圧波形例。
【図３】ターンオンのタイミングがずれた場合の各素子
の電圧波形例。
の電圧波形例。
【図４】実施形態における電圧検出器の構成（その
１）。
１）。
【図５】実施形態における電圧検出器の構成（その
２）。
２）。
【図６】実施形態における遅れ時間コントローラの制御
フローチャート。
フローチャート。
【図７】図６におけるターンオフ遅れ時間の決定手順
（その１）。
（その１）。
【図８】図６におけるターンオフ遅れ時間の決定手順
（その２）。
（その２）。
【図９】図６におけるターンオン遅れ時間の決定手順。
ＳＷ1〜ＳＷn、ＳＷX…半導体素子 １1〜１n…電圧検出器 ２1〜２n…時間遅れ発生器 ３…遅れ時間コントローラ １１、１１Ａ…分圧回路 １２1〜１２n…コンパレータ １３1〜１３n…フリップフロップ １４1〜１４n…ディジタルゲート素子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年６月２１日（１９９９．６．２
１）
１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【手続補正書】
【提出日】平成１１年６月２１日（１９９９．６．２
１）
１）
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正内容】
【００３５】なお、図４及び図５における電圧検出器に
必要な制御電源は、各半導体素子毎に設ける。各半導体
素子には、一般にゲート駆動回路用の電源が設けられて
いるため、これと共通化することができる。
必要な制御電源は、各半導体素子毎に設ける。各半導体
素子には、一般にゲート駆動回路用の電源が設けられて
いるため、これと共通化することができる。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H006 AA04 AA05 AA06 BB05 CA01 CC03 DA04 DB03 DC05 5H007 AA03 AA04 AA05 AA06 AA07 BB06 CA01 CC04 CC06 DA06 DB01 DC05 FA13 5H740 AA08 BA11 BB01 BB07 BB08 BC01 BC02 MM06
Claims (6)
- 【請求項１】 複数の電力用半導体素子を直列多重化し
て高電圧化した半導体電力変換器において、 前記各半導体素子のターンオン時及びターンオフ時の素
子両端のピーク電圧をそれぞれ検出する複数の電圧検出
器と、 前記各半導体素子の各ゲート信号を、設定される遅れ時
間だけ遅らせて各半導体素子に印加する複数の時間遅れ
発生器と、 前記半導体素子のターンオン時及びターンオフ時毎に前
記各ピーク電圧を取り込み、各ピーク電圧が均等になる
よう、前記半導体素子のターンオン時及びターンオフ時
毎に前記各時間遅れ発生器に設定する遅れ時間を自動調
整する遅れ時間コントローラと、を備えたことを特徴と
する半導体電力変換器。 - 【請求項２】 前記各電圧検出器は、半導体素子の両端
電圧の検出信号を比較入力としかつ異なる基準電圧にし
た複数のコンパレータと、前記各コンパレータの検出出
力でそれぞれプリセットされて前記ピーク電圧に対応す
る論理信号を得る複数のフリップフロップとを備えたこ
とを特徴とする請求項１に記載の半導体電力変換器。 - 【請求項３】 前記各電圧検出器は、半導体素子の両端
電圧を分圧した電圧検出信号を比較入力としかつ一定の
基準電圧にした複数のディジタルゲート素子と、前記各
ディジタルゲート素子の検出出力でそれぞれプリセット
されて前記ピーク電圧に対応する論理信号を得る複数の
フリップフロップとを備えたことを特徴とする請求項１
に記載の半導体電力変換器。 - 【請求項４】 前記遅れ時間コントローラは、各半導体
素子のターンオフ時に、最も電圧の高い半導体素子との
電圧差が既定値以内の素子の次回のスイッチングの際の
ゲート信号のターンオフの遅れ時間を増加させ、各半導
体素子のターンオン時には最も電圧の高い半導体素子と
の電圧差が既定値以上の素子の次回のスイッチングの際
のゲート信号のターンオンの遅れ時間を増加させること
を特徴とする請求項１に記載の半導体電力変換器。 - 【請求項５】 前記遅れ時間コントローラは、各半導体
素子のターンオフ時に、最も電圧の低い半導体素子との
電圧差が既定値以上の素子の次回のスイッチングの際の
ゲート信号のターンオフの遅れ時間を増加させ、各半導
体素子のターンオン時には最も電圧の高い半導体素子と
の電圧差が既定値以上の素子の次回のスイッチングの際
のゲート信号のターンオンの遅れ時間を増加させること
を特徴とする請求項１に記載の半導体電力変換器。 - 【請求項６】 遅れ時間コントローラが保持しているタ
ーンオン及びターンオフの遅れ時間の情報を監視し、い
ずれかの遅れ時間が設定値を超えた場合に故障発生信号
を得る故障診断手段を備えたことを特徴とする請求項１
〜５のいずれか１に記載の半導体電力変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11128116A JP2000324799A (ja) | 1999-05-10 | 1999-05-10 | 半導体電力変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11128116A JP2000324799A (ja) | 1999-05-10 | 1999-05-10 | 半導体電力変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000324799A true JP2000324799A (ja) | 2000-11-24 |
Family
ID=14976784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11128116A Pending JP2000324799A (ja) | 1999-05-10 | 1999-05-10 | 半導体電力変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000324799A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003169465A (ja) * | 2001-11-30 | 2003-06-13 | Toshiba Corp | ゲート駆動回路、および電力変換装置 |
| JP2006174646A (ja) * | 2004-12-17 | 2006-06-29 | Hitachi Ltd | チョッパ制御装置 |
| JP2008185859A (ja) * | 2007-01-31 | 2008-08-14 | Matsushita Electric Ind Co Ltd | 電磁誘導加熱インバータ装置並びにこれを備えた定着装置及び画像形成装置 |
| JP2009077628A (ja) * | 2007-09-20 | 2009-04-09 | General Electric Co <Ge> | スイッチング回路装置及び方法 |
| WO2009054143A1 (ja) * | 2007-10-24 | 2009-04-30 | Kabushiki Kaisha Toshiba | 電力変換装置 |
| WO2011086685A1 (ja) * | 2010-01-15 | 2011-07-21 | トヨタ自動車株式会社 | 電圧検知装置 |
| JP2012213294A (ja) * | 2011-03-31 | 2012-11-01 | Meidensha Corp | 半導体スイッチ回路の電圧バランス回路 |
| JP2013110834A (ja) * | 2011-11-21 | 2013-06-06 | Meidensha Corp | 半導体スイッチング素子の駆動装置 |
| WO2020090768A1 (ja) * | 2018-11-01 | 2020-05-07 | 株式会社村田製作所 | スイッチングコンバータ |
-
1999
- 1999-05-10 JP JP11128116A patent/JP2000324799A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003169465A (ja) * | 2001-11-30 | 2003-06-13 | Toshiba Corp | ゲート駆動回路、および電力変換装置 |
| JP2006174646A (ja) * | 2004-12-17 | 2006-06-29 | Hitachi Ltd | チョッパ制御装置 |
| JP2008185859A (ja) * | 2007-01-31 | 2008-08-14 | Matsushita Electric Ind Co Ltd | 電磁誘導加熱インバータ装置並びにこれを備えた定着装置及び画像形成装置 |
| JP2009077628A (ja) * | 2007-09-20 | 2009-04-09 | General Electric Co <Ge> | スイッチング回路装置及び方法 |
| WO2009054143A1 (ja) * | 2007-10-24 | 2009-04-30 | Kabushiki Kaisha Toshiba | 電力変換装置 |
| US8836311B2 (en) | 2007-10-24 | 2014-09-16 | Kabushiki Kaisha Toshiba | Power converter with switching circuits |
| CN102725643A (zh) * | 2010-01-15 | 2012-10-10 | 丰田自动车株式会社 | 电压检测装置 |
| JPWO2011086685A1 (ja) * | 2010-01-15 | 2013-05-16 | トヨタ自動車株式会社 | 電圧検知装置 |
| WO2011086685A1 (ja) * | 2010-01-15 | 2011-07-21 | トヨタ自動車株式会社 | 電圧検知装置 |
| JP2012213294A (ja) * | 2011-03-31 | 2012-11-01 | Meidensha Corp | 半導体スイッチ回路の電圧バランス回路 |
| JP2013110834A (ja) * | 2011-11-21 | 2013-06-06 | Meidensha Corp | 半導体スイッチング素子の駆動装置 |
| WO2020090768A1 (ja) * | 2018-11-01 | 2020-05-07 | 株式会社村田製作所 | スイッチングコンバータ |
| JPWO2020090768A1 (ja) * | 2018-11-01 | 2021-09-02 | 株式会社村田製作所 | スイッチングコンバータ |
| US11296592B2 (en) | 2018-11-01 | 2022-04-05 | Murata Manufacturing Co., Ltd. | Switching converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11539313B2 (en) | System and method of synchronizing a switching signal | |
| JPH07241080A (ja) | 電子パワーコンバータ回路装置、およびこの装置の駆動方法 | |
| JP2000324799A (ja) | 半導体電力変換器 | |
| JP2771394B2 (ja) | 並列運転電源制御方式 | |
| JP3791400B2 (ja) | 半導体装置 | |
| US6184733B1 (en) | Clock synchronizing circuit | |
| JP6819664B2 (ja) | 電力変換装置、電力変換システム及び電力変換方法 | |
| US6194913B1 (en) | Output circuit for digital integrated circuit devices | |
| JP3772534B2 (ja) | 半導体電力変換器 | |
| JPH09149660A (ja) | Ｐｗｍ制御インバータの制御装置 | |
| JPH11205100A (ja) | 半導体集積回路 | |
| JP7243735B2 (ja) | 電力変換装置、電力変換システム及び電力変換方法 | |
| JP4061741B2 (ja) | 半導体スイッチのスイッチング信号調整装置 | |
| JPH09285105A (ja) | 半導体スイッチング素子の直列多重化時の電圧分担バランス確保方法 | |
| JP3259308B2 (ja) | インバータ装置及びそれを使用した無停電電源装置 | |
| US4309751A (en) | Method and apparatus for controlling current type inverters | |
| JP4177504B2 (ja) | 半導体集積回路 | |
| CN111313726B (zh) | 一种通过预置偏置角与共享同步信号相结合的均流方法 | |
| GB2051507A (en) | Selective commutation circuit for an inverter | |
| JP3500046B2 (ja) | 系統連系インバータ | |
| CN110401386B (zh) | 一种降低服务器风扇电路电流波动的方法和系统 | |
| US6194926B1 (en) | Operation timing controllable system | |
| KR102524185B1 (ko) | Pwm 캐리어 파형의 동기 신호 발생장치 | |
| JP2000029563A (ja) | 動作タイミング制御機能を有するシステム | |
| JPH07245961A (ja) | Ｐｗｍパルス発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071204 |