JPH09285105A - 半導体スイッチング素子の直列多重化時の電圧分担バランス確保方法 - Google Patents
半導体スイッチング素子の直列多重化時の電圧分担バランス確保方法Info
- Publication number
- JPH09285105A JPH09285105A JP8085611A JP8561196A JPH09285105A JP H09285105 A JPH09285105 A JP H09285105A JP 8085611 A JP8085611 A JP 8085611A JP 8561196 A JP8561196 A JP 8561196A JP H09285105 A JPH09285105 A JP H09285105A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor switching
- switching
- delay
- switching devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 電圧分担のため直列多重化され、スイッチン
グ制御が行われる半導体スイッチング素子１，２，３，
４のスイッチングタイミングを一致させることができる
半導体スイッチング素子の直列多重化時の電圧分担バラ
ンス確保方法を提供する。 【解決手段】 半導体スイッチング素子１，２，３，４
の各々に印加される電圧を測定し、該測定電圧から各素
子の電圧のばらつき量を電圧ばらつき量検出手段１１
ａ，１１ｂによって検出し、該電圧ばらつき量からディ
レイ量決定手段１２ａ，１２ｂによってディレイ量を求
め、該ディレイ量に応じて、ゲートパルス生成回路１４
から各素子へ送出されるゲート信号をディレイ回路１３
ａ，１３ｂによって遅延、調整する。
グ制御が行われる半導体スイッチング素子１，２，３，
４のスイッチングタイミングを一致させることができる
半導体スイッチング素子の直列多重化時の電圧分担バラ
ンス確保方法を提供する。 【解決手段】 半導体スイッチング素子１，２，３，４
の各々に印加される電圧を測定し、該測定電圧から各素
子の電圧のばらつき量を電圧ばらつき量検出手段１１
ａ，１１ｂによって検出し、該電圧ばらつき量からディ
レイ量決定手段１２ａ，１２ｂによってディレイ量を求
め、該ディレイ量に応じて、ゲートパルス生成回路１４
から各素子へ送出されるゲート信号をディレイ回路１３
ａ，１３ｂによって遅延、調整する。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体スイッチン
グ素子の直列多重化時の電圧バランスを確保する方法に
関する。
グ素子の直列多重化時の電圧バランスを確保する方法に
関する。
【０００２】
【従来の技術】一般に、半導体電力変換器の容量を増加
させる手法には様々なものがあるが、その中の一例とし
ては、図５のように素子を直列に多重化して電圧を分担
して負担し、電圧容量を増加させるという方法がある。
図５はインバータの構成を示し、Ｅは直流電源、Ｃはコ
ンデンサ、１，２，３，４は半導体スイッチング素子で
ある。
させる手法には様々なものがあるが、その中の一例とし
ては、図５のように素子を直列に多重化して電圧を分担
して負担し、電圧容量を増加させるという方法がある。
図５はインバータの構成を示し、Ｅは直流電源、Ｃはコ
ンデンサ、１，２，３，４は半導体スイッチング素子で
ある。
【０００３】素子のスイッチングタイミングが理想的な
場合は、過渡時においても電圧分担は等しくなるが、現
実には素子のスイッチングタイミングやスイッチング速
度にはばらつきがある。このため何等対策を施さない場
合は図６に示すように、速くターンオフする素子や、遅
れてターンオンする素子などに、本来負担すべき電圧よ
りも高い電圧が印加される。
場合は、過渡時においても電圧分担は等しくなるが、現
実には素子のスイッチングタイミングやスイッチング速
度にはばらつきがある。このため何等対策を施さない場
合は図６に示すように、速くターンオフする素子や、遅
れてターンオンする素子などに、本来負担すべき電圧よ
りも高い電圧が印加される。
【０００４】したがって現在は、図７に示すように直列
接続される個々の素子のスナバ回路Ｓに、この素子のス
イッチング速度のばらつきによる電圧分担の不平衡を低
減する役割も持たせている。
接続される個々の素子のスナバ回路Ｓに、この素子のス
イッチング速度のばらつきによる電圧分担の不平衡を低
減する役割も持たせている。
【０００５】
【発明が解決しようとする課題】図７のスナバ回路Ｓの
コンデンサによって電圧分担不平衡はある程度改善さ
れ、スイッチングのばらつきが引き起こす個々の素子の
電圧分担の差は小さくできる。しかし、これは抜本的な
対策にはなっておらず、スイッチングのばらつきが大き
い場合は、スナバコンデンサの容量を増加させる必要が
生じ、損失が増加するといった問題がある。
コンデンサによって電圧分担不平衡はある程度改善さ
れ、スイッチングのばらつきが引き起こす個々の素子の
電圧分担の差は小さくできる。しかし、これは抜本的な
対策にはなっておらず、スイッチングのばらつきが大き
い場合は、スナバコンデンサの容量を増加させる必要が
生じ、損失が増加するといった問題がある。
【０００６】本発明は上記の点に鑑みてなされたもので
その目的は、多重化した素子のスイッチングタイミング
を一致させることができる半導体スイッチング素子の直
列多重化時の電圧分担バランス確保方法を提供すること
にある。
その目的は、多重化した素子のスイッチングタイミング
を一致させることができる半導体スイッチング素子の直
列多重化時の電圧分担バランス確保方法を提供すること
にある。
【０００７】
【課題を解決するための手段】本発明は、直列多重化さ
れ、スイッチング制御が行われる半導体スイッチング素
子の各々に印加される電圧を測定し、該測定電圧から半
導体スイッチング素子の電圧のばらつき量を検出し、該
電圧ばらつき量からディレイ量を求め、該ディレイ量に
基づいて、半導体スイッチング素子のゲート信号の遅れ
を調整して前記ばらつきを補正することを特徴としてい
る。
れ、スイッチング制御が行われる半導体スイッチング素
子の各々に印加される電圧を測定し、該測定電圧から半
導体スイッチング素子の電圧のばらつき量を検出し、該
電圧ばらつき量からディレイ量を求め、該ディレイ量に
基づいて、半導体スイッチング素子のゲート信号の遅れ
を調整して前記ばらつきを補正することを特徴としてい
る。
【０００８】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。本発明では、上記の問題を回
避するために、直接スイッチングのタイミングを調整す
る回路を付加する。直列多重化した素子のスイッチング
のタイミングがずれると、素子に印加される電圧は本来
の電圧より高い電圧、あるいは低い電圧となる。さら
に、ターンオフの場合は電圧のずれがスナバコンデンサ
にある程度の時間残る。
の実施の形態を説明する。本発明では、上記の問題を回
避するために、直接スイッチングのタイミングを調整す
る回路を付加する。直列多重化した素子のスイッチング
のタイミングがずれると、素子に印加される電圧は本来
の電圧より高い電圧、あるいは低い電圧となる。さら
に、ターンオフの場合は電圧のずれがスナバコンデンサ
にある程度の時間残る。
【０００９】ここで３直列の場合について、スイッチン
グのタイミングのずれが素子に印加される電圧にどのよ
うに影響するかを調べたところ、ターンオフの場合には
図３のような、ターンオンの場合には図４のような結果
が各々得られた。これらの図からわかるように、図３の
ターンオフの場合は速くターンオフしてしまった素子
に、図４のターンオンの場合は遅れてターンオンしてし
まった素子に、それぞれ高い電圧が印加される。したが
ってこの電圧を実際に検出してやることによって、どの
素子のタイミングがどの程度ずれているかを検出するこ
とができる。
グのタイミングのずれが素子に印加される電圧にどのよ
うに影響するかを調べたところ、ターンオフの場合には
図３のような、ターンオンの場合には図４のような結果
が各々得られた。これらの図からわかるように、図３の
ターンオフの場合は速くターンオフしてしまった素子
に、図４のターンオンの場合は遅れてターンオンしてし
まった素子に、それぞれ高い電圧が印加される。したが
ってこの電圧を実際に検出してやることによって、どの
素子のタイミングがどの程度ずれているかを検出するこ
とができる。
【００１０】一般的に、素子を直列多重化する場合は素
子がターンオフ状態の時の電圧バランスをとるために、
図１のように素子と並列にバランス抵抗ＲBを入れる。
よって、（１）この抵抗ＲBを流れる電流を測定した
り、（２）この抵抗ＲBと検出用抵抗ＲOによって素子４
に印加されている電圧を分圧して測定してやれば、素子
に印加されている電圧を検出できる。
子がターンオフ状態の時の電圧バランスをとるために、
図１のように素子と並列にバランス抵抗ＲBを入れる。
よって、（１）この抵抗ＲBを流れる電流を測定した
り、（２）この抵抗ＲBと検出用抵抗ＲOによって素子４
に印加されている電圧を分圧して測定してやれば、素子
に印加されている電圧を検出できる。
【００１１】また、ディジタル半導体素子技術の発展に
より、現在では外部制御可能で５ｎ秒以下の精度で遅れ
時間を調整することができるディレイ回路が利用でき
る。よって、このようなディレイ回路をゲート回路に付
加し、素子のスイッチングのタイミングのずれの検出結
果に応じてディレイを調整してやるようなフィードバッ
ク系を構成してやれば、スイッチングがほぼ同時に行わ
れるように制御されることになる。
より、現在では外部制御可能で５ｎ秒以下の精度で遅れ
時間を調整することができるディレイ回路が利用でき
る。よって、このようなディレイ回路をゲート回路に付
加し、素子のスイッチングのタイミングのずれの検出結
果に応じてディレイを調整してやるようなフィードバッ
ク系を構成してやれば、スイッチングがほぼ同時に行わ
れるように制御されることになる。
【００１２】
【実施例】前記スイッチングタイミング調整制御系は例
えば図２のように構成する。図２において１１ａ，１１
ｂは前述した電圧測定方法により測定された電圧のばら
つき量を検出する電圧ばらつき量検出手段である。１２
ａ，１２ｂは前記電圧のばらつき量に基づいてディレイ
量を決定するディレイ量決定手段である。１３ａ，１３
ｂは、前記ディレイ量決定手段１２ａ，１２ｂのディレ
イ量に応じて、ゲートパルス生成回路１４から各素子へ
送出されるゲート信号を遅延するディレイ回路である。
えば図２のように構成する。図２において１１ａ，１１
ｂは前述した電圧測定方法により測定された電圧のばら
つき量を検出する電圧ばらつき量検出手段である。１２
ａ，１２ｂは前記電圧のばらつき量に基づいてディレイ
量を決定するディレイ量決定手段である。１３ａ，１３
ｂは、前記ディレイ量決定手段１２ａ，１２ｂのディレ
イ量に応じて、ゲートパルス生成回路１４から各素子へ
送出されるゲート信号を遅延するディレイ回路である。
【００１３】
【発明の効果】以上のように本発明によれば、直列多重
化され、スイッチング制御が行われる半導体スイッチン
グ素子の各々に印加される電圧を測定し、該測定電圧か
ら半導体スイッチング素子の電圧のばらつき量を検出
し、該電圧ばらつき量からディレイ量を求め、該ディレ
イ量に基づいて、半導体スイッチング素子のゲート信号
の遅れを調整して前記ばらつきを補正するようにしたの
で次のような効果が得られる。
化され、スイッチング制御が行われる半導体スイッチン
グ素子の各々に印加される電圧を測定し、該測定電圧か
ら半導体スイッチング素子の電圧のばらつき量を検出
し、該電圧ばらつき量からディレイ量を求め、該ディレ
イ量に基づいて、半導体スイッチング素子のゲート信号
の遅れを調整して前記ばらつきを補正するようにしたの
で次のような効果が得られる。
【００１４】（１）多重化した素子のスイッチングタイ
ミングがほぼ一致するため、スイッチングのばらつきを
吸収するためのスナバコンデンサの容量を低減すること
ができる。
ミングがほぼ一致するため、スイッチングのばらつきを
吸収するためのスナバコンデンサの容量を低減すること
ができる。
【００１５】（２）また、スイッチングタイミングの変
化に対してフィードバックがかかるため、温度変化など
による変動の影響を受けにくい。
化に対してフィードバックがかかるため、温度変化など
による変動の影響を受けにくい。
【図１】本発明の一実施例を適用した半導体電力変換器
の要部回路図。
の要部回路図。
【図２】本発明の他の実施例を適用したスイッチングタ
イミング調整制御系の構成を示すブロック図。
イミング調整制御系の構成を示すブロック図。
【図３】３直列素子のうち１素子のターンオフが速い場
合のばらつきを説明する電圧特性図。
合のばらつきを説明する電圧特性図。
【図４】３直列素子のうち１素子のターンオンが速い場
合のばらつきを説明する電圧特性図。
合のばらつきを説明する電圧特性図。
【図５】スイッチング素子を直列多重化した半導体電力
変換器の要部回路図。
変換器の要部回路図。
【図６】従来方法による素子のスイッチングのばらつき
の影響を示す説明図。
の影響を示す説明図。
【図７】スナバ回路を付加した従来の半導体電力変換器
の要部回路図。
の要部回路図。
１，２，３，４…半導体スイッチング素子 １１ａ，１１ｂ…電圧ばらつき量検出手段 １２ａ，１２ｂ…ディレイ量決定手段 １３ａ，１３ｂ…ディレイ回路 １４…ゲートパルス生成回路 Ｅ…直流電源 Ｃ…コンデンサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０２Ｍ 7/48 9181−5Ｈ Ｈ０２Ｍ 7/48 Ｑ
Claims (1)
- 【請求項１】 直列多重化され、スイッチング制御が行
われる半導体スイッチング素子の各々に印加される電圧
を測定し、該測定電圧から半導体スイッチング素子の電
圧のばらつき量を検出し、該電圧ばらつき量からディレ
イ量を求め、該ディレイ量に基づいて、半導体スイッチ
ング素子のゲート信号の遅れを調整して前記ばらつきを
補正することを特徴とする半導体スイッチング素子の直
列多重化時の電圧分担バランス確保方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8085611A JPH09285105A (ja) | 1996-04-09 | 1996-04-09 | 半導体スイッチング素子の直列多重化時の電圧分担バランス確保方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8085611A JPH09285105A (ja) | 1996-04-09 | 1996-04-09 | 半導体スイッチング素子の直列多重化時の電圧分担バランス確保方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09285105A true JPH09285105A (ja) | 1997-10-31 |
Family
ID=13863641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8085611A Pending JPH09285105A (ja) | 1996-04-09 | 1996-04-09 | 半導体スイッチング素子の直列多重化時の電圧分担バランス確保方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09285105A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000333439A (ja) * | 1999-05-21 | 2000-11-30 | Toshiba Corp | スナバ回路及び電力変換装置 |
| JP2001314075A (ja) * | 2000-04-28 | 2001-11-09 | Fuji Electric Co Ltd | 電力用半導体素子のゲート駆動回路 |
| JP2006174646A (ja) * | 2004-12-17 | 2006-06-29 | Hitachi Ltd | チョッパ制御装置 |
| JP2007288046A (ja) * | 2006-04-19 | 2007-11-01 | Fuji Electric Holdings Co Ltd | 電力用半導体モジュール |
| JP2008206317A (ja) * | 2007-02-20 | 2008-09-04 | Institute Of National Colleges Of Technology Japan | 高圧電源回路 |
| JP2009535005A (ja) * | 2006-04-20 | 2009-09-24 | コンヴェルチーム・ソシエテ・パール・アクシオンス・サンプリフィエ | Ｉｇｂｔトランジスタの直列構成のためのスイッチング回路 |
| JP2010068552A (ja) * | 2008-09-08 | 2010-03-25 | Mitsubishi Electric Corp | 交流直流変換装置及び交流直流変換装置の制御方法並びにヒートポンプ式給湯器及び空気調和機 |
| JP2011250694A (ja) * | 2011-09-02 | 2011-12-08 | Mitsubishi Electric Corp | 交流直流変換装置及び交流直流変換装置の制御方法並びにヒートポンプ式給湯器及び空気調和機 |
| JP2012249224A (ja) * | 2011-05-31 | 2012-12-13 | Meidensha Corp | ゲートタイミング制御回路 |
| CN109525229A (zh) * | 2017-09-18 | 2019-03-26 | 通用电气公司 | 用于控制串联功率开关器件之电压平衡的方法和系统 |
-
1996
- 1996-04-09 JP JP8085611A patent/JPH09285105A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000333439A (ja) * | 1999-05-21 | 2000-11-30 | Toshiba Corp | スナバ回路及び電力変換装置 |
| JP2001314075A (ja) * | 2000-04-28 | 2001-11-09 | Fuji Electric Co Ltd | 電力用半導体素子のゲート駆動回路 |
| JP2006174646A (ja) * | 2004-12-17 | 2006-06-29 | Hitachi Ltd | チョッパ制御装置 |
| JP2007288046A (ja) * | 2006-04-19 | 2007-11-01 | Fuji Electric Holdings Co Ltd | 電力用半導体モジュール |
| JP4697025B2 (ja) * | 2006-04-19 | 2011-06-08 | 富士電機ホールディングス株式会社 | 電力用半導体モジュール |
| JP2009535005A (ja) * | 2006-04-20 | 2009-09-24 | コンヴェルチーム・ソシエテ・パール・アクシオンス・サンプリフィエ | Ｉｇｂｔトランジスタの直列構成のためのスイッチング回路 |
| JP2008206317A (ja) * | 2007-02-20 | 2008-09-04 | Institute Of National Colleges Of Technology Japan | 高圧電源回路 |
| JP2010068552A (ja) * | 2008-09-08 | 2010-03-25 | Mitsubishi Electric Corp | 交流直流変換装置及び交流直流変換装置の制御方法並びにヒートポンプ式給湯器及び空気調和機 |
| JP2012249224A (ja) * | 2011-05-31 | 2012-12-13 | Meidensha Corp | ゲートタイミング制御回路 |
| JP2011250694A (ja) * | 2011-09-02 | 2011-12-08 | Mitsubishi Electric Corp | 交流直流変換装置及び交流直流変換装置の制御方法並びにヒートポンプ式給湯器及び空気調和機 |
| CN109525229A (zh) * | 2017-09-18 | 2019-03-26 | 通用电气公司 | 用于控制串联功率开关器件之电压平衡的方法和系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100218125B1 (ko) | 타이밍 신호 발생 회로 | |
| JP3512248B2 (ja) | 電子パワーコンバータ回路装置、およびこの装置の駆動方法 | |
| US7132868B2 (en) | Semiconductor device | |
| KR880005599A (ko) | 위상고정(phase-loked)루프 지연선 | |
| JPH09285105A (ja) | 半導体スイッチング素子の直列多重化時の電圧分担バランス確保方法 | |
| KR100574588B1 (ko) | 데이터 출력단에서 외부 클록 신호에 대해 개선된 동기를 제공하는 집적 회로 | |
| JP3772534B2 (ja) | 半導体電力変換器 | |
| JP4061741B2 (ja) | 半導体スイッチのスイッチング信号調整装置 | |
| JPH08293768A (ja) | コンパレータ回路 | |
| JP4343489B2 (ja) | 過電流検出遅延回路 | |
| JP4510188B2 (ja) | タイミング発生器 | |
| JP2895930B2 (ja) | Ｉｃ試験装置のタイミング校正方法 | |
| US5285122A (en) | Variable delay device | |
| JP2000332584A (ja) | 遅延時間調整方法及び遅延時間調整回路 | |
| JP3611012B2 (ja) | タイミング・デスキュー装置及びタイミング・デスキュー方法 | |
| KR100629538B1 (ko) | 제 1 디지털 신호의 에지와 제 2 디지털 신호의 에지 사이의 시간차를 검출하는 회로 | |
| JPS61176871A (ja) | 半導体試験装置 | |
| JPH06317620A (ja) | パルス幅測定装置および時間差測定装置、並びにｉｃ試験装置 | |
| JP2723688B2 (ja) | 半導体集積回路の周波数特性測定装置 | |
| JPS61154218A (ja) | 遅延時間測定用比較回路 | |
| JPH01157286A (ja) | 直流電動機の駆動装置 | |
| JPH09172361A (ja) | ドライバ回路 | |
| JP2961101B1 (ja) | 位相調整回路 | |
| JPH034925B2 (ja) | ||
| JPS6279378A (ja) | タイミング検出回路 |