JP2723688B2 - 半導体集積回路の周波数特性測定装置 - Google Patents
半導体集積回路の周波数特性測定装置Info
- Publication number
- JP2723688B2 JP2723688B2 JP3083378A JP8337891A JP2723688B2 JP 2723688 B2 JP2723688 B2 JP 2723688B2 JP 3083378 A JP3083378 A JP 3083378A JP 8337891 A JP8337891 A JP 8337891A JP 2723688 B2 JP2723688 B2 JP 2723688B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency characteristic
- semiconductor integrated
- impedance matching
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路（以
下、ＩＣと称す）における周波数特性測定装置（以下、
テスターと称す）に関する。
下、ＩＣと称す）における周波数特性測定装置（以下、
テスターと称す）に関する。
【０００２】
【従来の技術】一般に、ＩＣの出力信号の周波数特性を
周波数特性装置で測定する場合、ＩＣの出力部にカタロ
グ規格に準じた容量負荷及び抵抗負荷を具備して測定す
る。図３は、ＩＣと従来用いられていた周波数特性装置
のうち、ＩＣ出力信号の周波数特性測定回路を示すブロ
ック図である。図に示すように、周波数特性測定サンプ
ルであるＩＣ１と、負荷抵抗Ｒ1 及びＲ2 と、負荷容量
Ｃで構成される負荷回路２と、ＩＣ１から出力される周
波数特性を期待値と比較し、電位を検出するコンパレー
タ３と、タイミング発生器４とで構成されている。又図
４は、図３に示した各部における信号波形図である。以
下、図４を用いて、ＩＣの周波数特性を測定する時の動
作を説明する。
周波数特性装置で測定する場合、ＩＣの出力部にカタロ
グ規格に準じた容量負荷及び抵抗負荷を具備して測定す
る。図３は、ＩＣと従来用いられていた周波数特性装置
のうち、ＩＣ出力信号の周波数特性測定回路を示すブロ
ック図である。図に示すように、周波数特性測定サンプ
ルであるＩＣ１と、負荷抵抗Ｒ1 及びＲ2 と、負荷容量
Ｃで構成される負荷回路２と、ＩＣ１から出力される周
波数特性を期待値と比較し、電位を検出するコンパレー
タ３と、タイミング発生器４とで構成されている。又図
４は、図３に示した各部における信号波形図である。以
下、図４を用いて、ＩＣの周波数特性を測定する時の動
作を説明する。
【０００３】テスターよりＩＣ制御信号が節点Ｎ1 に入
力され、ＩＣ１の出力端子Ｎ2 にＩＣの制御信号に応じ
た出力信号が出力され、タイミング発生器４より発生さ
れる信号Ｎ4 のＡの期間でコンパレータ回路３が期待値
と比較し、判定信号を節点Ｎ5 に出力する。この時、周
波数特性装置は、ＩＣの制御信号が入力されてから、Ｉ
Ｃの出力信号が出力されるＢの期間の周波数を測定す
る。
力され、ＩＣ１の出力端子Ｎ2 にＩＣの制御信号に応じ
た出力信号が出力され、タイミング発生器４より発生さ
れる信号Ｎ4 のＡの期間でコンパレータ回路３が期待値
と比較し、判定信号を節点Ｎ5 に出力する。この時、周
波数特性装置は、ＩＣの制御信号が入力されてから、Ｉ
Ｃの出力信号が出力されるＢの期間の周波数を測定す
る。
【０００４】
【発明が解決しようとする課題】上述した従来の周波数
特性測定装置は、ＩＣの出力端子から周波数特性比較回
路までの配線が長い場合、配線自身が持つインダクタン
スにより、終端部となるコンパレータ回路入力部で反射
が生じるため、出力波形の電圧又は電流のオーバーシュ
ート・アンダーシュート（ΔＶ）の原因となり、正しい
（アクセス）周波数特性が測定できないという欠点があ
る。
特性測定装置は、ＩＣの出力端子から周波数特性比較回
路までの配線が長い場合、配線自身が持つインダクタン
スにより、終端部となるコンパレータ回路入力部で反射
が生じるため、出力波形の電圧又は電流のオーバーシュ
ート・アンダーシュート（ΔＶ）の原因となり、正しい
（アクセス）周波数特性が測定できないという欠点があ
る。
【０００５】本発明の目的は、正しい周波数特性が測定
できる周波数特性測定装置を提供することにある。
できる周波数特性測定装置を提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体集積回路の周波数特性測定装置
においては、周波数特性測定装置より、半導体集積回路
に制御信号を入力し、その制御信号に応じて出力される
半導体集積回路からの出力信号の周波数特性を負荷容量
を使用して測定する機能を有する周波数特性測定装置で
あって、スイッチング回路と負荷容量とを一つの構成素
子とし、容量値の異なる複数の構成素子を半導体集積回
路の出力端子から周波数特性比較回路までの配線に分布
的に配置されるインピーダンス整合回路と、前記インピ
ーダンス整合回路を測定周波数の特性に応じて制御する
インピーダンス整合制御回路とを有するものである。
め、本発明に係る半導体集積回路の周波数特性測定装置
においては、周波数特性測定装置より、半導体集積回路
に制御信号を入力し、その制御信号に応じて出力される
半導体集積回路からの出力信号の周波数特性を負荷容量
を使用して測定する機能を有する周波数特性測定装置で
あって、スイッチング回路と負荷容量とを一つの構成素
子とし、容量値の異なる複数の構成素子を半導体集積回
路の出力端子から周波数特性比較回路までの配線に分布
的に配置されるインピーダンス整合回路と、前記インピ
ーダンス整合回路を測定周波数の特性に応じて制御する
インピーダンス整合制御回路とを有するものである。
【０００７】
【作用】本発明の周波数特性測定装置は、ＩＣにＩＣ制
御信号を入力し、その制御信号に応じて出力される、Ｉ
Ｃからの出力信号の周波数特性を負荷容量を使用して測
定するものであり、スイッチング回路と負荷容量を一つ
の構成素子とし、容量値の異なる複数の構成素子をＩＣ
の出力端子から周波数比較回路までの配線に分布的に構
成されるインピーダンス整合回路を有し、そのインピー
ダンス整合回路をテスターにより制御するものである。
御信号を入力し、その制御信号に応じて出力される、Ｉ
Ｃからの出力信号の周波数特性を負荷容量を使用して測
定するものであり、スイッチング回路と負荷容量を一つ
の構成素子とし、容量値の異なる複数の構成素子をＩＣ
の出力端子から周波数比較回路までの配線に分布的に構
成されるインピーダンス整合回路を有し、そのインピー
ダンス整合回路をテスターにより制御するものである。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の装置の回路ブロック図である。
る。図１は、本発明の装置の回路ブロック図である。
【０００９】図において、本回路構成は、周波数特性測
定サンプルであるＩＣ１と、負荷抵抗Ｒ1 及びＲ2 で構
成される負荷回路２と、ＩＣ１から出力される周波数特
性を期待値と比較し判定するコンパレータ回路３と、タ
イミング発生器４と、スイッチング回路Ｓ1 と負荷容量
Ｃ1 を一つの構成素子とし容量値の異なるＣ2 からＣn
の複数の構成素子で構成されているインピーダンス整合
回路５と、インピーダンス整合制御回路６で構成されて
いる。又図２は、図１に示した各部における信号波形図
である。
定サンプルであるＩＣ１と、負荷抵抗Ｒ1 及びＲ2 で構
成される負荷回路２と、ＩＣ１から出力される周波数特
性を期待値と比較し判定するコンパレータ回路３と、タ
イミング発生器４と、スイッチング回路Ｓ1 と負荷容量
Ｃ1 を一つの構成素子とし容量値の異なるＣ2 からＣn
の複数の構成素子で構成されているインピーダンス整合
回路５と、インピーダンス整合制御回路６で構成されて
いる。又図２は、図１に示した各部における信号波形図
である。
【００１０】以下、図１のＩＣ１の周波数特性を測定す
る時の動作を説明する。インピーダンス整合制御回路６
は、出力端子Ｎ2 から節点Ｎ3 の間に、分布的に設置さ
れている各インピーダンス整合回路５の内の各々の負荷
容量Ｃ1 〜Ｃn を選択するためのスイッチング回路Ｓ1
〜Ｓnを切り替えてコンパレータ入力部の節点Ｎ3 での
ＩＣからの出力信号の反射によるオーバーシュート・ア
ンダーシュート電圧が最小限となるように自動補正を行
う。このとき、インピーダンス整合回路５は、スイッチ
ング回路により出力端子Ｎ2 から節点Ｎ3 の間の配線に
接続された負荷容量（Ｃ1 〜Ｃn）の容量の総和と、従
来回路、例えば図３で示されて負荷容量Ｃの容量が等し
くなるようにインピーダンス整合制御回路６により、制
御される。
る時の動作を説明する。インピーダンス整合制御回路６
は、出力端子Ｎ2 から節点Ｎ3 の間に、分布的に設置さ
れている各インピーダンス整合回路５の内の各々の負荷
容量Ｃ1 〜Ｃn を選択するためのスイッチング回路Ｓ1
〜Ｓnを切り替えてコンパレータ入力部の節点Ｎ3 での
ＩＣからの出力信号の反射によるオーバーシュート・ア
ンダーシュート電圧が最小限となるように自動補正を行
う。このとき、インピーダンス整合回路５は、スイッチ
ング回路により出力端子Ｎ2 から節点Ｎ3 の間の配線に
接続された負荷容量（Ｃ1 〜Ｃn）の容量の総和と、従
来回路、例えば図３で示されて負荷容量Ｃの容量が等し
くなるようにインピーダンス整合制御回路６により、制
御される。
【００１１】その後、テスターよりＩＣ制御信号が節点
Ｎ1 に入力されＩＣ１の出力端子Ｎ2 に出力信号がＩＣ
制御信号に応じて出力され、タイミング発生器４より発
生される信号Ｎ4 のＡの期間でコンパレータ回路３が期
待値と比較し判定信号を節点Ｎ5 に出力する。
Ｎ1 に入力されＩＣ１の出力端子Ｎ2 に出力信号がＩＣ
制御信号に応じて出力され、タイミング発生器４より発
生される信号Ｎ4 のＡの期間でコンパレータ回路３が期
待値と比較し判定信号を節点Ｎ5 に出力する。
【００１２】このとき、周波数特性装置は、ＩＣの制御
信号が入力されてからＩＣの出力信号が示されるＢの期
間の周波数を測定する。
信号が入力されてからＩＣの出力信号が示されるＢの期
間の周波数を測定する。
【００１３】以上の動作により本発明の装置は、出力イ
ンピーダンスの補正を考えることなく、周波数特性を測
定することが可能となる。
ンピーダンスの補正を考えることなく、周波数特性を測
定することが可能となる。
【００１４】他の実施例として、インピーダンス整合回
路５の内の各々のスイッチング回路Ｓ1 〜Ｓn と各負荷
容量Ｃ1 〜Ｃn の間に抵抗素子を接続しても、前記実施
例と同様の効果が得られる。
路５の内の各々のスイッチング回路Ｓ1 〜Ｓn と各負荷
容量Ｃ1 〜Ｃn の間に抵抗素子を接続しても、前記実施
例と同様の効果が得られる。
【００１５】
【発明の効果】以上説明したように本発明の周波数特性
測定装置は、ＩＣの出力端子から周波数特性比較回路ま
での配線に、スイッチング回路と負荷容量を一つの構成
素子とし容量の異なる複数の構成素子により成るインピ
ーダンス整合回路を出力配線に分散して設置する整合回
路群とインピーダンス整合制御回路とを有し、そのイン
ピーダンス整合回路をテスターで制御することにより、
従来と同様な周波数特性測定機能を有し、さらに、従来
不可能であったＩＣからの出力インピーダンスの自動補
正が可能となり、出力インピーダンスによる周波数特性
の誤検出が無くなるという効果がある。
測定装置は、ＩＣの出力端子から周波数特性比較回路ま
での配線に、スイッチング回路と負荷容量を一つの構成
素子とし容量の異なる複数の構成素子により成るインピ
ーダンス整合回路を出力配線に分散して設置する整合回
路群とインピーダンス整合制御回路とを有し、そのイン
ピーダンス整合回路をテスターで制御することにより、
従来と同様な周波数特性測定機能を有し、さらに、従来
不可能であったＩＣからの出力インピーダンスの自動補
正が可能となり、出力インピーダンスによる周波数特性
の誤検出が無くなるという効果がある。
【図１】本発明の一実施例を示す回路ブロック図であ
る。
る。
【図２】図１に示した各部における信号波形図である。
【図３】従来例を示す回路ブロック図である。
【図４】図３に示した各部における信号波形図である。
１ ＩＣ ２ 負荷回路 ３ コンパレータ ４ タイミング発生器 ５ インピーダンス整合回路 ６ インピーダンス整合制御回路実 Ｒ1 ，Ｒ2 負荷抵抗 Ｃ，Ｃ1 〜Ｃn 負荷容量 Ｓ1 〜Ｓn スイッチング回路
Claims (1)
- 【請求項１】 周波数特性測定装置より、半導体集積回
路に制御信号を入力し、その制御信号に応じて出力され
る半導体集積回路からの出力信号の周波数特性を負荷容
量を使用して測定する機能を有する周波数特性測定装置
であって、 スイッチング回路と負荷容量とを一つの構成素子とし、
容量値の異なる複数の構成素子を半導体集積回路の出力
端子から周波数特性比較回路までの配線に分布的に配置
されるインピーダンス整合回路と、前記 インピーダンス整合回路を測定周波数の特性に応じ
て制御するインピーダンス整合制御回路とを有すること
を特徴とする半導体集積回路の周波数特性測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083378A JP2723688B2 (ja) | 1991-03-22 | 1991-03-22 | 半導体集積回路の周波数特性測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083378A JP2723688B2 (ja) | 1991-03-22 | 1991-03-22 | 半導体集積回路の周波数特性測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04294287A JPH04294287A (ja) | 1992-10-19 |
| JP2723688B2 true JP2723688B2 (ja) | 1998-03-09 |
Family
ID=13800758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3083378A Expired - Fee Related JP2723688B2 (ja) | 1991-03-22 | 1991-03-22 | 半導体集積回路の周波数特性測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2723688B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4933733B2 (ja) | 2005-01-11 | 2012-05-16 | 株式会社アドバンテスト | 信号伝送システム、信号出力回路基板、信号受信回路基板、信号出力方法、及び信号受信方法 |
-
1991
- 1991-03-22 JP JP3083378A patent/JP2723688B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04294287A (ja) | 1992-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4458196A (en) | Method and apparatus for high speed resistance, inductance and capacitance measurement | |
| US4710704A (en) | IC test equipment | |
| US7362104B2 (en) | Current measurement device and test device | |
| US7411407B2 (en) | Testing target resistances in circuit assemblies | |
| US5721495A (en) | Circuit for measuring quiescent current | |
| US7336088B2 (en) | Method and apparatus for determining IDDQ | |
| KR101063123B1 (ko) | 전원 장치, 시험 장치 및 전원 전압 안정화 장치 | |
| KR20000010609A (ko) | 디지털논리회로의 논리 및 누설전류시험 실행장치 | |
| US6628147B2 (en) | Comparator having reduced sensitivity to offset voltage and timing errors | |
| JP2723688B2 (ja) | 半導体集積回路の周波数特性測定装置 | |
| US20050270054A1 (en) | Method and apparatus for iddq measuring | |
| US8552753B2 (en) | Circuits and methods for sensing resistance | |
| JPH07248353A (ja) | 電源電流測定装置 | |
| JP2850618B2 (ja) | リセット制御回路 | |
| JPH0943284A (ja) | Ｉｃテストシステムにおけるｄｕｔ電源ピンのバイパス容量測定装置及びバイパス容量開閉スイッチのコンタクトチェック装置 | |
| JP2001091562A (ja) | 回路基板検査装置 | |
| US20020180414A1 (en) | Tester and testing method for differential data drivers | |
| JPH0438303Y2 (ja) | ||
| JPH08262081A (ja) | デューティ測定回路 | |
| JPH06160487A (ja) | Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法 | |
| JP3220995B2 (ja) | Ｉｃ回路の入力インピーダンス測定回路 | |
| JP2737442B2 (ja) | 接続検査装置 | |
| JP2606208Y2 (ja) | ワイヤーハーネス試験装置 | |
| JPH08181584A (ja) | 可変遅延回路および遅延時間検査方法 | |
| JPH0524222Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |