JPH08262081A - デューティ測定回路 - Google Patents
デューティ測定回路Info
- Publication number
- JPH08262081A JPH08262081A JP6760295A JP6760295A JPH08262081A JP H08262081 A JPH08262081 A JP H08262081A JP 6760295 A JP6760295 A JP 6760295A JP 6760295 A JP6760295 A JP 6760295A JP H08262081 A JPH08262081 A JP H08262081A
- Authority
- JP
- Japan
- Prior art keywords
- level
- extracting
- circuit
- pulse signal
- duty
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 簡単な回路構成で、短時間にしかも自動的に
測定可能なデューティ測定回路を提供する。 【構成】 被測定パルス信号のハイレベルを抽出するハ
イレベル抽出回路２と、被測定パルス信号のローレベル
を抽出するローレベル抽出回路３と、被測定パルス信号
の平均レベルを抽出する平均レベル抽出回路４と、抽出
したハイレベルとローレベルとの中間レベルを任意の比
率で抽出する分割抵抗器５と、この分割抵抗器５で抽出
される中間レベルと平均レベル抽出回路４で抽出される
平均レベルと比較出力するコンパレータ６とを備え、被
測定パルス信号の平均レベルがハイレベルとローレベル
の間のどの位置にあるかを検出することで、入力パルス
信号のデューティ比を測定する。
測定可能なデューティ測定回路を提供する。 【構成】 被測定パルス信号のハイレベルを抽出するハ
イレベル抽出回路２と、被測定パルス信号のローレベル
を抽出するローレベル抽出回路３と、被測定パルス信号
の平均レベルを抽出する平均レベル抽出回路４と、抽出
したハイレベルとローレベルとの中間レベルを任意の比
率で抽出する分割抵抗器５と、この分割抵抗器５で抽出
される中間レベルと平均レベル抽出回路４で抽出される
平均レベルと比較出力するコンパレータ６とを備え、被
測定パルス信号の平均レベルがハイレベルとローレベル
の間のどの位置にあるかを検出することで、入力パルス
信号のデューティ比を測定する。
Description
【０００１】
【産業上の利用分野】本発明は、周期的なパルス信号の
デューティを測定するデューティ測定回路に関する。
デューティを測定するデューティ測定回路に関する。
【０００２】
【従来の技術】従来、周期的なパルス信号のデューティ
を測定する場合、オシロスコープによる波形観測によっ
て、ハイレベルとローレベルの時間と周期を測定し、そ
れらの比からデューティを測定している。
を測定する場合、オシロスコープによる波形観測によっ
て、ハイレベルとローレベルの時間と周期を測定し、そ
れらの比からデューティを測定している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のデューティ測定方法では、波形全体を観測
する必要があり、さらに観測した波形から周期、ハイレ
ベル時間もしくはローレベル時間を抽出しなければなら
ないため、時間がかかる。このため、短時間に出力パル
ス信号のデューティを検出し、フィードバックをかける
ことによりデューティを制御するような場合に対応する
ことができない。また、その測定をコンピュータ等によ
る計算によって自動的に処理しようとすると、構成が複
雑になってしまう。
ような従来のデューティ測定方法では、波形全体を観測
する必要があり、さらに観測した波形から周期、ハイレ
ベル時間もしくはローレベル時間を抽出しなければなら
ないため、時間がかかる。このため、短時間に出力パル
ス信号のデューティを検出し、フィードバックをかける
ことによりデューティを制御するような場合に対応する
ことができない。また、その測定をコンピュータ等によ
る計算によって自動的に処理しようとすると、構成が複
雑になってしまう。
【０００４】本発明は上記の課題を解決するためになさ
れたもので、簡単な回路構成で、短時間にしかも自動的
に測定可能なデューティ測定回路を提供することを目的
とする。
れたもので、簡単な回路構成で、短時間にしかも自動的
に測定可能なデューティ測定回路を提供することを目的
とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明は、周期的なパルス信号のデューティを測定す
るデューティ測定回路において、被測定パルス信号のハ
イレベルを抽出するハイレベル抽出回路と、被測定パル
ス信号のローレベルを抽出するローレベル抽出回路と、
被測定パルス信号の平均レベルを抽出する平均レベル抽
出回路と、抽出したハイレベルとローレベルとの中間レ
ベルを任意の比率で抽出する中間レベル抽出手段と、こ
の手段で抽出される中間レベルと前記平均レベル抽出回
路で抽出される平均レベルと比較出力するレベル比較手
段とを具備するように構成したものである。
に本発明は、周期的なパルス信号のデューティを測定す
るデューティ測定回路において、被測定パルス信号のハ
イレベルを抽出するハイレベル抽出回路と、被測定パル
ス信号のローレベルを抽出するローレベル抽出回路と、
被測定パルス信号の平均レベルを抽出する平均レベル抽
出回路と、抽出したハイレベルとローレベルとの中間レ
ベルを任意の比率で抽出する中間レベル抽出手段と、こ
の手段で抽出される中間レベルと前記平均レベル抽出回
路で抽出される平均レベルと比較出力するレベル比較手
段とを具備するように構成したものである。
【０００６】
【作用】上記構成によるデューティ測定回路は、被測定
パルス信号の平均レベルがハイレベルとローレベルの間
のどの位置にあるかが入力パルス信号のデューティ比と
なることに着目し、被測定パルス信号からハイレベル、
ローレベル、平均レベルをそれぞれ抽出した後、ハイレ
ベル及びローレベルの任意の比率の中間レベルを取り出
し、その中間レベルと平均レベルとをレベル比較するこ
とで、デューティ比を判別するようにしたものである。
パルス信号の平均レベルがハイレベルとローレベルの間
のどの位置にあるかが入力パルス信号のデューティ比と
なることに着目し、被測定パルス信号からハイレベル、
ローレベル、平均レベルをそれぞれ抽出した後、ハイレ
ベル及びローレベルの任意の比率の中間レベルを取り出
し、その中間レベルと平均レベルとをレベル比較するこ
とで、デューティ比を判別するようにしたものである。
【０００７】
【実施例】以下、図面を参照してこの発明の一実施例を
詳細に説明する。
詳細に説明する。
【０００８】図１は本発明によるデューティ測定回路の
構成を示すもので、入力端子１に供給される被測定パル
ス信号はハイレベル抽出回路２、ローレベル抽出回路
３、平均レベル抽出回路４に入力される。
構成を示すもので、入力端子１に供給される被測定パル
ス信号はハイレベル抽出回路２、ローレベル抽出回路
３、平均レベル抽出回路４に入力される。
【０００９】これらの回路２〜４はそれぞれ被測定パル
ス信号からハイレベル、ローレベル、平均レベルを抽出
するもので、ハイレベル抽出出力とローレベル抽出出力
は分割抵抗器５の両端に印加される。この分割抵抗器５
は、中間タップからその分割比に応じた中間レベルを出
力する。この中間レベルはコンパレータ６に入力され、
平均レベル抽出回路４で抽出された平均レベルと比較さ
れる。このコンパレータ６の出力はデューティ測定結果
として出力端子７から導出される。
ス信号からハイレベル、ローレベル、平均レベルを抽出
するもので、ハイレベル抽出出力とローレベル抽出出力
は分割抵抗器５の両端に印加される。この分割抵抗器５
は、中間タップからその分割比に応じた中間レベルを出
力する。この中間レベルはコンパレータ６に入力され、
平均レベル抽出回路４で抽出された平均レベルと比較さ
れる。このコンパレータ６の出力はデューティ測定結果
として出力端子７から導出される。
【００１０】平均レベル抽出回路４は、例えば図２に示
すように、抵抗素子（Ｒ１）１３及び容量素子（Ｃ１）
１４によるＲＣ型のローパスフィルタで構成される。
尚、図２において、１１はグランド端子、１２は入力端
子、１５は出力端子である。
すように、抵抗素子（Ｒ１）１３及び容量素子（Ｃ１）
１４によるＲＣ型のローパスフィルタで構成される。
尚、図２において、１１はグランド端子、１２は入力端
子、１５は出力端子である。
【００１１】上記ローパスフィルタは、抵抗素子１３の
インピーダンスＲ１と容量素子２４のキャパシタンスＣ
１から計算される時定数が入力パルス信号の周期に比べ
て十分に大きくなるように選定される。これにより、そ
の出力は入力パルス信号の平均レベルとなる。
インピーダンスＲ１と容量素子２４のキャパシタンスＣ
１から計算される時定数が入力パルス信号の周期に比べ
て十分に大きくなるように選定される。これにより、そ
の出力は入力パルス信号の平均レベルとなる。
【００１２】ハイレベル抽出回路２は、例えば図３に示
すように、整流抵抗素子２３及び容量素子２４によるＲ
Ｃ型のローパスフィルタで構成される。整流抵抗素子２
３は入力パルス信号の立上がり時に電流が入力端子２１
から容量素子２４に流れる向きに接続される。尚、図３
において、２１はグランド端子、、２５は出力端子であ
る。
すように、整流抵抗素子２３及び容量素子２４によるＲ
Ｃ型のローパスフィルタで構成される。整流抵抗素子２
３は入力パルス信号の立上がり時に電流が入力端子２１
から容量素子２４に流れる向きに接続される。尚、図３
において、２１はグランド端子、、２５は出力端子であ
る。
【００１３】上記ローパスフィルタは、入力パルス信号
のハイレベル時に流れる電流に対応する整流抵抗素子２
３のインピーダンスＲ２と容量素子２４のキャパシタン
スＣ２から計算される時定数が入力パルス信号の周期に
比べて十分に大きくなるように選定される。これによ
り、入力パルス信号のハイレベル時に整流抵抗素子２３
を介して電流が流れて容量素子２４に充電される。一
方、ローレベル時には整流抵抗素子２３の整流性により
ほとんど電流が流れないため、容量素子２４は放電しな
い。よって、数個のパルスが入力され、ハイレベル、ロ
ーレベルが何回か繰り返されると、容量素子２４がハイ
レベルまで充電され、その出力はハイレベルとして出力
されるようになる。
のハイレベル時に流れる電流に対応する整流抵抗素子２
３のインピーダンスＲ２と容量素子２４のキャパシタン
スＣ２から計算される時定数が入力パルス信号の周期に
比べて十分に大きくなるように選定される。これによ
り、入力パルス信号のハイレベル時に整流抵抗素子２３
を介して電流が流れて容量素子２４に充電される。一
方、ローレベル時には整流抵抗素子２３の整流性により
ほとんど電流が流れないため、容量素子２４は放電しな
い。よって、数個のパルスが入力され、ハイレベル、ロ
ーレベルが何回か繰り返されると、容量素子２４がハイ
レベルまで充電され、その出力はハイレベルとして出力
されるようになる。
【００１４】ローレベル抽出回路は、図３に示すハイレ
ベル抽出回路の整流抵抗素子２３の整流性を逆にするこ
とにより実現できる。よって、ここではその構成例の説
明は省略する。
ベル抽出回路の整流抵抗素子２３の整流性を逆にするこ
とにより実現できる。よって、ここではその構成例の説
明は省略する。
【００１５】上記構成において、以下にその動作を説明
する。
する。
【００１６】まず、周期的なパルス信号を入力すると、
平均レベル抽出回路４から入力パルスの平均された電圧
が出力される。この電圧はハイレベルの電圧とローレベ
ルの電圧のそれぞれの時間に対する加重平均となる。す
なわち、その平均レベルがハイレベルとローレベルの間
のどの位置にあるかが入力パルス信号のデューティ比と
なる。
平均レベル抽出回路４から入力パルスの平均された電圧
が出力される。この電圧はハイレベルの電圧とローレベ
ルの電圧のそれぞれの時間に対する加重平均となる。す
なわち、その平均レベルがハイレベルとローレベルの間
のどの位置にあるかが入力パルス信号のデューティ比と
なる。
【００１７】ここで、例えばデューティ比５０％である
かどうかを検出するためには分割抵抗器５の分割比を
１：１に選び、その出力（中間レベル）と平均レベルと
をコンパレータ６で比較することにより検出できる。他
のデューティ比を検出したい場合は分割抵抗５の分割比
をそれに合わせることにより可能となる。
かどうかを検出するためには分割抵抗器５の分割比を
１：１に選び、その出力（中間レベル）と平均レベルと
をコンパレータ６で比較することにより検出できる。他
のデューティ比を検出したい場合は分割抵抗５の分割比
をそれに合わせることにより可能となる。
【００１８】したがって、上記構成によるデューティ測
定回路は、抽出したハイレベルとローレベルから抵抗分
割により両者の中間レベルを検出し、その中間レベルと
入力パルスから抽出した平均レベルを比較することによ
ってデューティ比を測定することができる。
定回路は、抽出したハイレベルとローレベルから抵抗分
割により両者の中間レベルを検出し、その中間レベルと
入力パルスから抽出した平均レベルを比較することによ
ってデューティ比を測定することができる。
【００１９】このため、回路構成が簡単で、短時間にし
かも自動的に測定を行うことができ、自動制御系に組み
込むことができる。また、回路構成が簡単なことから、
ＩＣ化、モジュール化が容易にできるという利点もあ
る。
かも自動的に測定を行うことができ、自動制御系に組み
込むことができる。また、回路構成が簡単なことから、
ＩＣ化、モジュール化が容易にできるという利点もあ
る。
【００２０】尚、上記実施例ではコンパレータを一つと
したが、分割抵抗器に互い異なる分割比に相当する複数
の中間タップを設け、各中間タップの出力を複数個のコ
ンパレータを用いて同時に平均レベルと比較処理を行う
ことにより、より細かなデューティ比の検出を行うこと
ができる。
したが、分割抵抗器に互い異なる分割比に相当する複数
の中間タップを設け、各中間タップの出力を複数個のコ
ンパレータを用いて同時に平均レベルと比較処理を行う
ことにより、より細かなデューティ比の検出を行うこと
ができる。
【００２１】
【発明の効果】以上述べたように本発明によれば、簡単
な回路構成で、短時間にしかも自動的に測定可能なデュ
ーティ測定回路を提供することができる。
な回路構成で、短時間にしかも自動的に測定可能なデュ
ーティ測定回路を提供することができる。
【図１】本発明によるデューティ測定回路の一実施例の
構成を示すブロック回路図である。
構成を示すブロック回路図である。
【図２】上記実施例に用いられる平均レベル抽出回路の
具体的な構成を示す回路図である。
具体的な構成を示す回路図である。
【図３】上記実施例に用いられるハイレベル抽出回路の
具体的な構成を示す回路図である。
具体的な構成を示す回路図である。
１ 入力端子 ２ ハイレベル抽出回路 ３ ローレベル抽出回路 ４ 平均レベル抽出回路 ５ 分割抵抗器 ６ コンパレータ ７ 出力端子 １１ グランド端子 １２ 入力端子 １３ 抵抗素子（Ｒ１） １４ 容量素子（１Ｃ） １５ 出力端子 ２１ グランド端子 ２２ 入力端子 ２３ 整流抵抗素子（Ｒ２） ２４ 容量素子（Ｃ２） ２５ 出力端子
Claims (3)
- 【請求項１】 周期的なパルス信号のデューティを測定
するデューティ測定回路において、 被測定パルス信号のハイレベルを抽出するハイレベル抽
出回路と、 被測定パルス信号のローレベルを抽出するローレベル抽
出回路と、 被測定パルス信号の平均レベルを抽出する平均レベル抽
出回路と、 抽出したハイレベルとローレベルとの中間レベルを任意
の比率で抽出する中間レベル抽出手段と、 この手段で抽出される中間レベルと前記平均レベル抽出
回路で抽出される平均レベルと比較出力するレベル比較
手段とを具備するデューティ測定回路。 - 【請求項２】 請求項１において、前記中間レベル抽出
手段は、中間タップを有する分割抵抗器を用い、その両
端に前記ハイレベル抽出回路の出力と前記ローレベル抽
出回路の出力を印加し、前記中間タップから中間レベル
を取り出すようにしたことを特徴とするデューティ測定
回路。 - 【請求項３】 請求項２において、前記分割抵抗器は、
互いに異なる位置から中間レベルを取り出す複数の中間
タップを備え、前記レベル比較手段は、前記複数の中間
タップから取り出される各中間レベルを前記平均レベル
と比較出力するようにしたことを特徴とするデューティ
測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6760295A JPH08262081A (ja) | 1995-03-27 | 1995-03-27 | デューティ測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6760295A JPH08262081A (ja) | 1995-03-27 | 1995-03-27 | デューティ測定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08262081A true JPH08262081A (ja) | 1996-10-11 |
Family
ID=13349644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6760295A Pending JPH08262081A (ja) | 1995-03-27 | 1995-03-27 | デューティ測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08262081A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007121289A (ja) * | 2005-10-27 | 2007-05-17 | Internatl Business Mach Corp <Ibm> | デューティー・サイクル測定装置、オンチップ・システム及び方法（デューティー・サイクル測定装置及び方法） |
-
1995
- 1995-03-27 JP JP6760295A patent/JPH08262081A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007121289A (ja) * | 2005-10-27 | 2007-05-17 | Internatl Business Mach Corp <Ibm> | デューティー・サイクル測定装置、オンチップ・システム及び方法（デューティー・サイクル測定装置及び方法） |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8412961B2 (en) | Circuit and method for detecting a legacy powered device in a power over Ethernet system | |
| JP5292295B2 (ja) | 測定機能自動選択のデジタル・マルチメーター | |
| US4710704A (en) | IC test equipment | |
| GB2151377A (en) | Load voltage control switching circuits | |
| US7362104B2 (en) | Current measurement device and test device | |
| US7737730B2 (en) | Method of detecting the frequency of an input clock signal of an integrated circuit and integrated circuit | |
| US5498985A (en) | Dual comparator trigger circuit for glitch capture | |
| CN1041457A (zh) | 测量电容的仪器和方法 | |
| EP0156811A1 (en) | DEVICE AND METHOD FOR DETERMINING THE VALUE OF A CAPACITY. | |
| KR101063123B1 (ko) | 전원 장치, 시험 장치 및 전원 전압 안정화 장치 | |
| US6922071B2 (en) | Setting multiple chip parameters using one IC terminal | |
| US4862069A (en) | Method of in-circuit testing | |
| JPH05215791A (ja) | 電圧低下検出回路 | |
| SK135797A3 (en) | Method and circuit for measuring resistance | |
| JPH08262081A (ja) | デューティ測定回路 | |
| CN112180265A (zh) | 电池测试仪 | |
| US10725118B2 (en) | Floating input detection | |
| JP2723688B2 (ja) | 半導体集積回路の周波数特性測定装置 | |
| US20200408814A1 (en) | Voltage detecting circuit for voltage measurement apparatus for use in assembled battery system | |
| JP7334606B2 (ja) | 浮遊容量の変化検出回路と浮遊容量の変化検出回路を用いた静電容量式タッチパネル | |
| RU2121151C1 (ru) | Способ контроля параметров конденсаторов, катушек индуктивностей и резисторов | |
| JP3251818B2 (ja) | 加入者線の断線有無検出方法およびその装置 | |
| JPH0476464A (ja) | 多点電圧監視回路 | |
| JPH03273180A (ja) | 電池容量検出装置 | |
| JPS5936841A (ja) | 入力情報読取り方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040217 Free format text: JAPANESE INTERMEDIATE CODE: A02 |