JPH11285238A - 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置 - Google Patents

絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置

Info

Publication number
JPH11285238A
JPH11285238A JP10085435A JP8543598A JPH11285238A JP H11285238 A JPH11285238 A JP H11285238A JP 10085435 A JP10085435 A JP 10085435A JP 8543598 A JP8543598 A JP 8543598A JP H11285238 A JPH11285238 A JP H11285238A
Authority
JP
Japan
Prior art keywords
gate
voltage source
semiconductor device
drive circuit
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10085435A
Other languages
English (en)
Other versions
JP3447949B2 (ja
Inventor
Kosaku Ichikawa
耕作 市川
Shinji Sato
伸二 佐藤
Takeo Koyama
建夫 小山
Hitotsugu Matsumura
仁嗣 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP08543598A priority Critical patent/JP3447949B2/ja
Priority to US09/266,774 priority patent/US6285235B1/en
Priority to AU21372/99A priority patent/AU726077B2/en
Priority to CA002267544A priority patent/CA2267544C/en
Priority to CN99104531A priority patent/CN1097337C/zh
Publication of JPH11285238A publication Critical patent/JPH11285238A/ja
Application granted granted Critical
Publication of JP3447949B2 publication Critical patent/JP3447949B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches

Abstract

(57)【要約】 【課題】ゲート抵抗の抵抗値を小さくすることなく、ゲ
一卜信号を入れてからターンオフまでの時間を短縮する
ことが可能なゲート駆動回路を得る。 【解決手段】半導体素子１のゲート端子にゲート抵抗４
を介してターンオン信号を供給するための第１の直流電
圧源２Ａおよび第１のスイッチ３Ａ、並びに、該ゲート
端子に前記ゲート抵抗４を介してターンオフ信号を供給
するための第２の直流電圧源２Ｂおよび第２のスイッチ
３Ｂを備えた絶縁ゲート型半導体素子のゲート駆動回路
において、３Ｂと４の間に、ダイオード５とコンデンサ
６を並列に接続した回路を直列に接続し、該コンデンサ
６に、１のターンオフに必要なゲート電荷よりも少ない
電荷を充電するための第３の直流電圧源２Ｃを具備した
もの。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＧＢＴ（絶縁ゲ
ートバイポーラトランジスタ）などの絶縁ゲート型半導
体素子を駆動するゲート駆動回路及び電力変換装置に関
する。
【０００２】
【従来の技術】電力用半導体素子（以下電力用素子と称
する）は、モータ駆動用インバータ、無停電電源装置、
周波数変換装置などの電力変換装置の主スイッチング素
子として使われている。電力用素子の中でもＩＧＢＴ
は、大電流、絶縁ゲートという利点があるため、産業用
などに広く使われている。
【０００３】図２５は、ＩＧＢＴのゲート駆動回路を示
したものである。同図において、１はＩＧＢＴ等の半導
体素子であり、これはコレクタ端子Ｃ、エミッタ端子
Ｅ、ゲート端子Ｇを備え、端子Ｇ，Ｅには次に述べるゲ
ート駆動回路１００（一点鎖線で囲まれた部分回路）が
接続されている。ゲート駆動回路１００は、直流電圧源
（第１の直流電圧源）２Ａ，直流電圧源（第２の直流電
圧源）２Ｂ、スイッチ３Ａ（第１のスイッチ：正極性電
圧印加用スイッチ），３Ｂ（第２のスイッチ：負極性電
圧印加用スイッチ）、ゲート抵抗４からなり、半導体素
子１の端子Ｇと端子Ｅの間に、ゲート抵抗４、スイッチ
３Ａ、直流電圧源２Ａからなる直列回路が接続され、ま
た半導体素子１の端子Ｅと端子Ｅと直流電圧源２Ａの負
極の接続点と、スイッチ３Ａとゲート抵抗４の接続点間
に、直流電圧源２Ｂとスイッチ３Ｂの直列回路が接続さ
れ、さらに半導体素子１の端子Ｃ、端子Ｅは図示しない
電力変換装置の主回路に接続される。
【０００４】半導体素子１は、端子Ｇ−Ｅ間に正極性電
圧を印加すると導通状態になり、負極性電圧を印加する
と阻止状態になる。図２５およびこの動作は、コロナ社
発行パワーデバイス・パワ−ＩＣハンドブック（電気学
会構成の高機能パワーデバイス・パワーＩＣ調査専門委
員会編）の１３．３．２節（１）ゲートドライブ回路の
図１３、図１４に記載されている。
【０００５】図２６に、図２５の半導体素子１のターン
オフ時の動作波形を示す。スイッチ３Ｂをオン（閉路）
して、ゲート駆動電圧Ｖｇに負極性電圧を印加する。す
ると、過渡的に、ゲート電圧Ｖｇｅはミラー電圧と呼ば
れる電圧で保持されるため、この期間でゲート電流Ｉｇ
は、ほぼ一定となる。ゲート電荷（ゲート電流Ｉｇの積
分）が一定の値に達すると、素子電流Ｉｃが減少し、半
導体素子１がターンオフする。
【０００６】
【発明が解決しようとする課題】図２６に示すように、
スイッチ３Ｂをオンしてから半導体素子１がターンオフ
するまで遅れ時間がある。これは、半導体素子１のター
ンオフ過程において、ゲート端子Ｇとエミッタ端子Ｅ間
のストレイキャパシタンスの充電電荷を引き抜き完了ま
での間、ゲート端子Ｇとエミッタ端子Ｅ間の電圧は素子
固有のミラー効果によるミラー電圧が所定時間（ミラー
時間）が発生するからである。この遅れ時間は制御性を
悪くする。この遅れ時間を小さくする手段として、ゲー
ト抵抗４の抵抗値を小さくしてゲート電流を大きくする
方法がある。
【０００７】しかし、ゲート抵抗４はスイッチング損失
などに影響を与えるため、簡単に変更できない。さら
に、半導体素子１を直列に接続しているとき、前述の遅
れ時間がばらついていると、半導体素子１にかかる電圧
のバランスが悪くなり、特定のＩＧＢＴにのみ、電圧が
集中することになる。このことは並列接続においても同
様である。
【０００８】そこで、本発明の第１の目的は、ゲート抵
抗の抵抗値を小さくすることなく、ゲ一卜信号を入れて
からターンオフまでの時間を短縮することが可能であ
り、また、本発明の第２の目的は、サージ電圧の発生を
抑制できる絶縁ゲート型半導体素子のゲート駆動回路を
提供することにあり、本発明の第３の目的は、複数の絶
縁ゲート型半導体素子を同時に動作させることができる
電力変換装置を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を実現するた
め、請求項１に対応する発明は、コレクタ端子とエミッ
タ端子とゲート端子を有した絶縁ゲート型半導体素子を
備え、該ゲート端子にゲート抵抗を介してターンオン信
号を供給するための第１の直流電圧源および第１のスイ
ッチ、並びに、該ゲート端子に前記ゲート抵抗を介して
ターンオフ信号を供給するための第２の直流電圧源およ
び第２のスイッチを備えた絶縁ゲート型半導体素子のゲ
ート駆動回路において、前記第２のスイッチに対して、
ダイオードとコンデンサを並列に接続した回路を直列に
接続し、該コンデンサに、前記絶縁ゲー卜型半導体素子
のターンオフに必要なゲート電荷よりも少ない電荷を充
電するための第３の直流電圧源を具備した絶縁ゲート型
半導体素子のゲート駆動回路である。
【００１０】請求項１に対応する発明によれば、絶縁ゲ
ート型半導体素子のタ一ンオフ時に、コンデンサに蓄え
られた電荷分だけ前記半導体素子のゲー卜に大きな電流
を流す。コンデンサに蓄えられた電荷は、前記半導体素
子がタ一ンオフする前に消滅するため、ターンオフ損失
には影響しない。つまり、ターンオフ信号から、実際に
前記半導体素子がターンオフするまでの遅れ時間を短縮
できる。これにより、制御性か向上する。
【００１１】前記目的を実現するため、請求項２に対応
する発明は、前記第３の直流電圧源は、前記第２の直流
電圧電源で代用することを特徴とする請求項１記載の絶
縁ゲー卜型半導体素子のゲート駆動回路である。
【００１２】請求項２に対応する発明によれば、電源の
数を増やすことなく、コンデンサに電荷を充電し、請求
項１と同様の作用効果が得られる。前記目的を実現する
ため、請求項３に対応する発明は、前記第３の直流電圧
源は、可変電圧源とすることを特徴とする請求項１記載
の絶縁ゲート型半導体素子のゲート駆動回路である。
【００１３】請求項３に対応する発明によれば、コンデ
ンサに充電する電荷の大きさを可変電圧源の電圧によっ
て制御でき、請求項１と同様に、ターンオフまでの遅れ
時間を短縮し、さらに、該遅れ時間を可変電圧源の電圧
によって可変にできる。
【００１４】前記目的を実現するため、請求項４に対応
する発明は、前記コンデンサと前記第３の直流電圧源の
間に、該コンデンサの充電時間を制御する抵抗を設け、
該コンデンサに蓄える電荷の大きさを制御可能に構成し
たことを特徴とする請求項１記載の絶縁ゲート型半導体
素子のゲート駆動回路である。
【００１５】請求項４に対応する発明によれば、固定電
圧の電圧源でありながら、請求項３と同様に、前記コン
デンサに充電する電荷の大きさを制御でき、請求項３と
同様の効果が得られる。
【００１６】前記目的を実現するため、請求項５に対応
する発明は、前記コンデンサを、前記第１または第２の
直流電圧源からのエネルギーを用いて充電することを特
徴とする請求項１記載の絶縁ゲート型半導体素子のゲー
ト駆動回路である。
【００１７】請求項５に対応する発明によれば、請求項
２と同様に電源を増やす必要が無く、さらに、チョッパ
回路のＰＷＭ制御により、コンデンサの充電電荷を制御
することにより、請求項３および請求項４と同様に、遅
れ時間を調整できる。
【００１８】前記目的を実現するため、請求項６に対応
する発明は、コレクタ端子とエミッタ端子とゲート端子
を有した絶縁ゲート型半導体素子を複数個接続し、主回
路を構成した電力変換装置において、前記半導体素子毎
に設けられ、該半導体素子に流れる電流を検出する電流
検出器と、前記半導体素子毎に設けられ、該半導体素子
のゲート端子にゲート信号を供給するゲート駆動回路
と、前記電流検出器で検出される検出信号を入力し、前
記ゲート駆動回路に制御信号を出力する設定器とを具備
し、前記設定器は前記電流検出器より前記各半導体素子
のターンオフタイミングを検出し、該タイミングが遅い
前記半導体素子に対応する前記ゲート駆動回路に対して
該ゲート駆動回路の充電電荷を増やすように設定するよ
うにしたことを特徴とする電力変換装置である。
【００１９】請求項６に対応する発明によれば、絶縁ゲ
ート型半導体素子の動作時間にばらつきが発生しても、
ゲート動作駆動回路が遅れ時間を調整することにより各
絶縁ゲート型半導体素子の動作タイミングを一致させ
る。これにより、特定の絶縁ゲート型半導体素子に負担
が集中することを避ける。
【００２０】前記目的を実現するため、請求項７に対応
する発明は、コレクタ端子とエミッタ端子とゲート端子
を有した絶縁ゲート型半導体素子を備え、該ゲート端子
にゲート抵抗を介してターンオン信号を供給するための
第１の直流電圧源および第１のスイッチ、並びに、該ゲ
ート端子に前記ゲート抵抗を介してターンオフ信号を供
給するための直流電圧源およびスイッチを備えた絶縁ゲ
ート型半導体素子のゲート駆動回路において、前記第２
の直流電圧源から流れるオフゲート電流は、前記第１の
直流電圧源から流れるオンゲート電流に比べて大きくな
るようにしたゲート駆動回路を構成した絶縁ゲート型半
導体素子のゲート駆動回路である。
【００２１】請求項７に対応する発明によれば、絶縁ゲ
ート型半導体素子として良好なスイッチング特性が得ら
れる。前記目的を実現するため、請求項８に対応する発
明は、コレクタ端子とエミッタ端子とゲート端子を有し
た絶縁ゲート型半導体素子を備え、該ゲート端子にゲー
ト抵抗を介してターンオン信号を供給するための第１の
直流電圧源および第１のスイッチ、並びに、該ゲート端
子に前記ゲート抵抗を介してターンオフ信号を供給する
ための直流電圧源およびスイッチを備えた絶縁ゲート型
半導体素子のゲート駆動回路において、前記第２の直流
電圧源の電圧の絶対値は、前記第１の半導体素子を直流
電圧源の電圧の絶対値より大きく構成したことを特徴と
する絶縁ゲート型半導体素子のゲート駆動回路である。
【００２２】前記目的を実現するため、請求項９に対応
する発明は、コレクタ端子とエミッタ端子とゲート端子
を有した絶縁ゲート型半導体素子を備え、該ゲート端子
にゲート抵抗を介してターンオン信号を供給するための
第１の直流電圧源および第１のスイッチ、並びに、該ゲ
ート端子に前記ゲート抵抗を介してターンオフ信号を供
給するための直流電圧源およびスイッチを備えた絶縁ゲ
ート型半導体素子のゲート駆動回路において、前記ゲー
ト抵抗に対して、前記半導体素子のオフゲート電流を流
す向きにダイオードを並列に接続したことを特徴とする
絶縁ゲート型半導体素子のゲート駆動回路である。
【００２３】前記目的を実現するため、請求項１０に対
応する発明は、前記ダイオードに、コンデンサと抵抗の
並列回路を、直列接続したことを特徴とする請求項９に
記載の絶縁ゲート型半導体素子のゲート駆動回路であ
る。
【００２４】請求項８〜請求項１０のいずれかに対応す
る発明によれば、ゲート抵抗の抵抗値を小さくすること
なく、ゲ一卜信号を入れてからターンオフまでの時間を
短縮することが可能である。また、請求項１０に対応す
る発明によれば、万一、絶縁ゲート型半導体素子が破損
して短絡状態になっても、コンデンサと抵抗の並列回路
があるので、スイッチング素子が壊れることはない。
【００２５】前記目的を実現するため、請求項１１に対
応する発明は、コレクタ端子とエミッタ端子とゲート端
子を有した絶縁ゲート型半導体素子を備え、該ゲート端
子にゲート抵抗を介してターンオン信号を供給するため
の第１の直流電圧源および第１のスイッチ、並びに、該
ゲート端子に前記ゲート抵抗を介してターンオフ信号を
供給するための直流電圧源およびスイッチを備えた絶縁
ゲート型半導体素子のゲート駆動回路において、前記半
導体素子のオンゲート電流は前記ゲート抵抗を介して流
し、前記半導体素子のオフゲート電流は前記第２のスイ
ッチの閉路動作により前記第２の直流電圧源から前記半
導体素子のゲート端子に前記ゲート抵抗を介さず電流を
流すように構成したことを特徴とする絶縁ゲート型半導
体素子のゲート駆動回路である。
【００２６】請求項１１に対応する発明によれば、立上
がりの速いオフゲート電流が絶縁ゲート型半導体素子に
流れる。前記目的を実現するため、請求項１２に対応す
る発明は、コレクタ端子とエミッタ端子とゲート端子を
有した絶縁ゲート型半導体素子を備え、該ゲート端子に
ゲート抵抗を介してターンオン信号を供給するための第
１の直流電圧源および第１のスイッチ、並びに、該ゲー
ト端子に前記ゲート抵抗を介してターンオフ信号を供給
するための直流電圧源およびスイッチを備えた絶縁ゲー
ト型半導体素子のゲート駆動回路において、前記半導体
素子のゲート端子とエミッタ端子の間に、抵抗と第３の
スイッチの直列回路を接続し、前記半導体素子をオンさ
せる時に同期して前記スイッチをオンさせ、前記半導体
素子をオフさせるときは、前記スイッチをオフさせるよ
うに構成したことを特徴とする絶縁ゲート型半導体素子
のゲート駆動回路である。
【００２７】請求項１２に対応する発明によれば、立上
がりの速いオフゲート電流が絶縁ゲート型半導体素子に
流れる。前記目的を実現するため、請求項１３に対応す
る発明は、前記半導体素子に流れる過電流を検出して該
過電流を前記半導体素子が遮断する際には、前記半導体
素子のオフゲート信号と前記過電流信号が共に存在した
とき、前記第３のスイッチを閉路動作させ、負バイアス
電圧を下げてソフトスイッチングさせてサージ電圧の発
生を抑制するようにしたことを特徴とする請求項１２記
載の絶縁ゲート型半導体素子のゲート駆動回路である。
【００２８】前記目的を実現するため、請求項１４に対
応する発明は、前記半導体素子のｄＶ／ｄｔが所定値を
超えたとき、該ｄＶ／ｄｔと前記半導体素子のオフゲー
ト信号が共に存在したとき、前記第３のスイッチを閉路
動作させ、負バイアス電圧を下げてソフトスイッチング
させてサージ電圧の発生を抑制するようにしたことを特
徴とする請求項１２記載の絶縁ゲート型半導体素子のゲ
ート駆動回路である。請求項１３または請求項１４に対
応する発明によれば、サージ電圧の発生を抑制すること
ができる。
【００２９】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。 ＜第１の実施形態（請求項１に対応）＞図１は本発明の
第１の実施形態を説明するための回路図であり、図２５
と異なる点は、ダイオード５と、コンデンサ６と、第３
のスイッチ３Ｃと、第３の直流電圧源２Ｃを以下のよう
に追加したものである。
【００３０】すなわち、第２のスイッチ２Ｂとゲート抵
抗４の間に、ダイオード５とコンデンサ６を並列に接続
した回路を直列に接続し、第１のスイッチ３Ａと第１の
直流電圧源２Ａの接続点と、コンデンサ６とダイオード
５の接続点間に、半導体素子１のターンオフに必要なゲ
ート電荷よりも少ない電荷を充電するための第３の直流
電圧源２Ｃとスイッチ３Ｃの直列回路を接続したもので
ある。図中、一点鎖線て囲まれた回路は、ゲート駆動回
路１０１を示している。
【００３１】以下このように構成された第１の実施形態
の作用効果について、図２を参照して説明する。スイッ
チ３Ａおよびスイッチ３Ｂの動作は、図２５（従来の技
術）と同様である。スイッチ３Ｃはスイッチ３Ａと同じ
タイミングで、オン／オフする。つまり、スイッチ３
Ａ、スイッチ３Ｃがオンしている状態では、コンデンサ
６に対して、直流電源２Ｃの電圧で充電される。半導体
素子１のターンオフ時、つまり、スイッチ３Ａをオフ
し、スイッチ３Ｂをオンすると、駆動電圧Ｖｇには直流
電源２Ｂの電圧とコンデンサ６の電圧の和が印加され
る。コンデンサ６の電荷が０になると、ダイオード５が
導通状態となり、駆動電圧Ｖｇは直流電源２Ｂの電圧に
なる。
【００３２】図２に示すように、過渡的にゲート電流Ｉ
ｇが多く流れることから、図２６に示す遅れ時間（図２
では遅れと記載されている）を短縮できる。また、半導
体素子１のターンオフ時（素子電流ＩＣが減少すると
き）には、コンデンサ６の電荷は消滅しているため、タ
ーンオフに対して、コンデンサ６を接続した影響は無
い。
【００３３】＜第２の実施形態＞図３は、第２の実施形
態を説明するための回路図であり、図１と異なる点は、
直流電圧源２Ｂとスイッチ３Ｂとコンデンサ６の接続位
置を変更したものである。すなわち、図１では、直流電
圧源２Ｂより、スイッチ３Ｂ、コンデンサ６の順で接続
したが、ここでは図３の様にスイッチ３Ｂとコンデンサ
６を逆に接続し、スイッチ３Ｃに直列に接続されている
直流電圧源２Ｃの正極側端子を、直流電圧源２Ｂの負極
側端子に接続したものである。
【００３４】このように構成された第２の実施形態も、
第１の実施形態と同様の作用効果が得られる。これはス
イッチ３Ｃの動作も含め、作用は図１と同じため説明は
省略する。
【００３５】＜第３の実施形態（請求項２に対応）＞図
４は第３の実施形態を説明するための回路図であり、図
１と異なる点は、直流電圧源２Ｃを取り除き、かつこれ
を第２の直流電圧源２Ｂで代用し、また新たに第４のス
イッチ３Ｄを追加したものである。具体的には、ダイオ
ード５の陰極とコンデンサ６の接続点間に、スイッチ３
Ｄを接続し、スイッチ３Ｃの一端をコンデンサ６とスイ
ッチ３Ｄの接続点に接続し、スイッチ３Ｃの他端を直流
電圧源２Ａ，２Ｂの接続点に接続したものである。これ
以外の構成は、図１と同一である。
【００３６】この場合の作用効果は以下のようになる。
スイッチ３Ａおよびスイッチ３Ｂの動作は、図２５（従
来の技術）と同様である。スイッチ３Ｂがオンしている
任意のタイミングで、スイッチ３Ｃをオン、スイッチ３
Ｄをオフする。これにより、コンデンサ６は、直流電源
２Ｂの電圧で充電される。そのほかの作用は、第１の実
施形態と同様であり、また効果が第１の実施形態とほぼ
同じで、直流電圧源２Ｃを取り除いたので、その分直流
電圧源の数を少なくできる。
【００３７】＜第４の実施形態（請求項３に対応）＞図
５は第４の実施形態を説明するための回路図であり、図
１の直流電圧源３Ｃの代りに可変直流電圧源７を設けた
点のみが異なる。
【００３８】この場合のスイッチ３Ａ〜３Ｃの動作は第
１の実施形態と同様である。可変直流電圧源７を備えて
いるので、コンデンサ６に蓄えられる電荷を任意に調整
できる。これにより、第１の実施形態と同様の効果が得
られるばかりでなく、さらに図２で示した遅れ時間を調
整できるようになる。
【００３９】＜第５の実施形態（請求項３に対応）＞図
６は第５の実施形態を説明するための回路図であり、図
５と異なる点は直流電圧源２Ｂ、スイッチ３Ｂ、コンデ
ンサ６の接続位置を次のように変更したものである。図
５では、直流電圧源２Ｂより、スイッチ３Ｂ、コンデン
サ６の順で接続したが、図６の様にスイッチ３Ｂとコン
デンサ６を逆に接続し、可変直流電圧源７の陽極側端子
を、直流電圧源２Ｂの陰極側端子に接続したものであ
る。
【００４０】この場合の作用効果は、第４の実施形態と
同様で、スイッチ３Ｃの動作も含め、同様であるので、
その説明は省略する。 ＜第６の実施形態（請求項４に対応）＞図７は第６の実
施形態を説明するための回路図であり、図１の実施形態
に新たに、コンデンサ６の充電時間を制御する抵抗８
を、スイッチ３Ｃとダイオード５、コンデンサ６の接続
点に挿入したものであり、これ以外の構成は図１と同一
である。
【００４１】この場合の作用効果は次のようになる。す
なわち、スイッチ３Ａがオンしているタイミングでスイ
ッチ３Ｃをオンすると、抵抗８を介してコンデンサ６が
充電される。スイッチ３Ｃを任意のタイミングでオフす
ることにより、コンデンサ６に充電される電荷を調整す
る。そのほかの作用は、図５及び図６と同様である。
【００４２】＜第７の実施形態（請求項４に対応）＞図
８は第７の実施形態を説明するための回路図であり、図
７の直流電圧源２Ｂ、スイッチ３Ｂ、コンデンサ６の接
続位置を以下のように変更した点のみが、図７とは異な
る。
【００４３】すなわち、図７では、直流電圧源２Ｂよ
り、スイッチ３Ｂ、コンデンサ６の順で接続したが、図
８の様にスイッチ３Ｂとコンデンサ６を逆に接続し、直
流電圧源２Ｃの陽極側端子を直流電圧源２Ｂの陰極側端
子に接続したものである。この場合、スイッチ３Ｃの動
作も含め、作用効果は図７と同じであるため説明は省略
する。
【００４４】＜第８の実施形態（請求項５に対応）＞図
９は第８の実施形態を説明するための回路図であり、図
４と異なる点は、直流電圧源２Ｃを取り除き、新たにリ
アクトル９と、ダイオード１０を以下のように追加した
ものである。すなわち、コンデンサ６とダイオード５の
陰極との接続点と、スイッチ３Ｃの接続点にダイオード
１０を図のような極性に挿入すると共に、ダイオード１
０とスイッチ３Ｃの接続点に、リアクトル９の一端を接
続し、リアクトル９の他端を直流電圧源２Ａの陽極側端
子に接続したものである。
【００４５】このように構成することにより、直流電圧
源２Ａよりリアクトル９に対してエネルギが蓄えられ
る。リアクトル９に蓄えられるエネルギは、スイッチ３
Ｃのパルス幅に依存する。このようなことから、リアク
トル９とスイッチ３Ｃにより、チョッパ回路を構成して
いると扱える。
【００４６】その後、スイッチ３Ｃをオフすると、リア
クトル９のエネルギはダイオード１０を介してコンデン
サ６に移る。コンデンサ６に蓄えられる電荷は、リアク
トル９のエネルギに依存するため、スイッチ３Ｃのパル
ス幅またはパルス数を変化させることにより、コンデン
サ６に蓄えられる電荷を調整できる。そのほかの作用
は、図４の実施形態と同様である。
【００４７】＜第９の実施形態（請求項５に対応）＞図
１０は第９の実施形態を説明するための回路図であり、
図１と異なる点は、直流電圧源２Ｃを取り除き、新たに
リアクトル９と、ダイオード１０を以下のように追加し
たものである。すなわち、ダイオード５の陰極とコンデ
ンサ６の接続点と、スイッチ３Ｃの接続点間に、ダイオ
ード１０を図のような極性に接続し、スイッチ３Ｃの他
端を直流電圧源２Ｂの陰極とスイッチ３Ｂの接続点間に
接続し、またリアクトル９の一端をダイオード１０とス
イッチ３Ｃの接続点に接続し、リアクトル９の他端を直
流電圧源２Ａ，２Ｂの接続点に接続したものである。
【００４８】このような構成のものにおいて、スイッチ
３Ｃをオンすると直流電圧源２Ｂよりリアクトル９に対
してエネルギが蓄えられる。リアクトル９に蓄えられる
エネルギは、スイッチ３Ｃのパルス幅に依存する。その
後、スイッチ３Ｃをオフすると、リアクトル９のエネル
ギはダイオード１０を介してコンデンサ６に移る。コン
デンサ６に蓄えられる電荷は、リアクトル９のエネルギ
に依存するため、スイッチ３Ｃのパルス幅またはパルス
数を変化させることにより、コンデンサ６に蓄えられる
電荷を調整できる。そのほかの作用は、図４の実施形態
と同様である。
【００４９】＜第１０の実施形態（請求項５に対応）＞
図１１は第１０の実施形態を説明するための回路図であ
り、図１０と異なる点は、直流電圧源２Ｂ、スイッチ３
Ｂ、コンデンサ６の接続位置を以下のようにした点であ
る。
【００５０】すなわち、図１０では、直流電圧源２Ｂよ
り、スイッチ３Ｂ、コンデンサ６の順で接続したが、図
１１の様にスイッチ３Ｂとコンデンサ６を逆に接続して
も同様の効果が得られる。スイッチ３Ｃの動作も含め、
作用は図１０と同じため説明は省略する。
【００５１】＜第１の実施形態（請求項６に対応）＞図
１２は本発明による電力変換装置の第１の実施形態を説
明するための回路図であり、絶縁ゲート型半導体素子１
を複数個並列に接続し、これを直流制御母線（正極性）
Ｐ、直流制御母線（負極性）Ｎに接続した電力変換装置
の例である。図１２において、１１は半導体素子１毎に
設けられ半導体素子１に流れる電流を検出する複数の電
流検出器、１０１は半導体素子１毎に設けられ半導体素
子１のゲート端子Ｇにゲート信号を供給する複数のゲー
ト駆動回路、１０２は各電流検出器１１で検出した検出
信号をそれぞれ入力し、各ゲート駆動回路１０１に対し
て次に述べるような制御信号を出力する設定器である。
【００５２】ここで、各ゲート駆動回路１０１は、いず
れも図５〜図１１に示す実施形態のゲート駆動回路のい
ずれかと同一構成のものを使用する。設定器１０２は、
電流検出器１１より、各半導体素子１のターンオフ（電
流が減少する）タイミングを検出し、該タイミングが遅
い半導体素子に対応するゲート駆動回路１０１に対し
て、ゲート駆動回路１０１内の図示しないコンデンサ６
の充電電荷を増やすように設定する。同様に、タイミン
グが速い半導体素子に対しては、コンデンサ６の充電電
荷を減らすように設定する。この様に、遅い半導体素子
に対して、遅れ時間を短くすることにより、各半導体素
子を同時にターンオフさせることができる。これによ
り、特定の半導体素子に負担が集中することを防止でき
る。
【００５３】＜第２の実施形態（請求項６に対応）＞図
１３は本発明による電力変換装置の第２の実施形態を説
明するための回路図であり、絶縁ゲート型半導体素子１
を複数個直列に接続し、これを直流制御母線（正極性）
Ｐ、直流制御母線（負極性）Ｎに接続した電力変換装置
の例である。同図に於いて、１２は各半導体素子１に印
加される電圧を検出する複数の電圧検出器であり、これ
以外の構成は、図１２と同一であるので、同一部分には
同一符号を付してその説明を省略する。
【００５４】このように構成された実施形態の作用は以
下のようになる。設定器１０２は、電圧検出器１２よ
り、各半導体素子１の電圧が上昇するタイミングを検出
し、該タイミングが遅い半導体素子に対応するゲート駆
動回路１０１に対して、ゲート駆動回路１０１内の図示
しないコンデンサ６の充電電荷を増やすように設定す
る。同様に、タイミングが速い半導体素子に対しては、
コンデンサ６の充電電荷を減らすように設定する。この
様に、遅い半導体素子に対して、遅れ時間を短くするこ
とにより、各半導体素子１を同時にターンオフさせるこ
とができる。これにより、特定の半導体素子に負担が集
中することが防止できる。
【００５５】＜第１１の実施形態（請求項７または請求
項８に対応）＞図１４は第１１の実施形態を説明するた
めの回路図であり、これは概略第２の直流電圧源２Ｂか
ら流れるオフゲート電流は、第１の直流電圧源２Ａから
流れるオンゲート電流に比べて大きくなるようにしたゲ
ート駆動回路である。
【００５６】ゲート駆動回路の具体的構成は、図１５の
波形図に示すように第２の直流電圧源２Ｂの電圧（例え
ば３０Ｖ）の絶対値は、第１の直流電圧源２Ａの電圧
（例えば１５Ｖ）の絶対値より大きく構成したものであ
る。この場合、半導体素子１のゲート端子Ｇに接続され
たゲート抵抗４に、スイッチ例えばｎｐｎトランジスタ
３Ａとｐｎｐトランジスタ３Ｂを図のように、直列接続
（トーテンポール接続）し、トランジスタ３Ａ，３Ｂに
直列に、第１，第２の直流電圧源２Ａ，２Ｂを接続し、
直流電圧源２Ａと２Ｂの接続点と半導体素子１のエミッ
タ端子Ｅを接続し、またトランジスタ３Ａ，３Ｂのベー
スにベース抵抗１３を接続したものである。
【００５７】このような構成のものにおいて、ベース抵
抗１３に正のバイアス電流が供給されると、トランジス
タ３Ａがオンし、半導体素子１がターンオンし、またベ
ース抵抗１３に負のバイアス電流が供給されると、トラ
ンジスタ３Ｂがオンし、半導体素子１がターンオフす
る。半導体素子１のゲート端子Ｇとエミッタ端子Ｅの間
には、ストレイキャパシタンス１４が存在している。
【００５８】このように、直流電圧源２Ｂ，２Ａを構成
することにより、ターンオフ時のゲート電流Ｉｇは、図
１５のようにターンオン時のゲート電流Ｉｇに比べて大
きくなるので、絶縁ゲート型半導体素子１として良好な
スイッチング特性が得られる。
【００５９】＜第１２の実施形態（請求項９に対応）＞
図１６は第１２の実施形態を説明するための回路図であ
り、図１４のゲート抵抗に対して、半導体素子１のオフ
ゲート電流を流す向きにダイオード５Ａを並列に接続し
た点と、直流電圧源２Ａ，２Ｂの電圧の絶対値が等し
い。
【００６０】ゲート抵抗４とダイオード５Ａの一端に、
例えばｎｐｎトランジスタ３Ｃとｐｎｐトランジスタ３
Ｄを図のように、直列接続（トーテンポール接続）し、
トランジスタ３Ｃ，３Ｄに直列に、第１，第２の直流電
圧源２Ａ，２Ｂを接続し、直流電圧源２Ａと２Ｂの接続
点と半導体素子１のエミッタ端子Ｅを接続したものであ
る。
【００６１】このような構成のものにおいて、半導体素
子１をゲートオンするには、トランジスタ３Ｃをオン状
態にすれば、直流電圧源２Ａ、トランジスタ３Ｃ、ゲー
ト抵抗４、ストレイキヤパシタンス１４の電流経路で、
半導体素子１はゲートオンとなる。
【００６２】また、半導体素子１をゲートオフするに
は、トランジスタ３Ｄをオン状態にすれば、直流電圧源
２Ｂ、ストレイキヤパシタンス１４、ダイオード５Ａ、
トランジスタ３Ｄの電流経路で、半導体素子１はゲート
オフとなる。
【００６３】このように実施形態によれば、半導体素子
１のゲートオン時に形成される電流経路にはゲート抵抗
４が入り、またゲートオフ時に形成される電流経路には
ゲート抵抗４が入らないので、直流電圧源２Ａ，２Ｂの
電圧の絶対値が等しくても、図１７に示すようにゲート
電流Ｉｇがゲートオフ時には大きくなる。この結果、絶
縁ゲート型半導体素子として良好なスイッチング特性が
得られる。
【００６４】＜第１３の実施形態（請求項１０に対応）
＞図１８は、第１３の実施形態を説明するための回路図
であり、図１６のダイオード５Ａに、コンデンサ６Ａと
抵抗４Ａの並列回路を、直列接続した点のみが、図１６
とは異なる点である。この場合、コンデンサ６Ａの容量
としては、半導体素子１のゲート端子Ｇとエミッタ端子
Ｅの間に形成されるストレイキャパシタンスの容量より
大きなものを使用し、また抵抗４Ａの値は、ゲート抵抗
４の値より大きなものを選ぶ。
【００６５】このような構成のものにおいて、半導体素
子１をゲートオンさせるには、トランジスタ３Ｃをオン
させれば、直流電圧源２Ａ、トランジスタ３Ｃ、ゲート
抵抗４、半導体素子１の電流経路で直流電圧源２Ａから
電流が流れる。この場合、ゲート抵抗４はゲートオンの
電流経路に直列に挿入されているので、ゲートオン電流
が小さい。
【００６６】一方、半導体素子１をゲートオフさせるに
は、トランジスタ３Ｄをオンさせれば、直流電圧源２
Ｂ、半導体素子１、コンデンサ６Ａ、抵抗４Ａ、ダイオ
ード５Ａ、トランジスタ３Ｄの電流経路で直流電圧源２
Ｂから電流が流れる。この場合、半導体素子１のＧ，Ｅ
間のストレイキャパシタンスの充電電荷が、コンデンサ
６Ａに放電され、コンデンサ６Ａが充電終了するまで
（具体的には、コンデンサ６Ａと抵抗４Ａで決まる時定
数）、電流は抵抗４Ａ側にはほとんど流れず、大半はコ
ンデンサ６Ａ側に流れることから、ゲートオフ電流が大
きくなる。なお、コンデンサ６Ａが放電状態になると、
抵抗４Ａ側に電流が流れるので、トランジスタ３Ｄがオ
ンした直後に比べて小さくなる。
【００６７】また、万一、半導体素子１が破損して短絡
状態になっても、コンデンサ６Ａと抵抗４Ａの並列回路
があるので、トランジスタ３Ｄが壊れることはない。＜
第１４の実施形態（請求項１１に対応）＞図１９は、第
１４の実施形態を説明するための回路図であり、図１６
のオフ用回路に挿入されているダイオード５Ａを取り除
き、配線インダクタンスで決まる電流を流すようにした
ものである。
【００６８】具体的な構成は、半導体素子１のゲート端
子Ｇとエミッタ端子Ｅの間に、ゲート抵抗４とトランジ
スタ３Ｃと第１の直流電圧源２Ａの直列回路が接続さ
れ、この直列回路に並列に第２の直流電圧源２Ｂとコン
デンサ６Ａの直列回路が接続され、ゲート抵抗４と半導
体素子１のゲート端子Ｇの接続点にトランジスタ３Ｄの
コレクタ端子が接続され、コンデンサ６Ａと直流電圧源
２Ｂの負極側端子の接続点にトランジスタ３Ｄのエミッ
タ端子が接続されたものである。
【００６９】このような構成のものにおいて、半導体素
子１のオンゲート電流Ｉonは、トランジスタ３Ｃをオン
させることにより、直流電圧源２Ａから流れ、この場合
ゲート抵抗４を介して流れる。また、半導体素子１のオ
フゲート電流Ｉoff は、トランジスタ３Ｄをオンさせる
ことにより、直流電圧源２Ｂから流れ、この場合ゲート
抵抗４を介さず流れる。この結果、図１６に比べてより
立上がりの速いオフゲート電流が半導体素子１に流れ
る。
【００７０】図１６のようにダイオード５Ａがオフゲー
ト電流経路に挿入されていると、電流が０から立上がる
際に、過渡オン電圧が発生することがある。これは電流
の立上りが急激であれば、直流電圧源２Ｂの電圧とオフ
ゲート電流経路に存在する漏れインダクタンスから求め
られる電流が大きくなり、これに伴って過渡オン電圧が
大きくなる。この過渡オン電圧のため、実際に半導体素
子１に印加される電圧は、直流電圧源２Ｂの電圧から過
渡オン電圧を差し引いた値の電圧しか印加されされない
ことになる。この結果、立上がりの遅いオフゲート電流
が半導体素子１に流れる。逆に言えば、図１９のように
ダイオード５Ａを回路に挿入しないので、過渡オン電圧
は発生しないことから直流電圧源２Ｂの電圧が下がらな
いので、立上がりの速いオフゲート電流が半導体素子１
に流れる。
【００７１】＜第１５の実施形態（請求項１２に対応）
＞図２０は、第１５の実施形態を説明するための回路図
であり、図１４の回路に、新たにトランジスタ３Ｅと、
抵抗４Ａ，１３を追加接続したものである。ゲート抵抗
４に、並列に抵抗１３とトランジスタ３Ｅのベース端子
とコレクタ端子を接続し、トランジスタ３Ｅのエミッタ
端子は抵抗４Ａを介して半導体素子１のエミッタ端子Ｅ
に接続したものである。
【００７２】このような構成のものにおいて、半導体素
子１をゲートオンさせるには、トランジスタ３Ｃと３Ｅ
を同時にオンさせればよい。すると、直流電圧源２Ａの
電圧が半導体素子１に印加され、これにより電流が、直
流電圧源２Ａ、トランジスタ３Ｃ、ゲート抵抗４、抵抗
１３、トランジスタ３Ｅ、抵抗４Ａ、半導体素子１の電
流経路で流れる。
【００７３】また、半導体素子１をゲートオフさせるに
は、トランジスタ３Ｄをオンさせればよい。すると、直
流電圧源２Ｂの電圧が半導体素子１に印加され、これに
より電流が半導体素子１、ゲート抵抗４、トランジスタ
３Ｄ、直流電圧源２Ｂの電流経路で流れる。
【００７４】このように、直流電圧源２Ａの電圧と直流
電圧源２Ｂの電圧が共に等しくても、オンゲート時は、
（２Ａの電圧×抵抗４Ａ）÷（ゲート抵抗４＋抵抗４
Ａ）の直流電圧源２Ａの電圧より低い電圧が印加され、
またゲートオフ時は、直流電圧源２Ｂ（＝２Ａ）の電圧
を印加して大きい負のゲート電流が流れる。
【００７５】＜第１６の実施形態（請求項１３に対応）
＞図２１は、第１６の実施形態を説明するための回路図
であり、図２０において、過電流が生じた時サージ過電
圧が発生することがあるので、これを防止できるよう
に、新たに電流検出器１５、過電流判定回路１６、ダイ
オード１８ａ，１８ｂ、設定器１７を、図２０に追加し
た例である。
【００７６】具体的な構成は、半導体素子１に流れる電
流を電流検出器１５により検出し、これを過電流判定回
路１６に入力し、ここで設定器１７からの電流基準Ｒef
I と比較し、検出電流が電流基準ＲefI をこえたとき、
信号ｘを出力し、この信号ｘをダイオード１８ａと抵抗
１３を介してトランジスタ３Ｅのベースに供給し、トラ
ンジスタ３Ｅをオンさせるように構成したものである。
なお、ダイオード１８ｂは過電流判定回路１６の出力信
号が、半導体素子１を駆動する側に逆流しないようにす
るためのものである。
【００７７】このように構成することにより、図２２に
示すように半導体素子１に流れる電流Ｉｃが過電流（電
流基準ＲefI を超えたとき）となった場合には、トラン
ジスタ３Ｅがオンするので、比較的小さい負のゲート電
流が半導体素子１に流れることから、サージ過電圧の発
生を抑制することができる。なお、これ以外に図２０と
同様の作用効果が得られることは言うまでもない。
【００７８】＜第１７の実施形態（請求項１４に対応）
＞図２３は、第１７の実施形態を説明するための回路図
であり、図２０において、ｄＶ／ｄｔが所定値を超えた
ときサージ過電圧が発生することがあるので、これを防
止できるように、新たにｄＶ／ｄｔ検出器２０、過ｄＶ
／ｄｔ判定回路２１、ダイオード１８ａ，１８ｂ、設定
器２２を、図２０に追加した例である。
【００７９】具体的な構成は、半導体素子１に加わるｄ
Ｖ／ｄｔをｄＶ／ｄｔ検出器２０により検出し、これを
過ｄＶ／ｄｔ判定回路２１に入力し、ここで設定器２２
からの電圧基準ＲefV と比較し、ｄＶ／ｄｔが電圧基準
ＲefV をこえたとき、信号ｘを出力し、この信号ｘをダ
イオード１８ａと抵抗１３を介してトランジスタ３Ｅの
ベースに供給し、トランジスタ３Ｅをオンさせるように
構成したものである。なお、ダイオード１８ｂは過ｄＶ
／ｄｔ判定回路２１の出力信号が、半導体素子１を駆動
する側に逆流しないようにするためのものである。
【００８０】このように構成することにより、図２４に
示すように半導体素子１に印加される電流Ｖｃが過電流
（電流基準ＲefV を超えたとき）となった場合には、ト
ランジスタ３Ｅがオンするので、比較的小さい負のゲー
ト電流が半導体素子１に流れることから、サージ過電圧
の発生を抑制することができる。なお、これ以外に図２
０と同様の作用効果が得られることは言うまでもない。
【００８１】＜変形例＞本発明は、以上述べた実施形態
に限定されず、例えば以下のよう変形して実施できる。
図１、図３、図４、図５、図６、図７、図８、図９、図
１０、図１１、のスイッチ３Ａ〜３Ｃは、機械的なスイ
ッチだけでなく、トランジスタ等の半導体スイッチで構
成してもよい。また、図１４、図１６、図１８、図１
９、図２０、図２１、図２３のスイッチの一例であるト
ランジスタ３Ｃ，３Ｄ，３Ｅは、トランジスタに限らず
他の半導体素子からなるスイッチまたは機械的なスイッ
チのいずれかで構成してもよい。さらに、図２０、図２
１、図２３の半導体素子のゲートとエミッタ間に設けた
スイッチ素子として、トランジスタ３Ｅを使用したが、
これに限らず、半導体素子を逆並列接続したもの、双方
向半導体素子または双方向機能を有するスイッチならば
何でもよい。また、絶縁ゲート型半導体素子としては、
ＩＧＢＴに限らず他の素子であってもよい。
【００８２】
【発明の効果】以上述べた本発明によれば、絶縁ゲート
型半導体素子のゲート抵抗の抵抗値を小さくすることな
く、ゲート信号を入れてからターンオフまでの遅れ時間
を短縮することができ、さらにサージ電圧の発生を抑制
できる絶縁ゲート型半導体素子のゲート駆動回路を提供
することができ、また複数の絶縁ゲート型半導体素子を
同時に動作させることができる電力変換装置を提供する
ことができる。
【図面の簡単な説明】
【図１】本発明の絶縁ゲート型半導体素子のゲート駆動
回路の第１の実施形態を説明するための回路図。
【図２】図１の動作を説明するための動作波形図。
【図３】本発明の絶縁ゲート型半導体素子のゲート駆動
回路の第２の実施形態を説明するための回路図。
【図４】本発明の絶縁ゲート型半導体素子のゲート駆動
回路の第３の実施形態を説明するための回路図。
【図５】本発明の絶縁ゲート型半導体素子のゲート駆動
回路の第４の実施形態を説明するための回路図。
【図６】本発明の絶縁ゲート型半導体素子のゲート駆動
回路の第５の実施形態を説明するための回路図。
【図７】本発明の絶縁ゲート型半導体素子のゲート駆動
回路の第６の実施形態を説明するための回路図。
【図８】本発明の絶縁ゲート型半導体素子のゲート駆動
回路の第７の実施形態を説明するための回路図。
【図９】本発明の絶縁ゲート型半導体素子のゲート駆動
回路の第８の実施形態を説明するための回路図。
【図１０】本発明の絶縁ゲート型半導体素子のゲート駆
動回路の第９の実施形態を説明するための回路図。
【図１１】本発明の絶縁ゲート型半導体素子のゲート駆
動回路の第１０の実施形態を説明するための回路図。
【図１２】本発明の電力変換装置の第１の実施形態を説
明するための回路図。
【図１３】本発明の電力変換装置の第２の実施形態を説
明するための回路図。
【図１４】本発明の絶縁ゲート型半導体素子のゲート駆
動回路の第１１の実施形態を説明するための回路図。
【図１５】図１４の動作を説明するための動作波形図。
【図１６】本発明の絶縁ゲート型半導体素子のゲート駆
動回路の第１２の実施形態を説明するための回路図。
【図１７】図１６の動作を説明するための動作波形図。
【図１８】本発明の絶縁ゲート型半導体素子のゲート駆
動回路の第１３の実施形態を説明するための回路図。
【図１９】本発明の絶縁ゲート型半導体素子のゲート駆
動回路の第１４の実施形態を説明するための回路図。
【図２０】本発明の絶縁ゲート型半導体素子のゲート駆
動回路の第１５の実施形態を説明するための回路図。
【図２１】本発明の絶縁ゲート型半導体素子のゲート駆
動回路の第１６の実施形態を説明するための回路図。
【図２２】図２１の動作を説明するための動作波形図。
【図２３】本発明の絶縁ゲート型半導体素子のゲート駆
動回路の第１７の実施形態を説明するための回路図。
【図２４】図２３の動作を説明するための動作波形図。
【図２５】従来の絶縁ゲート型半導体素子のゲート駆動
回路を説明するための回路図。
【図２６】図２５の動作を説明するための動作波形図。
【符号の説明】
１…ＩＧＢＴ等の半導体素子、２Ａ〜２Ｃ…直流電圧
源、３Ａ〜３Ｄ，３Ｅ…スイッチ、４…ゲート抵抗、
５，５Ａ…ダイオード、６，６Ａ…コンデンサ、７…可
変直流電圧源、８…抵抗、９…リアクトル、１０…ダイ
オード、１１…電流検出器、１２…電圧検出器、１３…
ベース抵抗、１４…ストレイキャパシタンス、１５…電
流検出器、１６…判定回路、１７…電流設定器、１８…
ダイオード、２０…ｄＶ／ｄｔ検出器、２１…判定回
路、２２…電圧設定器、１００…ゲート駆動回路、１０
１…ゲート駆動回路、１０２…設定器。
フロントページの続き (72)発明者 松村 仁嗣 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 コレクタ端子とエミッタ端子とゲート端
    子を有した絶縁ゲート型半導体素子を備え、該ゲート端
    子にゲート抵抗を介してターンオン信号を供給するため
    の第１の直流電圧源および第１のスイッチ、並びに、該
    ゲート端子に前記ゲート抵抗を介してターンオフ信号を
    供給するための第２の直流電圧源および第２のスイッチ
    を備えた絶縁ゲート型半導体素子のゲート駆動回路にお
    いて、 前記第２のスイッチに対して、ダイオードとコンデンサ
    を並列に接続した回路を直列に接続し、該コンデンサ
    に、前記絶縁ゲー卜型半導体素子のターンオフに必要な
    ゲート電荷よりも少ない電荷を充電するための第３の直
    流電圧源を具備したことを特徴とする絶縁ゲート型半導
    体素子のゲート駆動回路。
  2. 【請求項２】 前記第３の直流電圧源は、前記第２の直
    流電圧電源で代用することを特徴とする請求項１記載の
    絶縁ゲー卜型半導体素子のゲート駆動回路。
  3. 【請求項３】 前記第３の直流電圧源は、可変電圧源と
    することを特徴とする請求項１記載の絶縁ゲート型半導
    体素子のゲート駆動回路。
  4. 【請求項４】 前記コンデンサと前記第３の直流電圧源
    の間に、該コンデンサの充電時間を制御する抵抗を設
    け、該コンデンサに蓄える電荷の大きさを制御可能に構
    成したことを特徴とする請求項１記載の絶縁ゲート型半
    導体素子のゲート駆動回路。
  5. 【請求項５】 前記コンデンサを、前記第１または第２
    の直流電圧源からのエネルギーを用いて充電することを
    特徴とする請求項１記載の絶縁ゲート型半導体素子のゲ
    ート駆動回路。
  6. 【請求項６】 コレクタ端子とエミッタ端子とゲート端
    子を有した絶縁ゲート型半導体素子を複数個接続し、主
    回路を構成した電力変換装置において、前記半導体素子
    毎に設けられ、該半導体素子に流れる電流を検出する電
    流検出器と、 前記半導体素子毎に設けられ、該半導体素子のゲート端
    子にゲート信号を供給するゲート駆動回路と、 前記電流検出器で検出される検出信号を入力し、前記ゲ
    ート駆動回路に制御信号を出力する設定器とを具備し、 前記設定器は前記電流検出器より前記各半導体素子のタ
    ーンオフタイミングを検出し、該タイミングが遅い前記
    半導体素子に対応する前記ゲート駆動回路に対して該ゲ
    ート駆動回路の充電電荷を増やすように設定するように
    したことを特徴とする電力変換装置。
  7. 【請求項７】 コレクタ端子とエミッタ端子とゲート端
    子を有した絶縁ゲート型半導体素子を備え、該ゲート端
    子にゲート抵抗を介してターンオン信号を供給するため
    の第１の直流電圧源および第１のスイッチ、並びに、該
    ゲート端子に前記ゲート抵抗を介してターンオフ信号を
    供給するための直流電圧源およびスイッチを備えた絶縁
    ゲート型半導体素子のゲート駆動回路において、 前記第２の直流電圧源から流れるオフゲート電流は、前
    記第１の直流電圧源から流れるオンゲート電流に比べて
    大きくなるようにしたゲート駆動回路を構成した絶縁ゲ
    ート型半導体素子のゲート駆動回路。
  8. 【請求項８】 コレクタ端子とエミッタ端子とゲート端
    子を有した絶縁ゲート型半導体素子を備え、該ゲート端
    子にゲート抵抗を介してターンオン信号を供給するため
    の第１の直流電圧源および第１のスイッチ、並びに、該
    ゲート端子に前記ゲート抵抗を介してターンオフ信号を
    供給するための直流電圧源およびスイッチを備えた絶縁
    ゲート型半導体素子のゲート駆動回路において、 前記第２の直流電圧源の電圧の絶対値は、前記第１の半
    導体素子を直流電圧源の電圧の絶対値より大きく構成し
    たことを特徴とする絶縁ゲート型半導体素子のゲート駆
    動回路。
  9. 【請求項９】 コレクタ端子とエミッタ端子とゲート端
    子を有した絶縁ゲート型半導体素子を備え、該ゲート端
    子にゲート抵抗を介してターンオン信号を供給するため
    の第１の直流電圧源および第１のスイッチ、並びに、該
    ゲート端子に前記ゲート抵抗を介してターンオフ信号を
    供給するための直流電圧源およびスイッチを備えた絶縁
    ゲート型半導体素子のゲート駆動回路において、 前記ゲート抵抗に対して、前記半導体素子のオフゲート
    電流を流す向きにダイオードを並列に接続したことを特
    徴とする絶縁ゲート型半導体素子のゲート駆動回路。
  10. 【請求項１０】 前記ダイオードに、コンデンサと抵抗
    の並列回路を、直列接続したことを特徴とする請求項９
    に記載の絶縁ゲート型半導体素子のゲート駆動回路。
  11. 【請求項１１】 コレクタ端子とエミッタ端子とゲート
    端子を有した絶縁ゲート型半導体素子を備え、該ゲート
    端子にゲート抵抗を介してターンオン信号を供給するた
    めの第１の直流電圧源および第１のスイッチ、並びに、
    該ゲート端子に前記ゲート抵抗を介してターンオフ信号
    を供給するための直流電圧源およびスイッチを備えた絶
    縁ゲート型半導体素子のゲート駆動回路において、 前記半導体素子のオンゲート電流は前記ゲート抵抗を介
    して流し、前記半導体素子のオフゲート電流は前記第２
    のスイッチの閉路動作により前記第２の直流電圧源から
    前記半導体素子のゲート端子に前記ゲート抵抗を介さず
    電流を流すように構成したことを特徴とする絶縁ゲート
    型半導体素子のゲート駆動回路。
  12. 【請求項１２】 コレクタ端子とエミッタ端子とゲート
    端子を有した絶縁ゲート型半導体素子を備え、該ゲート
    端子にゲート抵抗を介してターンオン信号を供給するた
    めの第１の直流電圧源および第１のスイッチ、並びに、
    該ゲート端子に前記ゲート抵抗を介してターンオフ信号
    を供給するための直流電圧源およびスイッチを備えた絶
    縁ゲート型半導体素子のゲート駆動回路において、 前記半導体素子のゲート端子とエミッタ端子の間に、抵
    抗と第３のスイッチの直列回路を接続し、前記半導体素
    子をオンさせる時に同期して前記スイッチをオンさせ、
    前記半導体素子をオフさせるときは、前記スイッチをオ
    フさせるように構成したことを特徴とする絶縁ゲート型
    半導体素子のゲート駆動回路。
  13. 【請求項１３】 前記半導体素子に流れる過電流を検出
    して該過電流を前記半導体素子が遮断する際には、前記
    半導体素子のオフゲート信号と前記過電流信号が共に存
    在したとき、前記第３のスイッチを閉路動作させ、負バ
    イアス電圧を下げてソフトスイッチングさせてサージ電
    圧の発生を抑制するようにしたことを特徴とする請求項
    １２記載の絶縁ゲート型半導体素子のゲート駆動回路。
  14. 【請求項１４】 前記半導体素子のｄＶ／ｄｔが所定値
    を超えたとき、該ｄＶ／ｄｔと前記半導体素子のオフゲ
    ート信号が共に存在したとき、前記第３のスイッチを閉
    路動作させ、負バイアス電圧を下げてソフトスイッチン
    グさせてサージ電圧の発生を抑制するようにしたことを
    特徴とする請求項１２記載の絶縁ゲート型半導体素子の
    ゲート駆動回路。
JP08543598A 1998-03-31 1998-03-31 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置 Expired - Fee Related JP3447949B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP08543598A JP3447949B2 (ja) 1998-03-31 1998-03-31 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置
US09/266,774 US6285235B1 (en) 1998-03-31 1999-03-12 Gate control circuit for voltage drive switching element
AU21372/99A AU726077B2 (en) 1998-03-31 1999-03-23 Gate control circuit for voltage drive switching element
CA002267544A CA2267544C (en) 1998-03-31 1999-03-30 Gate control circuit for voltage drive switching element
CN99104531A CN1097337C (zh) 1998-03-31 1999-03-31 用于电压驱动开关元件的栅极控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08543598A JP3447949B2 (ja) 1998-03-31 1998-03-31 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置

Publications (2)

Publication Number Publication Date
JPH11285238A true JPH11285238A (ja) 1999-10-15
JP3447949B2 JP3447949B2 (ja) 2003-09-16

Family

ID=13858787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08543598A Expired - Fee Related JP3447949B2 (ja) 1998-03-31 1998-03-31 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置

Country Status (5)

Country Link
US (1) US6285235B1 (ja)
JP (1) JP3447949B2 (ja)
CN (1) CN1097337C (ja)
AU (1) AU726077B2 (ja)
CA (1) CA2267544C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009050118A (ja) * 2007-08-22 2009-03-05 Fuji Electric Systems Co Ltd ゲート駆動回路の制御方法
JP2012048839A (ja) * 2010-08-24 2012-03-08 Nippon Telegr & Teleph Corp <Ntt> 半導体遮断回路
JP2013243877A (ja) * 2012-05-22 2013-12-05 Toshiba Corp ゲート駆動回路
JP2020195019A (ja) * 2019-05-27 2020-12-03 株式会社明電舎 ゲート駆動回路
WO2022181581A1 (ja) * 2021-02-25 2022-09-01 パナソニックＩｐマネジメント株式会社 オン電圧測定回路

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE50015173D1 (de) * 2000-07-13 2008-07-03 Ct Concept Technologie Ag Verfahren und vorrichtung zur zustandsabhängigen regelung des transienten verhaltens von leistungshalbleiterschaltern
JP3788926B2 (ja) * 2001-10-19 2006-06-21 三菱電機株式会社 半導体装置及びトランジスタの駆動方法
JP4364651B2 (ja) * 2004-01-07 2009-11-18 三菱電機株式会社 昇圧装置及びモータ制御装置
US7542258B2 (en) * 2004-01-16 2009-06-02 Lutron Electronics Co., Inc. DV/dt-detecting overcurrent protection circuit for power supply
DE102004013599A1 (de) * 2004-03-19 2005-10-06 Robert Bosch Gmbh Ansteuerschaltung zum Ansteuern einer leistungselektronischen Schaltung sowie Verfahren hierzu
FR2874767B1 (fr) * 2004-08-27 2006-10-20 Schneider Toshiba Inverter Dispositif de commande d'un transistor de puissance
ATE487277T1 (de) * 2005-04-22 2010-11-15 Ebm Papst Mulfingen Gmbh & Co Schaltungsanordnung zur ansteuerung eines elektrischen leistungsschalters auf hohem spannungspotenzial
EP2445110B1 (en) * 2010-10-22 2014-05-14 ABB Research Ltd Gate driver unit for electrical switching device
JP5796450B2 (ja) * 2011-10-18 2015-10-21 富士電機株式会社 スイッチングデバイスの制御装置
CN103166435B (zh) * 2011-12-19 2014-12-03 中国电力科学研究院 一种基于igbt串联损耗优化电压自适应控制方法
US8653881B2 (en) 2012-01-31 2014-02-18 Infineon Technologies Austria Ag Half bridge flyback and forward
US8779841B2 (en) * 2012-01-31 2014-07-15 Infineon Technologies Austria Ag Cascode switch with robust turn on and turn off
JP5741605B2 (ja) * 2013-02-04 2015-07-01 株式会社デンソー 電子装置
US9041433B2 (en) 2013-06-21 2015-05-26 Infineon Technologies Austria Ag System and method for driving transistors
JP2015177591A (ja) * 2014-03-13 2015-10-05 富士電機株式会社 半導体装置及び半導体システム
US10491095B2 (en) 2014-10-06 2019-11-26 Ford Global Technologies, Llc Dynamic IGBT gate drive for vehicle traction inverters
CN106991221B (zh) * 2017-03-24 2020-04-24 清华大学 一种基于igbt器件瞬态物理过程的分段折线建模方法
JP7183797B2 (ja) * 2019-01-08 2022-12-06 株式会社デンソー 電力変換装置
CN111487514B (zh) * 2020-04-20 2022-07-22 全球能源互联网研究院有限公司 一种igbt动态参数测试电路杂散电容提取方法及系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4553082A (en) * 1984-05-25 1985-11-12 Hughes Aircraft Company Transformerless drive circuit for field-effect transistors
AU6174186A (en) * 1986-08-22 1988-02-25 Micro Controls Ltd. Fluorescent lamp control circuit
US4885486A (en) * 1987-12-21 1989-12-05 Sundstrand Corp. Darlington amplifier with high speed turnoff
US5055721A (en) * 1989-04-13 1991-10-08 Mitsubishi Denki Kabushiki Kaisha Drive circuit for igbt device
US5500619A (en) * 1992-03-18 1996-03-19 Fuji Electric Co., Ltd. Semiconductor device
JP2793946B2 (ja) 1993-08-26 1998-09-03 三菱電機株式会社 電力用スイッチング装置
US5475329A (en) * 1994-01-04 1995-12-12 Texas Instruments Incorporated Turn-off circuit to provide a discharge path from a first node to a second node
DE4403941C2 (de) 1994-02-08 2000-05-18 Abb Schweiz Ag Verfahren und Schaltungsanordnung zur Ansteuerung von Halbleiterschaltern einer Reihenschaltung
JP3260036B2 (ja) * 1994-06-06 2002-02-25 株式会社東芝 電圧駆動形電力用スイッチ素子のゲート駆動回路
JP3373704B2 (ja) * 1995-08-25 2003-02-04 三菱電機株式会社 絶縁ゲートトランジスタ駆動回路
JP3421507B2 (ja) * 1996-07-05 2003-06-30 三菱電機株式会社 半導体素子の駆動回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009050118A (ja) * 2007-08-22 2009-03-05 Fuji Electric Systems Co Ltd ゲート駆動回路の制御方法
JP2012048839A (ja) * 2010-08-24 2012-03-08 Nippon Telegr & Teleph Corp <Ntt> 半導体遮断回路
JP2013243877A (ja) * 2012-05-22 2013-12-05 Toshiba Corp ゲート駆動回路
JP2020195019A (ja) * 2019-05-27 2020-12-03 株式会社明電舎 ゲート駆動回路
WO2022181581A1 (ja) * 2021-02-25 2022-09-01 パナソニックＩｐマネジメント株式会社 オン電圧測定回路

Also Published As

Publication number Publication date
CN1097337C (zh) 2002-12-25
JP3447949B2 (ja) 2003-09-16
CA2267544A1 (en) 1999-09-30
CN1230820A (zh) 1999-10-06
AU2137299A (en) 1999-10-14
US6285235B1 (en) 2001-09-04
CA2267544C (en) 2002-01-29
AU726077B2 (en) 2000-11-02

Similar Documents

Publication Publication Date Title
JPH11285238A (ja) 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置
JP3421507B2 (ja) 半導体素子の駆動回路
US6242968B1 (en) Semiconductor power converting apparatus
US6333665B1 (en) Gate circuit for insulated gate semiconductor device
US5210479A (en) Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits
JP3141613B2 (ja) 電圧駆動形素子の駆動方法及びその回路
US8531212B2 (en) Drive circuit for voltage-control type of semiconductor switching device
JP3339311B2 (ja) 自己消弧形半導体素子の駆動回路
KR100433799B1 (ko) 전압구동형 스위칭 소자의 게이트 구동회로
US6275093B1 (en) IGBT gate drive circuit with short circuit protection
JP3614519B2 (ja) 絶縁ゲート型半導体装置の駆動方法及び装置
US20070070567A1 (en) Desaturation circuit for an igbt
JP2001352748A (ja) 半導体スイッチング素子のゲート駆動回路
US20100301784A1 (en) Power conversion circuit
JPH0947015A (ja) 自己消弧形半導体素子の駆動回路
CN111884491B (zh) 一种具有能量回收功能的驱动电路及开关电源
CN113765341B (zh) 一种驱动器、电机驱动电路及动力系统
CN108418187B (zh) 一种功率变换电路及其驱动电路和输出短路保护方法
JP2012186605A (ja) 電力用半導体素子の駆動保護回路
US6917227B1 (en) Efficient gate driver for power device
JP3568848B2 (ja) 絶縁ゲート型半導体素子のゲート回路
JP2005328668A (ja) 自己消弧形半導体素子の駆動回路
JPH10337046A (ja) 電力変換装置
JP2002135097A (ja) 半導体装置および半導体装置モジュール
Fuhrmann et al. Short-circuit behavior of series-connected high-voltage IGBTs

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees