WO2022181581A1

WO2022181581A1 - オン電圧測定回路

Info

Publication number: WO2022181581A1
Application number: PCT/JP2022/007123
Authority: WO
Inventors: 凌佑前田; 雄介木下; 敏志中澤
Original assignee: パナソニックＩｐマネジメント株式会社
Priority date: 2021-02-25
Filing date: 2022-02-22
Publication date: 2022-09-01
Also published as: JPWO2022181581A1; CN116888893A

Abstract

オン電圧の測定精度の向上を図る。オン電圧測定回路（１）は、検知用スイッチ素子（２）、制御部（３）、抵抗素子（４）及び電圧検知部（５）を備える。制御部（３）は、信号出力端子（３１）及び基準電位端子（３２）を有し、検知用スイッチ素子（２）を制御する。抵抗素子（４）は、検知用スイッチ（２）のソース端子（２Ｓ）と基準電位端子（３２）との間に接続されている。抵抗素子（４）の抵抗値は、検知用スイッチ素子（２）のオン抵抗よりも大きい。制御部（３）は、半導体スイッチ素子（９）がオンされているときに検知用スイッチ素子（２）をオンさせる。電圧検知部（５）は、半導体スイッチ素子（９）と検知用スイッチ素子（２）との両方がオンされているときの抵抗素子（４）の両端間の電圧（Ｖ４）から、検知用スイッチ（２）のドレイン端子（２Ｄ）と基準電位端子（３２）との間に接続されている半導体スイッチ素子（９）のオン電圧を検知する。

Description

オン電圧測定回路

　本開示は、オン電圧測定回路に関し、より詳細には、半導体スイッチ素子のオン電圧を測定するオン電圧測定回路に関する。

　特許文献１は、半導体スイッチング素子（半導体スイッチ素子）を短絡電流から保護する保護回路を開示している。半導体スイッチング素子は、例えば、ＩＧＢＴである。

　保護回路は、半導体スイッチング素子の主電極間電圧（コレクタ・エミッタ間電圧）と半導体スイッチング素子の制御電圧とに基づいて短絡を検知し、短絡を検知したら短絡検知信号を出力する短絡検知部を備えている。ここで、保護回路は、半導体スイッチング素子の主電極間電圧を検知するためのダイオードを備えている。

　特許文献１に開示された保護回路では、短絡検知部に、半導体スイッチング素子のオン電圧とダイオードの順方向電圧との加算値の電圧が入力されるので、短絡検知部がダイオードの順方向電圧を知っておく必要があり、測定対象のオン電圧が小さい場合、ダイオードの順方向電圧のばらつきが、オン電圧の測定精度に大きく影響してしまう懸念がある。

特開２０１５－３２９８４号公報

　本開示の目的は、オン電圧の測定精度の向上を図ることが可能なオン電圧測定回路を提供することにある。

　本開示に係る一態様のオン電圧測定回路は、制御端子、第１主端子及び第２主端子を有する半導体スイッチ素子のオン電圧を測定する。前記オン電圧は、前記半導体スイッチ素子のオン状態での前記第１主端子と前記第２主端子との間の電圧である。前記オン電圧測定回路は、検知用スイッチ素子と、制御部と、抵抗素子と、電圧検知部と、を備える。前記検知用スイッチ素子は、ドレイン端子、ソース端子及びゲート端子を有する。前記制御部は、信号出力端子及び基準電位端子を有し、前記検知用スイッチ素子を制御する。前記抵抗素子は、前記ソース端子と前記基準電位端子との間に接続されている。前記抵抗素子の抵抗値は、前記検知用スイッチ素子のオン抵抗よりも大きい。前記電圧検知部は、前記半導体スイッチ素子と前記検知用スイッチ素子との両方がオンされているときの前記抵抗素子の両端間の電圧から、前記ドレイン端子と前記基準電位端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知する。

　本開示に係る一態様のオン電圧測定回路は、第１制御端子と、前記第１制御端子に対応する第１主端子と、第２制御端子と、前記第２制御端子に対応する第２主端子と、を有する半導体スイッチ素子のオン電圧を測定する。前記オン電圧は、前記半導体スイッチ素子のオン状態での前記第１主端子と前記第２主端子との間の電圧である。前記オン電圧測定回路は、第１検知用スイッチ素子と、第１制御部と、第１抵抗素子と、第１電圧検知部と、第２検知用スイッチ素子と、第２制御部と、第２抵抗素子と、第２電圧検知部と、を備える。前記第１検知用スイッチ素子は、第１ドレイン端子、第１ソース端子及び第１ゲート端子を有する。前記第１制御部は、第１信号出力端子及び第１基準電位端子を有し、前記第１検知用スイッチ素子を制御する。前記第１抵抗素子は、前記第１ソース端子と前記第１基準電位端子との間に接続されている。前記第２検知用スイッチ素子は、第２ドレイン端子、第２ソース端子及び第２ゲート端子を有する。前記第２制御部は、第２信号出力端子及び第２基準電位端子を有し、前記第２検知用スイッチ素子を制御する。前記第２抵抗素子は、前記第２ソース端子と前記第２基準電位端子との間に接続されている。前記オン電圧測定回路では、前記第１検知用スイッチ素子の前記第１ドレイン端子と前記第２検知用スイッチ素子の前記第２ドレイン端子とが接続されている。前記第１抵抗素子の抵抗値は、前記第１検知用スイッチ素子のオン抵抗よりも大きい。前記第２抵抗素子の抵抗値は、前記第２検知用スイッチ素子のオン抵抗よりも大きい。前記第１電圧検知部は、前記半導体スイッチ素子と前記第１検知用スイッチ素子との両方がオンされているときの前記第１抵抗素子の両端間の電圧から、前記第１基準電位端子と前記第２基準電位端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知する。前記第２電圧検知部は、前記半導体スイッチ素子と前記第２検知用スイッチ素子との両方がオンされているときの前記第２抵抗素子の両端間の電圧から、前記第１基準電位端子と前記第２基準電位端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知する。

　本開示に係る一態様のオン電圧測定回路は、第１制御端子と、前記第１制御端子に対応する第１主端子と、第２制御端子と、前記第２制御端子に対応する第２主端子と、を有する半導体スイッチ素子のオン電圧を測定する。前記オン電圧は、前記半導体スイッチ素子のオン状態での前記第１主端子と前記第２主端子との間の電圧である。前記オン電圧測定回路は、ノーマリオン型の第１検知用スイッチ素子と、第１抵抗素子と、第１電圧検知部と、ノーマリオン型の第２検知用スイッチ素子と、第２抵抗素子と、第２電圧検知部と、を備える。前記第１検知用スイッチ素子は、第１ドレイン端子、第１ソース端子及び第１ゲート端子を有する。前記第１抵抗素子は、前記第１ソース端子と前記第１ゲート端子との間に接続されている。前記第２検知用スイッチ素子は、第２ドレイン端子、第２ソース端子及び第２ゲート端子を有する。前記第２抵抗素子は、前記第２ソース端子と前記第２ゲート端子との間に接続されている。前記オン電圧測定回路では、前記第１検知用スイッチ素子の前記第１ドレイン端子と前記第２検知用スイッチ素子の前記第２ドレイン端子とが接続されている。前記第１抵抗素子の抵抗値は、前記第１検知用スイッチ素子のオン抵抗よりも大きい。前記第２抵抗素子の抵抗値は、前記第２検知用スイッチ素子のオン抵抗よりも大きい。前記第１電圧検知部は、前記半導体スイッチ素子と前記第１検知用スイッチ素子との両方がオンされているときの前記第１抵抗素子の両端間の電圧から、前記第１ゲート端子と前記第２ゲート端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知する。前記第２電圧検知部は、前記半導体スイッチ素子と前記第２検知用スイッチ素子との両方がオンされているときの前記第２抵抗素子の両端間の電圧から、前記第１ゲート端子と前記第２ゲート端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知する。

　本開示に係る一態様のオン電圧測定回路は、第１制御端子と、前記第１制御端子に対応する第１主端子と、第２制御端子と、前記第２制御端子に対応する第２主端子と、を有する半導体スイッチ素子のオン電圧を測定する。前記オン電圧は、前記半導体スイッチ素子のオン状態での前記第１主端子と前記第２主端子との間の電圧である。前記オン電圧測定回路は、検知用スイッチ素子と、第１制御部と、第１抵抗素子と、第１電圧検知部と、第２制御部と、第２抵抗素子と、第２電圧検知部と、を備える。前記検知用スイッチ素子は、第１ゲート端子と、前記第１ゲート端子に対応する第１ソース端子と、第２ゲート端子と、前記第２ゲート端子に対応する第２ソース端子と、を有する。前記第１制御部は、第１信号出力端子及び第１基準電位端子を有し、前記検知用スイッチ素子の前記第１ゲート端子の第１ゲート電圧を制御する。前記第１抵抗素子は、前記第１ソース端子と前記第１基準電位端子との間に接続されている。前記第２制御部は、第２信号出力端子及び第２基準電位端子を有し、前記検知用スイッチ素子の前記第２ゲート端子の第２ゲート電圧を制御する。前記第２抵抗素子は、前記第２ソース端子と前記第２基準電位端子との間に接続されている。前記第１抵抗素子の抵抗値は、前記検知用スイッチ素子のオン抵抗よりも大きい。前記第２抵抗素子の抵抗値は、前記検知用スイッチ素子のオン抵抗よりも大きい。前記第１電圧検知部は、前記半導体スイッチ素子と前記検知用スイッチ素子との両方がオンされているときの前記第１抵抗素子の両端間の電圧から、前記第１基準電位端子と前記第２基準電位端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知する。前記第２電圧検知部は、前記半導体スイッチ素子と前記検知用スイッチ素子との両方がオンされているときの前記第２抵抗素子の両端間の電圧から、前記第１基準電位端子と前記第２基準電位端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知する。

　本開示に係る一態様のオン電圧測定回路は、第１制御端子と、前記第１制御端子に対応する第１主端子と、第２制御端子と、前記第２制御端子に対応する第２主端子と、を有する半導体スイッチ素子のオン電圧を測定する。前記オン電圧は、前記半導体スイッチ素子のオン状態での前記第１主端子と前記第２主端子との間の電圧である。前記オン電圧測定回路は、第１検知用スイッチ素子と、第１制御部と、第２検知用スイッチ素子と、第２制御部と、抵抗素子と、電圧検知部と、を備える。前記第１検知用スイッチ素子は、第１ドレイン端子、第１ソース端子及び第１ゲート端子を有する。前記第１制御部は、第１信号出力端子及び第１基準電位端子を有し、前記第１検知用スイッチ素子を制御する。前記第２検知用スイッチ素子は、第２ドレイン端子、第２ソース端子及び第２ゲート端子を有する。前記第２制御部は、第２信号出力端子及び第２基準電位端子を有し、前記第２検知用スイッチ素子を制御する。前記抵抗素子は、前記第１検知用スイッチ素子の前記第１ソース端子と前記第２検知用スイッチ素子の前記第２ソース端子との間に接続されている。前記第１制御部の前記第１信号出力端子は、前記第１検知用スイッチ素子の前記第１ゲート端子に接続されている。前記第１制御部の前記第１基準電位端子は、前記第２検知用スイッチ素子の前記第２ソース端子に接続されている。前記第２制御部の前記第２信号出力端子は、前記第２検知用スイッチ素子の前記第２ゲート端子に接続されている。前記第２制御部の前記第２基準電位端子は、前記第１検知用スイッチ素子の前記第１ソース端子に接続されている。前記抵抗素子の抵抗値は、前記第１検知用スイッチ素子のオン抵抗及び前記第２検知用スイッチ素子のオン抵抗よりも大きい。前記電圧検知部は、前記半導体スイッチ素子がオンされているときの前記抵抗素子の両端間の電圧から、前記第１基準電位端子と前記第２基準電位端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知する。

　本開示に係る一態様のオン電圧測定回路は、第１制御端子と、前記第１制御端子に対応する第１主端子と、第２制御端子と、前記第２制御端子に対応する第２主端子と、を有する半導体スイッチ素子のオン電圧を測定する。前記オン電圧は、前記半導体スイッチ素子のオン状態での前記第１主端子と前記第２主端子との間の電圧である。前記オン電圧測定回路は、ノーマリオン型の第１検知用スイッチ素子と、ノーマリオン型の第２検知用スイッチ素子と、抵抗素子と、電圧検知部と、を備える。前記第１検知用スイッチ素子は、第１ドレイン端子、第１ソース端子及び第１ゲート端子を有する。前記第２検知用スイッチ素子は、第２ドレイン端子、第２ソース端子及び第２ゲート端子を有する。前記抵抗素子は、前記第１検知用スイッチ素子の前記第１ソース端子と前記第２検知用スイッチ素子の前記第２ソース端子との間に接続されている。前記オン電圧測定回路では、前記第１検知用スイッチ素子の前記第１ソース端子が前記第２検知用スイッチ素子の前記第２ゲート端子に接続されている。前記第２検知用スイッチ素子の前記第２ソース端子が前記第１検知用スイッチ素子の前記第１ゲート端子に接続されている。前記抵抗素子の抵抗値は、前記第１検知用スイッチ素子のオン抵抗及び前記第２検知用スイッチ素子のオン抵抗よりも大きい。前記電圧検知部は、前記半導体スイッチ素子がオンされているときの前記抵抗素子の両端間の電圧から、前記第１ソース端子と前記第２ソース端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知する。

図１は、実施形態１に係るオン電圧測定回路を備えるスイッチシステムの回路図である。図２は、同上のオン電圧測定回路を備えるスイッチシステムの動作波形図である。図３は、同上のオン電圧測定回路を備えるスイッチシステムの動作波形図である。図４は、同上のオン電圧測定回路を備えるスイッチシステムの変形例の回路図である。図５は、実施形態２に係るオン電圧測定回路を備えるスイッチシステムの回路図である。図６は、実施形態３に係るオン電圧測定回路を備えるスイッチシステムの回路図である。図７は、実施形態４に係るオン電圧測定回路を備えるスイッチシステムの回路図である。図８は、同上のオン電圧測定回路を備えるスイッチシステムの動作を説明するためのタイミングチャートである。図９は、実施形態１に係るオン電圧測定回路を備えるスイッチシステムにおける寄生インダクタンスの影響を説明するためのスイッチシステムの等価回路図である。図１０は、同上の等価回路図の動作波形図である。図１１は、実施形態４に係るオン電圧測定回路を備えるスイッチシステムの他の動作例を説明するためのタイミングチャートである。図１２は、実施形態５に係るオン電圧測定回路を備えるスイッチシステムの回路図である。図１３は、同上のオン電圧測定回路を備えるスイッチシステムの動作を説明するためのタイミングチャートである。図１４は、実施形態５に係るオン電圧測定回路を備えるスイッチシステムの他の動作例を説明するためのタイミングチャートである。図１５は、実施形態６に係るオン電圧測定回路を備えるスイッチシステムの回路図である。図１６は、実施形態７に係るオン電圧測定回路を備えるスイッチシステムの回路図である。図１７は、実施形態８に係るオン電圧測定回路を備えるスイッチシステムの回路図である。図１８Ａは、同上のオン電圧測定回路を備えるスイッチシステムの動作説明図である。図１８Ｂは、同上のオン電圧測定回路を備えるスイッチシステムの動作説明図である。図１９Ａは、同上のオン電圧測定回路において第１キャパシタ及び第２キャパシタを備えていない場合の動作例の説明図である。図１９Ｂは、同上のオン電圧測定回路において第１キャパシタ及び第２キャパシタを備えていない場合の動作例の説明図である。図２０は、実施形態９に係るオン電圧測定回路を備えるスイッチシステムの回路図である。図２１は、実施形態１０に係るオン電圧測定回路を備えるスイッチシステムの回路図である。図２２は、実施形態１１に係るオン電圧測定回路を備えるスイッチシステムの回路図である。図２３は、実施形態１２に係るオン電圧測定回路を備えるスイッチシステムの回路図である。図２４は、実施形態１３に係るオン電圧測定回路を備えるスイッチシステムの回路図である。図２５は、実施形態１４に係るオン電圧測定回路を備えるスイッチシステムの回路図である。

　（実施形態１）
　以下では、実施形態１に係るオン電圧測定回路１を備えるスイッチシステム１０について、図１～３に基づいて説明する。

　（１）概要
　スイッチシステム１０は、図１に示すように、オン電圧測定回路１の他に半導体スイッチ素子９を備える。半導体スイッチ素子９は、制御端子９０、第１主端子９１及び第２主端子９２を有する。オン電圧測定回路１は、半導体スイッチ素子９のオン電圧を測定する。半導体スイッチ素子９のオン電圧は、半導体スイッチ素子９のオン状態での第１主端子９１と第２主端子９２との間の電圧である。

　オン電圧測定回路１は、検知用スイッチ素子２と、制御部３と、抵抗素子４と、電圧検知部５と、を備える。検知用スイッチ素子２は、ドレイン端子２Ｄ、ソース端子２Ｓ及びゲート端子２Ｇを有する。

　スイッチシステム１０は、半導体スイッチ素子９を制御するスイッチ制御部１１を更に備える。スイッチシステム１０では、例えば、半導体スイッチ素子９の第１主端子９１と第２主端子９２との間に、負荷１５と電源１６との直列回路が接続される。負荷１５及び電源１６は、スイッチシステム１０の構成要素ではない。

　（２）スイッチシステムの各構成要素
　（２．１）半導体スイッチ素子
　半導体スイッチ素子９は、例えば、ノーマリオフ型のＪＦＥＴ（Junction Field Effect Transistor）である。より詳細には、半導体スイッチ素子９は、ＧａＮ系ＧＩＴ（Gate Injection Transistor）である。ここにおいて、半導体スイッチ素子９の制御端子９０、第１主端子９１及び第２主端子９２は、それぞれ、ゲート端子、ドレイン端子及びソース端子である。

　ＧａＮ系ＧＩＴは、例えば、ＧＩＴチップと、ＧＩＴチップを収容しているパッケージと、を含む。ＧＩＴチップは、例えば、基板と、バッファ層と、第１窒化物半導体層と、第２窒化物半導体層と、ソース電極と、ゲート電極と、ドレイン電極と、ｐ型層と、を備える。バッファ層は、基板上に形成されている。第１窒化物半導体層は、バッファ層上に形成されている。第２窒化物半導体層は、第１窒化物半導体層上に形成されている。ソース電極、ゲート電極及びドレイン電極は、第２窒化物半導体層上に形成されている。ｐ型層は、ゲート電極と第２窒化物半導体層との間に介在している。第２窒化物半導体層は、第１窒化物半導体層とともにヘテロ接合部を構成する。第１窒化物半導体層においては、ヘテロ接合部の近傍に、２次元電子ガス（Two-Dimensional Electron Gas）が発生している。２次元電子ガスを含む領域（以下、「２次元電子ガス層」ともいう）は、ｎチャネル層（電子伝導層）として機能することが可能である。ＧＩＴチップでは、ｐ型層と第２窒化物半導体層とｎチャネル層とで、ｐｉｎダイオード構造を構成している。第２窒化物半導体層とｐ型層とでダイオードを構成する。ＧＩＴチップにおけるゲートは、ゲート電極と、ｐ型層と、を含む。ＧＩＴチップにおけるソースは、ソース電極を含む。ＧＩＴチップにおけるドレインは、ドレイン電極を含む。基板は、例えば、シリコン基板である。バッファ層は、例えば、アンドープのＧａＮ層である。第１窒化物半導体層は、例えば、アンドープのＧａＮ層である。第２窒化物半導体層は、例えば、アンドープのＡｌＧａＮ層である。ｐ型層は、例えば、ｐ型ＡｌＧａＮ層である。バッファ層、第１窒化物半導体層及び第２窒化物半導体層のそれぞれは、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）等による成長時に不可避的に混入されるＭｇ、Ｈ、Ｓｉ、Ｃ、Ｏ等の不純物が存在してもよい。パッケージは、ゲート電極、ドレイン電極及びソース電極それぞれに接続された制御端子９０、第１主端子９１及び第２主端子９２を有する。

　（２．２）スイッチ制御部
　スイッチ制御部１１は、半導体スイッチ素子９を制御する制御信号Ｓ９（図２参照）を出力する。制御信号Ｓ９は、半導体スイッチ素子９の制御端子９０と第２主端子９２との間に印加される電圧信号である。スイッチ制御部１１は、半導体スイッチ素子９をオンさせるときには、制御信号Ｓ９として、その電圧レベルが半導体スイッチ素子９の閾値電圧Ｖｔｈ９（図２参照）よりも大きな電圧信号（オン信号）を出力する。また、スイッチ制御部１１は、半導体スイッチ素子９をオフさせるときには、制御信号Ｓ９として、その電圧レベルが半導体スイッチ素子９の閾値電圧Ｖｔｈ９よりも小さな電圧信号（オフ信号）を出力する。

　スイッチ制御部１１は、例えば、半導体スイッチ素子９を駆動する駆動回路と、駆動回路を制御する制御回路と、を含んでいるが、これに限らず、例えば、ドライバＩＣ（Integrated Circuit）であってもよい。

　（２．３）オン電圧測定回路
　オン電圧測定回路１は、検知用スイッチ素子２と、制御部３と、抵抗素子４と、電圧検知部５と、を備える。検知用スイッチ素子２は、ドレイン端子２Ｄ、ソース端子２Ｓ及びゲート端子２Ｇを有する。制御部３は、信号出力端子３１及び基準電位端子３２を有し、検知用スイッチ素子２を制御する。抵抗素子４は、ソース端子２Ｓと基準電位端子３２との間に接続されている。抵抗素子４では、抵抗素子４の一端がソース端子２Ｓに接続され、抵抗素子４の他端が基準電位端子３２に接続されている。電圧検知部５は、半導体スイッチ素子９のオン電圧を検知する。

　検知用スイッチ素子２は、ノーマリオフ型のスイッチ素子である。ここで、検知用スイッチ素子２は、半導体スイッチ素子９と同様、ノーマリオフ型のＪＦＥＴである。より詳細には、検知用スイッチ素子２は、ＧａＮ系ＧＩＴである。

　制御部３は、半導体スイッチ素子９がオフされているときに検知用スイッチ素子２をオフさせ、半導体スイッチ素子９がオンされているときに検知用スイッチ素子２をオンさせる。電圧検知部５は、半導体スイッチ素子９と検知用スイッチ素子２との両方がオンされているときの抵抗素子４の両端間の電圧Ｖ４から、ドレイン端子２Ｄと基準電位端子３２との間に接続されている半導体スイッチ素子９のオン電圧を検知する。

　制御部３では、信号出力端子３１が検知用スイッチ素子２のゲート端子２Ｇに接続されている。また、制御部３では、基準電位端子３２が抵抗素子４を介して検知用スイッチ素子２のソース端子２Ｓに接続されている。制御部３は、検知用スイッチ素子２をオンさせる場合に、制御信号Ｓ２（図２参照）として検知用スイッチ素子２をオンさせるオン信号を出力する。検知用スイッチ素子２をオンさせるオン信号は、検知用スイッチ素子２のゲート電圧（ゲート端子２Ｇとソース端子２Ｓとの間の電圧）が検知用スイッチ素子２の閾値電圧Ｖｔｈ２よりも大きくなるような電圧レベル（例えば、５Ｖ）の電圧信号である。制御部３は、検知用スイッチ素子２をオフさせる場合に、制御信号Ｓ２として検知用スイッチ素子２をオフさせるオフ信号を出力する。検知用スイッチ素子２をオフさせるオフ信号は、検知用スイッチ素子２のゲート電圧（ゲート端子２Ｇとソース端子２Ｓ）が検知用スイッチ素子２の閾値電圧Ｖｔｈ２未満となるような電圧レベル（例えば、０Ｖ）の電圧信号である。

　また、制御部３は、電圧検知部５に接続されている。制御部３は、電圧検知部５により検知されたオン電圧に基づいて検知用スイッチ素子２を制御する。より詳細には、制御部３は、電圧検知部５により検知されたオン電圧が閾値Ｖｔ（図２及び３参照）以上になると、検知用スイッチ素子２をオフさせる。オン電圧測定回路１を備えるスイッチシステム１０では、スイッチ制御部１１は、電圧検知部５により検知されたオン電圧が閾値Ｖｔ以上になると、半導体スイッチ素子９をオフさせる。閾値Ｖｔは、半導体スイッチ素子９のオン状態での異常検知用に設定されている電圧値である。

　制御部３は、検知用スイッチ素子２へ制御信号Ｓ２を与える駆動回路と、駆動回路に接続されている電源と、を含んでいるが、これに限らない。

　制御部３は、コンピュータシステムを含んでいる。コンピュータシステムは、１又は複数のコンピュータを有している。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における制御部３の機能の少なくとも一部が実現される。プログラムは、コンピュータシステムのメモリに予め記録されていてもよいが、電気通信回線を通じて提供されてもよいし、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ（磁気ディスク）等の非一時的記録媒体に記録されて提供されてもよい。コンピュータシステムのプロセッサは、半導体集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）を含む１乃至複数の電子回路で構成される。複数の電子回路は、１つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。

　抵抗素子４の抵抗値は、検知用スイッチ素子２のオン抵抗Ｒｏｎ２よりも大きい。抵抗素子４の抵抗値は、例えば、検知用スイッチ素子２のオン抵抗Ｒｏｎ２の１０倍である。

　電圧検知部５は、抵抗素子４の両端間に接続されている。電圧検知部５は、半導体スイッチ素子９と検知用スイッチ素子２との両方がオンされているときの抵抗素子４の両端間の電圧Ｖ４から、ドレイン端子２Ｄと基準電位端子３２との間に接続されている半導体スイッチ素子９のオン電圧を検知する。

　半導体スイッチ素子９のオン電圧をＶｏｎ９、抵抗素子４の抵抗値をＲ４、検知用スイッチ素子２のオン抵抗をＲｏｎ２とすると、電圧検知部５へ出力される電圧（抵抗素子４の両端の電圧Ｖ４）は、
Ｖ４＝｛Ｒ４／（Ｒｏｎ２＋Ｒ４）｝×Ｖｏｎ９
となる。

　検知用スイッチ素子２のオン抵抗は、検知用スイッチ素子２のオン状態でのドレイン端子２Ｄとソース端子２Ｓとの間の抵抗値である。検知用スイッチ素子２のオン抵抗は、検知用スイッチ素子２の温度やゲート電圧に左右されるので、抵抗素子４の両端の電圧Ｖ４に対する検知用スイッチ素子２のオン抵抗の影響をＮ（％）以下にしようとすると、抵抗素子４の抵抗値Ｒ４は、
Ｒ４≧｛（１００－Ｎ）／Ｎ｝×Ｒｏｎ２
となる。

　したがって、Ｎを１０％以下にするには、抵抗素子４の抵抗値が、検知用スイッチ素子２のオン抵抗Ｒｏｎ２の９倍以上の抵抗値であることが望ましい。

　また、電圧検知部５は、検知したオン電圧に基づいて半導体スイッチ素子９の状態を判定する機能を有している。例えば、電圧検知部５は、検知したオン電圧と閾値Ｖｔとを比較し、オン電圧が閾値Ｖｔ未満の場合、異常なしと判定し、オン電圧が閾値以上の場合、異常ありと判定する。「異常なし」とは、半導体スイッチ素子９に異常電流が流れていないことを意味する。「異常あり」とは、半導体スイッチ素子９に異常電流が流れて電圧Ｖ９が、半導体スイッチ素子９に異常電流が流れていない半導体スイッチ素子９のオン状態での電圧Ｖ９よりも大きくなっていることを意味する。電圧検知部５は、例えば、オン電圧と閾値Ｖｔとを比較するコンパレータを含む。この場合、電圧検知部５は、コンパレータの反転端子に閾値Ｖｔが入力され、非反転端子に、電圧検知部５で検知したオン電圧（抵抗素子４の両端の電圧Ｖ４）が入力されるように構成される。電圧検知部５では、電圧Ｖ４が閾値Ｖｔ以上の場合はコンパレータの出力信号がＨレベルとなり、電圧Ｖ４が閾値Ｖｔ未満の場合はコンパレータの出力信号がＬレベルとなる。電圧検知部５では、コンパレータの出力信号がＨレベルの場合、半導体スイッチ素子９に異常電流が流れていると判定している（異常あり）ことを意味し、コンパレータの出力信号がＬレベルの場合、半導体スイッチ素子９に異常電流が流れていない（異常なし）と判定していることを意味する。オン電圧測定回路１では、電圧検知部５の出力端が制御部３に接続されており、電圧検知部５の判定結果が制御部３に入力される。また、スイッチシステム１０では、電圧検知部５の出力端がスイッチ制御部１１に接続されており、電圧検知部５の判定結果がスイッチ制御部１１に入力される。

　（３）スイッチシステムの動作
　図２は、スイッチシステム１０において半導体スイッチ素子９に異常が発生していない場合の動作波形の一例を示す図である。また、図３は、スイッチシステム１０の動作の途中で半導体スイッチ素子９に異常が発生した場合の動作波形の一例を示す図である。

　図２において、Ｓ９は、スイッチ制御部１１から半導体スイッチ素子９へ与えられる制御信号である。図２において、Ｓ２は、制御部３から検知用スイッチ素子２へ与えられる制御信号である。図１～３において、Ｖ９は、半導体スイッチ素子９の第１主端子（ドレイン端子）９１と第２主端子（ソース端子）９２との間の電圧である。また、図１～３において、Ｖ２は、検知用スイッチ素子２のドレイン端子２Ｄとソース端子２Ｓとの間の電圧である。また、図１～３において、Ｖ４は、抵抗素子４の両端の電圧である。

　（３．１）半導体スイッチ素子に異常が発生していない場合の動作例
　半導体スイッチ素子９に異常が発生していない場合のスイッチシステム１０の動作例については、図２を参照して説明する。

　スイッチシステム１０では、半導体スイッチ素子９へオフ信号が与えられて半導体スイッチ素子９がオフ状態のときには、半導体スイッチ素子９の電圧Ｖ９が、電源１６と負荷１５との直列回路の両端電圧となる。また、スイッチシステム１０では、半導体スイッチ素子９がオフ状態で、かつ、検知用スイッチ素子２へオフ信号が与えられて検知用スイッチ素子２がオフ状態のときには、検知用スイッチ素子２の電圧Ｖ２が、電圧Ｖ９と略同じ電圧値となる。また、スイッチシステム１０では、半導体スイッチ素子９がオフ状態で、かつ、検知用スイッチ素子２がオフ状態のときには、抵抗素子４に電流が流れないので、電圧Ｖ４は、０Ｖとなる。

　スイッチシステム１０では、半導体スイッチ素子９へオン信号が与えられて半導体スイッチ素子９がオン状態のときには、半導体スイッチ素子９の電圧Ｖ９が、半導体スイッチ素子９のオン電圧Ｖｏｎ９となる。また、スイッチシステム１０では、半導体スイッチ素子９がオフ状態で、かつ、検知用スイッチ素子２へオン信号が与えられて検知用スイッチ素子２がオン状態のときには、検知用スイッチ素子２の電圧Ｖ２が、検知用スイッチ素子２のオン電圧Ｖｏｎ２となる。また、スイッチシステム１０では、半導体スイッチ素子９がオン状態で、かつ、検知用スイッチ素子２がオン状態のときには、抵抗素子４に電流が流れるので、電圧Ｖ４は、抵抗素子４の抵抗値と抵抗素子４に流れる電流の電流値とによって決まる電圧値となる。この電圧値は、上述の閾値Ｖｔよりも小さい。

　（３．２）動作の途中で半導体スイッチ素子に異常が発生した場合の動作
　動作の途中で半導体スイッチ素子９に異常が発生した場合のスイッチシステム１０の動作例については、図３を参照して説明する。

　スイッチシステム１０では、半導体スイッチ素子９がオン状態で、かつ、検知用スイッチ素子２がオン状態のときに、半導体スイッチ素子９に異常が発生して半導体スイッチ素子９に流れる電流が増加して半導体スイッチ素子９の電圧Ｖ９が増加すると、抵抗素子４に流れる電流も増加して抵抗素子４の電圧Ｖ４も増加する。スイッチシステム１０では、電圧検知部５において検知しているオン電圧（電圧Ｖ４）が閾値Ｖｔ以上になると、スイッチ制御部１１が半導体スイッチ素子９をオフさせるとともに、制御部３が検知用スイッチ素子２をオフさせる。これにより、スイッチシステム１０は、半導体スイッチ素子９に異常電流が流れたときに、半導体スイッチ素子９に流れる異常電流を遮断することが可能となる。

　（４）利点
　実施形態１に係るオン電圧測定回路１は、検知用スイッチ素子２と、検知用スイッチ素子２のオン抵抗よりも大きな抵抗値を有する抵抗素子４と、の直列回路を備え、この直列回路を、オン電圧の測定対象の半導体スイッチ素子９に並列接続して使用される。実施形態１に係るオン電圧測定回路１では、電圧検知部５が半導体スイッチ素子９と検知用スイッチ素子２との両方がオンされているときの抵抗素子４の両端間の電圧Ｖ４から、ドレイン端子２Ｄと基準電位端子３２との間に接続されている半導体スイッチ素子９のオン電圧を検知する。実施形態１に係るオン電圧測定回路１では、半導体スイッチ素子９のオン電圧のほとんどが抵抗素子４に印加されることとなるので、オン電圧の測定精度の向上を図ることが可能となる。

　また、実施形態１に係るオン電圧測定回路１は、電圧検知部５において、検知したオン電圧と閾値Ｖｔとを比較することにより、半導体スイッチ素子９に異常電流が流れる異常を検知可能となる。

　（実施形態１の変形例）
　以下、実施形態１の変形例に係るスイッチシステム１０について、図４に基づいて説明する。

　実施形態１の変形例に係るスイッチシステム１０の回路構成は、図１に示した実施形態１に係るスイッチシステム１０の回路構成と略同じある。変形例に係るスイッチシステム１０に関し、実施形態１に係るスイッチシステム１０と同様の構成要素には同一の符号を付して説明を省略する。

　実施形態１の変形例に係るスイッチシステム１０は、半導体スイッチ素子９を複数備えている。複数の半導体スイッチ素子９は、並列接続されている。オン電圧測定回路１では、複数の半導体スイッチ素子９の並列回路に、検知用スイッチ素子２と抵抗素子４との直列回路が接続されている。したがって、オン電圧測定回路１は、並列接続されている複数の半導体スイッチ素子９のオン電圧を測定する。これにより、オン電圧測定回路１は、並列接続されている複数の半導体スイッチ素子９で同じ電圧値となるオン電圧を測定することが可能となる。

　（実施形態２）
　以下では、実施形態２に係るオン電圧測定回路１ａを備えるスイッチシステム１０ａについて、図５に基づいて説明する。なお、実施形態２に係るオン電圧測定回路１ａ及びスイッチシステム１０ａに関し、実施形態１に係るオン電圧測定回路１及びスイッチシステム１０それぞれと同様の構成要素には同一の符号を付して説明を適宜省略する。

　スイッチシステム１０ａは、スイッチシステム１０におけるオン電圧測定回路１の代わりに、オン電圧測定回路１ａを備える。

　実施形態２に係るオン電圧測定回路１ａは、実施形態１に係るオン電圧測定回路１の制御部３の代わりに、制御部３ａを備えている。制御部３ａは、制御部３と同様に、信号出力端子３１及び基準電位端子３２を有する。制御部３ａは、実施形態１に係るオン電圧測定回路１と同様に検知用スイッチ素子２を制御するだけでなく、半導体スイッチ素子９も制御する。すなわち、制御部３ａは、実施形態１に係るオン電圧測定回路１を備えるスイッチシステム１０におけるスイッチ制御部１１の機能も有している。制御部３ａは、検知用スイッチ素子２と半導体スイッチ素子９との両方に接続されている。より詳細には、制御部３ａの信号出力端子３１は、検知用スイッチ素子２のゲート端子２Ｇと、半導体スイッチ素子９の制御端子（ゲート端子）９０と、に接続されている。また、制御部３ａの基準電位端子３２は、抵抗素子４を介して検知用スイッチ素子２のソース端子２Ｓに接続されている。また、基準電位端子３２は、半導体スイッチ素子９の第２主端子９２に接続されている。オン電圧測定回路１ａを備えるスイッチシステム１０ａは、実施形態１に係るオン電圧測定回路１を備えるスイッチシステム１０におけるスイッチ制御部１１を備えていない。

　実施形態２に係るオン電圧測定回路１ａは、半導体スイッチ素子９のオン、オフのタイミングに合わせて検知用スイッチ素子２をオン、オフさせる制御が容易となる。また、実施形態２に係るオン電圧測定回路１ａを備えるスイッチシステム１０ａは、実施形態１に係るオン電圧測定回路１を備えるスイッチシステム１０と比べて、部品点数を削減することが可能となる。

　（実施形態３）
　以下では、実施形態３に係るオン電圧測定回路１ｂを備えるスイッチシステム１０ｂについて、図６に基づいて説明する。なお、実施形態３に係るオン電圧測定回路１ｂ及びスイッチシステム１０ｂに関し、実施形態１に係るオン電圧測定回路１及びスイッチシステム１０それぞれと同様の構成要素には同一の符号を付して説明を適宜省略する。

　実施形態３に係るオン電圧測定回路１ｂは、実施形態１に係るオン電圧測定回路１の電圧検知部５の代わりに、電圧検知部５ｂを備えている。また、実施形態３に係るオン電圧測定回路１ｂを備えるスイッチシステム１０ｂは、温度検出部１９を更に備える。温度検出部１９は、半導体スイッチ素子９の温度を検出する。温度検出部１９は、例えば、サーミスタである。温度検出部１９は、サーミスタに限らず、例えば、ダイオードであってもよい。

　半導体スイッチ素子９のオン抵抗は、半導体スイッチ素子９の温度上昇により増加することがある。半導体スイッチ素子９では、オン抵抗が異なると、オン電圧が同じでも実際に流れている電流の電流値が異なる傾向にある。半導体スイッチ素子９では、そのオン抵抗が大きいほど、半導体スイッチ素子９に流れる電流の電流値が小さくなる傾向にある。

　電圧検知部５ｂは、検知したオン電圧と比較する閾値Ｖｔを、温度検出部１９による検出温度に応じて補正する。ここにおいて、電圧検知部５ｂは、検出温度が高くなるにつれて閾値Ｖｔを高い電圧値に補正する。

　実施形態３に係るオン電圧測定回路１ｂは、電圧検知部５ｂにおいて、検知したオン電圧を、半導体スイッチ素子９の温度変化に応じて補正することが可能となる。これにより、オン電圧測定回路１ｂを備えるスイッチシステム１０ｂでは、半導体スイッチ素子９に異常電流が流れた場合に半導体スイッチ素子９の電流を遮断するときの遮断電流値のばらつきを抑制することが可能となる。

　（実施形態４）
　以下では、実施形態４に係るオン電圧測定回路１ｃを備えるスイッチシステム１０ｃについて、図７及び８に基づいて説明する。なお、実施形態４に係るオン電圧測定回路１ｃ及びスイッチシステム１０ｃに関し、実施形態１に係るオン電圧測定回路１及びスイッチシステム１０それぞれと同様の構成要素には同一の符号を付して説明を適宜省略する。図８は、スイッチシステム１０ｃにおいて半導体スイッチ素子９に異常が発生していない場合の動作波形の一例を示す図であり、各波形の見方は図２と同様である。

　オン電圧測定回路１ｃでは、制御部３は、半導体スイッチ素子９がオンした後に検知用スイッチ素子２をオンさせる。

　オン電圧測定回路１ｃは、ゲート抵抗１２１と、ゲートキャパシタ１２２と、を更に備える。ゲート抵抗１２１は、制御部３の信号出力端子３１と検知用スイッチ素子２のゲート端子２Ｇとの間に接続されている。ゲートキャパシタ１２２は、検知用スイッチ素子２のゲート端子２Ｇとソース端子２Ｓとの間に接続されている。スイッチシステム１０ｃは、スイッチ制御部１１の代わりにドライバ１１０を備え、抵抗１１１と、キャパシタ１１２と、を更に備える。半導体スイッチ素子９では、制御端子９０が抵抗１１１を介してドライバ１１０に接続され、制御端子９０と第２主端子９２との間にキャパシタ１１２が接続されている。オン電圧測定回路１ｃでは、ゲート抵抗１２１（の抵抗値）とゲートキャパシタ１２２（の容量）とで決まる時定数が、抵抗１１１（の抵抗値）とキャパシタ１１２（の容量）とで決まる時定数よりも大きい。これにより、オン電圧測定回路１ｃでは、図８に示すように、半導体スイッチ素子９の制御端子９０の電圧ＶＧ９が閾値電圧Ｖｔｈ９に到達する第１タイミングと、検知用スイッチ素子２のゲート端子２Ｇの電圧ＶＧ２が閾値電圧Ｖｔｈ２に到達する第２タイミングと、を異ならせることが可能となる。第２タイミングは、第１タイミングよりも遅いタイミングである。なお、オン電圧測定回路１ｃは、制御部３とドライバ１１０とを制御する制御回路を備えていてもよいし、制御部３がドライバ１１０の動作情報に基づいて動作するように構成されていてもよい。

　実施形態１に係るオン電圧測定回路１（図１参照）では、抵抗素子４の両端の電圧Ｖ４が、半導体スイッチ素子９の第２主端子９２に接続されている配線の寄生インダクタンスの影響を受けやすくなることがある。より詳細には、実施形態１に係るオン電圧測定回路１では、半導体スイッチ素子９がターンオンした直後に寄生インダクタンスと半導体スイッチ素子９に流れる電流の電流変化率とに起因して発生する起電力が大きくなり、電圧Ｖ４が大きくなる傾向にある。図９は、寄生インダクタンスを有する寄生インダクタＬ１を含めたオン電圧測定回路１を備えるスイッチシステム１０の等価回路である。図１０は、図９の等価回路におけるスイッチシステム１０の動作の一例を示す波形図である。図１０は、スイッチシステム１０において半導体スイッチ素子９に異常が発生していない場合の動作波形の一例を示す図であり、各波形の見方は図２と同様である。図９及び１０において、ＶＬ１は、寄生インダクタＬ１の起電力である。図１０から分るように、半導体スイッチ素子９がターンオンした直後にはＶ９＋ＶＬ１がオン電圧Ｖｏｎ９よりも大きな電圧値となり、抵抗素子４の両端の電圧Ｖ４が閾値Ｖｔよりも大きくなることがある。

　これに対して、実施形態４に係るオン電圧測定回路１ｃでは、半導体スイッチ素子９がターンオンしてから一点時間Ｔ１の間は抵抗素子４に電圧が印加されないので、電圧検知部５により検知されるオン電圧の測定精度を向上させることが可能となる。より詳細には、実施形態４に係るオン電圧測定回路１ｃは、半導体スイッチ素子９に異常電流が流れていないときに電圧検知部５で検知されるオン電圧が寄生インダクタＬ１の起電力の影響を受けにくくなる。これにより、実施形態４に係るオン電圧測定回路１ｃは、半導体スイッチ素子９に異常電流が流れていないときに電圧検知部５で検知されるオン電圧が閾値Ｖｔ以上となることを抑制することが可能となる。一点時間Ｔ１は、第１タイミングと第２タイミングとの時間差に対応する時間である。

　オン電圧測定回路１ｃでは、半導体スイッチ素子９がオンした後に検知用スイッチ素子２をオンさせるために、ゲート抵抗１２１とゲートキャパシタ１２２とで決まる時定数を、抵抗１１１とキャパシタ１１２とで決まる時定数よりも大きくしてあるが、これに限らない。例えば、オン電圧測定回路１ｃは、検知用スイッチ素子２の閾値電圧Ｖｔｈ２を半導体スイッチ素子９の閾値電圧Ｖｔｈ９よりも大きくすることで、半導体スイッチ素子９がオンした後に検知用スイッチ素子２をオンさせるように構成されていてもよい。

　また、オン電圧測定回路１ｃでは、図１１に示すように制御信号Ｓ２（におけるオン信号の立ち上がり時点）を制御信号Ｓ９（におけるオン信号の立ち上がり時点）よりも遅らせることでも同様の動作が可能となる。

　（実施形態５）
　以下では、実施形態５に係るオン電圧測定回路１ｄを備えるスイッチシステム１０ｄについて、図１２及び１３に基づいて説明する。なお、実施形態５に係るオン電圧測定回路１ｄ及びスイッチシステム１０ｄに関し、実施形態１に係るオン電圧測定回路１及びスイッチシステム１０それぞれと同様の構成要素には同一の符号を付して説明を適宜省略する。図１３は、スイッチシステム１０ｄにおいて半導体スイッチ素子９に異常が発生していない場合の動作波形の一例を示す図であり、各波形の見方は図２と同様である。

　オン電圧測定回路１ｄでは、半導体スイッチ素子９がオンされる前に検知用スイッチ素子２をオンさせる。

　オン電圧測定回路１ｄは、ゲート抵抗１２１と、ゲートキャパシタ１２２と、を更に備える。ゲート抵抗１２１は、信号出力端子３１と検知用スイッチ素子２のゲート端子２Ｇとの間に接続されている。ゲートキャパシタ１２２は、検知用スイッチ素子２のゲート端子２Ｇとソース端子２Ｓとの間に接続されている。半導体スイッチ素子９では、制御端子９０が抵抗１１１を介してドライバ１１０に接続され、制御端子９０と第２主端子９２との間にキャパシタ１１２が接続されている。オン電圧測定回路１ｄでは、ゲート抵抗１２１（の抵抗値）とゲートキャパシタ１２２（の容量）とで決まる時定数が、抵抗１１１（の抵抗値）とキャパシタ１１２（の容量）とで決まる時定数よりも小さい。

　オン電圧測定回路１ｄでは、半導体スイッチ素子９がオンされる前に検知用スイッチ素子２をオンさせるので、半導体スイッチ素子９のオン時にオン抵抗が増加する電流コラプスが発生した場合に、電流コラプスの影響による半導体スイッチ素子９のオン電圧の時間変化を検知することが可能となる。

　オン電圧測定回路１ｄでは、半導体スイッチ素子９がオンされる前に検知用スイッチ素子２をオンさせるために、ゲート抵抗１２１とゲートキャパシタ１２２とで決まる時定数を、抵抗１１１とキャパシタ１１２とで決まる時定数よりも小さくしてあるが、これに限らない。例えば、オン電圧測定回路１ｄは、検知用スイッチ素子２の閾値電圧Ｖｔｈ２を半導体スイッチ素子９の閾値電圧Ｖｔｈ９よりも小さくすることで、半導体スイッチ素子９がオンされる前に検知用スイッチ素子２をオンさせるように構成されていてもよい。

　また、オン電圧測定回路１ｄでは、図１４に示すように制御信号Ｓ９（におけるオン信号の立ち上がり時点）を制御信号Ｓ２（におけるオン信号の立ち上がり時点）よりも遅らせることでも同様の動作が可能となる。

　（実施形態６）
　以下では、実施形態６に係るオン電圧測定回路１ｅを備えるスイッチシステム１０ｅについて、図１５に基づいて説明する。なお、実施形態６に係るオン電圧測定回路１ｅは、測定対象の半導体スイッチ素子９ｅが双方向スイッチ素子である点と、検知用スイッチ素子２と制御部３と抵抗素子４と電圧検知部５とのセットと同様のセットを２つ備えている点と、で実施形態１に係るオン電圧測定回路１と相違する。

　オン電圧測定回路１ｅは、第１制御端子９０Ａと、第１制御端子９０Ａに対応する第１主端子９１Ａと、第２制御端子９０Ｂと、第２制御端子９０Ｂに対応する第２主端子９２Ｂと、を有する半導体スイッチ素子９ｅのオン電圧を測定する。オン電圧は、半導体スイッチ素子９ｅのオン状態での第１主端子９１Ａと第２主端子９２Ｂとの間の電圧である。

　半導体スイッチ素子９ｅは、デュアルゲート型のＧａＮ系ＧＩＴである。ＧａＮ系ＧＩＴは、例えば、ＧａＮ系ＧＩＴチップと、パッケージと、を含む。ＧａＮ系ＧＩＴチップは、例えば、基板と、バッファ層と、第１窒化物半導体層と、第２窒化物半導体層と、第１ソース電極と、第１ゲート電極と、第２ゲート電極と、第２ソース電極と、第１ｐ型層と、第２ｐ型層と、を備える。第１窒化物半導体層は、例えば、ＧａＮ層である。第２窒化物半導体層は、例えば、ＡｌＧａＮ層である。第１ｐ型層は、例えば、ｐ型ＡｌＧａＮ層である。第２ｐ型層は、例えば、ｐ型ＡｌＧａＮ層である。第１窒化物半導体層は、バッファ層を介して基板上に形成されている。第２窒化物半導体層は、第１窒化物半導体層上に形成されている。第２窒化物半導体層のバンドギャップは、第１窒化物半導体層のバンドギャップよりも大きい。第１ソース電極は、第２窒化物半導体層上に形成されている。第１ゲート電極は、第２窒化物半導体層上に形成されており、第１ソース電極から離れている。第２ゲート電極は、第２窒化物半導体層上に形成されており、第１ゲート電極から見て第１ソース電極とは反対側において第１ゲート電極から離れている。第２ソース電極は、第２窒化物半導体層上に形成されており、第２ゲート電極から見て第１ゲート電極とは反対側において第２ゲート電極から離れている。第１ｐ型層は、第１ゲート電極と第２窒化物半導体層との間に介在している。第２ｐ型層は、第２ゲート電極と第２窒化物半導体層との間に介在している。第１ｐ型層及び第２ｐ型層は、第２窒化物半導体層の表面の一部のみを覆っている。半導体スイッチ素子９ｅにおける第１制御端子９０Ａは、第１ゲート電極が接続されている第１ゲート端子である。第２制御端子９０Ｂは、第２ゲート電極が接続されている第２ゲート端子である。第１主端子９１Ａは、第１ソース電極が接続されている第１ソース端子である。第２主端子９２Ｂは、第２ソース電極が接続されている第２ソース端子である。

　オン電圧測定回路１ｅは、第１検知用スイッチ素子２Ａと、第１制御部３Ａと、第１抵抗素子４Ａと、第１電圧検知部５Ａと、第２検知用スイッチ素子２Ｂと、第２制御部３Ｂと、第２抵抗素子４Ｂと、第２電圧検知部５Ｂと、を備える。第１検知用スイッチ素子２Ａは、第１ドレイン端子２ＡＤ、第１ソース端子２ＡＳ及び第１ゲート端子２ＡＧを有する。第１制御部３Ａは、第１信号出力端子３１Ａ及び第１基準電位端子３２Ａを有し、第１検知用スイッチ素子２Ａを制御する。第１抵抗素子４Ａは、第１ソース端子２ＡＳと第１基準電位端子３２Ａとの間に接続されている。第２検知用スイッチ素子２Ｂは、第２ドレイン端子２ＢＤ、第２ソース端子２ＢＳ及び第２ゲート端子２ＢＧを有する。第２制御部３Ｂは、第２信号出力端子３１Ｂ及び第２基準電位端子３２Ｂを有し、第２検知用スイッチ素子２Ｂを制御する。第２抵抗素子４Ｂは、第２ソース端子２ＢＳと第２基準電位端子３２Ｂとの間に接続されている。オン電圧測定回路１ｅでは、第１検知用スイッチ素子２Ａの第１ドレイン端子２ＡＤと第２検知用スイッチ素子２Ｂの第２ドレイン端子２ＢＤとが接続されている。

　第１検知用スイッチ素子２Ａ及び第２検知用スイッチ素子２Ｂの各々は、ノーマリオフ型のスイッチ素子である。ここで、第１検知用スイッチ素子２Ａ及び第２検知用スイッチ素子２Ｂの各々は、実施形態１に係るオン電圧測定回路１における検知用スイッチ素子２と同様、ノーマリオフ型のＪＦＥＴである。より詳細には、第１検知用スイッチ素子２Ａ及び第２検知用スイッチ素子２Ｂの各々は、ＧａＮ系ＧＩＴである。図１５において、Ｖ２Ａは、第１検知用スイッチ素子２Ａの第１ドレイン端子２ＡＤと第１ソース端子２ＡＳとの間の電圧である。また、図１５において、Ｖ２Ｂは、第２検知用スイッチ素子２Ｂの第２ドレイン端子２ＢＤと第２ソース端子２ＢＳとの間の電圧である。

　第１制御部３Ａは、半導体スイッチ素子９ｅがオフされているときに第１検知用スイッチ素子２Ａをオフさせ、半導体スイッチ素子９ｅがオンされているときに第１検知用スイッチ素子２Ａをオンさせる。第１電圧検知部５Ａは、半導体スイッチ素子９ｅと第１検知用スイッチ素子２Ａとの両方がオンされているときの第１抵抗素子４Ａの両端間の電圧Ｖ４Ａから、第１ドレイン端子２ＡＤと第１基準電位端子３２Ａとの間に接続されている半導体スイッチ素子９ｅのオン電圧を検知する。ここにおいて、第１電圧検知部５Ａが検知する半導体スイッチ素子９ｅのオン電圧は、半導体スイッチ素子９ｅのオン電圧の半分の電圧である。

　第１制御部３Ａでは、第１信号出力端子３１Ａが第１検知用スイッチ素子２Ａの第１ゲート端子２ＡＧに接続されている。また、第１制御部３Ａでは、第１基準電位端子３２Ａが第１抵抗素子４Ａを介して第１検知用スイッチ素子２Ａの第１ソース端子２ＡＳに接続されている。第１制御部３Ａは、第１検知用スイッチ素子２Ａをオンさせる場合に、制御信号として第１検知用スイッチ素子２Ａをオンさせるオン信号を出力する。第１検知用スイッチ素子２Ａをオンさせるオン信号は、第１検知用スイッチ素子２Ａのゲート電圧（第１ゲート端子２ＡＧと第１ソース端子２ＡＳとの間の電圧）が第１検知用スイッチ素子２Ａの閾値電圧よりも大きくなるような電圧レベル（例えば、５Ｖ）の電圧信号である。第１制御部３Ａは、第１検知用スイッチ素子２Ａをオフさせる場合に、制御信号として第１検知用スイッチ素子２Ａをオフさせるオフ信号を出力する。第１検知用スイッチ素子２Ａをオフさせるオフ信号は、第１検知用スイッチ素子２Ａのゲート電圧（第１ゲート端子２ＡＧと第１ソース端子２ＡＳ）が第１検知用スイッチ素子２Ａの閾値電圧未満となるような電圧レベル（例えば、０Ｖ）の電圧信号である。

　また、第１制御部３Ａは、第１電圧検知部５Ａに接続されている。第１制御部３Ａは、第１電圧検知部５Ａにより検知されたオン電圧に基づいて第１検知用スイッチ素子２Ａを制御する。より詳細には、第１制御部３Ａは、第１電圧検知部５Ａにより検知されたオン電圧が閾値以上になると、第１検知用スイッチ素子２Ａをオフさせる。オン電圧測定回路１ｅを備えるスイッチシステム１０ｅでは、第１スイッチ制御部１１Ａは、第１電圧検知部５Ａにより検知されたオン電圧が閾値以上になると、半導体スイッチ素子９ｅをオフさせる。閾値は、半導体スイッチ素子９ｅのオン状態での異常検知用に設定されている電圧値である。

　第１制御部３Ａは、第１検知用スイッチ素子２Ａへ制御信号を与える駆動回路を含んでいるが、これに限らない。

　第１制御部３Ａは、コンピュータシステムを含んでいる。コンピュータシステムは、１又は複数のコンピュータを有している。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における第１制御部３Ａの機能の少なくとも一部が実現される。プログラムは、コンピュータシステムのメモリに予め記録されていてもよいが、電気通信回線を通じて提供されてもよいし、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ（磁気ディスク）等の非一時的記録媒体に記録されて提供されてもよい。コンピュータシステムのプロセッサは、半導体集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）を含む１乃至複数の電子回路で構成される。複数の電子回路は、１つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。

　第１抵抗素子４Ａの抵抗値は、第１検知用スイッチ素子２Ａのオン抵抗よりも大きい。第１抵抗素子４Ａの抵抗値は、例えば、第１検知用スイッチ素子２Ａのオン抵抗の１０倍である。

　第１電圧検知部５Ａは、第１抵抗素子４Ａの両端間に接続されている。第１電圧検知部５Ａは、半導体スイッチ素子９ｅと第１検知用スイッチ素子２Ａとの両方がオンされているときの第１抵抗素子４Ａの両端間の電圧Ｖ４Ａから、第１ドレイン端子２ＡＤと第１基準電位端子３２Ａとの間に接続されている半導体スイッチ素子９ｅのオン電圧を検知する。ここにおいて、第１電圧検知部５Ａが検知する半導体スイッチ素子９ｅのオン電圧は、半導体スイッチ素子９ｅのオン電圧の半分の電圧である。

　また、第１電圧検知部５Ａは、検知したオン電圧に基づいて半導体スイッチ素子９ｅの状態を判定する機能を有している。例えば、第１電圧検知部５Ａは、検知したオン電圧と閾値とを比較し、オン電圧が閾値未満の場合、異常なしと判定し、オン電圧が閾値以上の場合、異常ありと判定する。「異常なし」とは、半導体スイッチ素子９ｅに異常電流が流れていないことを意味する。「異常あり」とは、半導体スイッチ素子９ｅに異常電流が流れて電圧Ｖ９が、半導体スイッチ素子９ｅに異常電流が流れていない半導体スイッチ素子９ｅのオン状態での電圧Ｖ９よりも大きくなっていることを意味する。第１電圧検知部５Ａは、例えば、オン電圧と閾値とを比較する第１コンパレータを含む。この場合、第１電圧検知部５Ａは、第１コンパレータの反転端子に閾値が入力され、非反転端子に、第１電圧検知部５Ａで検知したオン電圧（第１抵抗素子４Ａの両端の電圧Ｖ４Ａ）が入力されるように構成される。第１電圧検知部５Ａでは、電圧Ｖ４Ａが閾値以上の場合は第１コンパレータの出力信号がＨレベルとなり、電圧Ｖ４Ａが閾値未満の場合は第１コンパレータの出力信号がＬレベルとなる。第１電圧検知部５Ａでは、第１コンパレータの出力信号がＨレベルの場合、半導体スイッチ素子９ｅに異常電流が流れていると判定している（異常あり）ことを意味し、第１コンパレータの出力信号がＬレベルの場合、半導体スイッチ素子９ｅに異常電流が流れていない（異常なし）と判定していることを意味する。オン電圧測定回路１ｅでは、第１電圧検知部５Ａの出力端が第１制御部３Ａに接続されており、第１電圧検知部５Ａの判定結果が第１制御部３Ａに入力される。また、スイッチシステム１０ｅでは、第１電圧検知部５Ａの出力端が第１スイッチ制御部１１Ａに接続されており、第１電圧検知部５Ａの判定結果が第１スイッチ制御部１１Ａに入力される。

　オン電圧測定回路１ｅは、第１制御部３Ａと第１電圧検知部５Ａとに電源電圧を供給する第１直流電源Ｅ１を備えている。

　第２制御部３Ｂは、半導体スイッチ素子９ｅがオフされているときに第２検知用スイッチ素子２Ｂをオフさせ、半導体スイッチ素子９ｅがオンされているときに第２検知用スイッチ素子２Ｂをオンさせる。第２電圧検知部５Ｂは、半導体スイッチ素子９ｅと第２検知用スイッチ素子２Ｂとの両方がオンされているときの第２抵抗素子４Ｂの両端間の電圧Ｖ４Ｂから、第２ドレイン端子２ＢＤと第２基準電位端子３２Ｂとの間に接続されている半導体スイッチ素子９ｅのオン電圧を検知する。ここにおいて、第２電圧検知部５Ｂが検知する半導体スイッチ素子９ｅのオン電圧は、半導体スイッチ素子９ｅのオン電圧の半分の電圧である。

　第２制御部３Ｂでは、第２信号出力端子３１Ｂが第２検知用スイッチ素子２Ｂの第２ゲート端子２ＢＧに接続されている。また、第２制御部３Ｂでは、第２基準電位端子３２Ｂが第２抵抗素子４Ｂを介して第２検知用スイッチ素子２Ｂの第２ソース端子２ＢＳに接続されている。第２制御部３Ｂは、第２検知用スイッチ素子２Ｂをオンさせる場合に、制御信号として第２検知用スイッチ素子２Ｂをオンさせるオン信号を出力する。第２検知用スイッチ素子２Ｂをオンさせるオン信号は、第２検知用スイッチ素子２Ｂのゲート電圧（第２ゲート端子２ＢＧと第２ソース端子２ＢＳとの間の電圧）が第２検知用スイッチ素子２Ｂの閾値電圧よりも大きくなるような電圧レベル（例えば、５Ｖ）の電圧信号である。第２制御部３Ｂは、第２検知用スイッチ素子２Ｂをオフさせる場合に、制御信号として第２検知用スイッチ素子２Ｂをオフさせるオフ信号を出力する。第２検知用スイッチ素子２Ｂをオフさせるオフ信号は、第２検知用スイッチ素子２Ｂのゲート電圧（第２ゲート端子２ＢＧと第２ソース端子２ＢＳ）が第２検知用スイッチ素子２Ｂの閾値電圧未満となるような電圧レベル（例えば、０Ｖ）の電圧信号である。

　また、第２制御部３Ｂは、第２電圧検知部５Ｂに接続されている。第２制御部３Ｂは、第２電圧検知部５Ｂにより検知されたオン電圧に基づいて第２検知用スイッチ素子２Ｂを制御する。より詳細には、第２制御部３Ｂは、第２電圧検知部５Ｂにより検知されたオン電圧が閾値以上になると、第２検知用スイッチ素子２Ｂをオフさせる。オン電圧測定回路１ｅを備えるスイッチシステム１０ｅでは、第２スイッチ制御部１１Ｂは、第２電圧検知部５Ｂにより検知されたオン電圧が閾値以上になると、半導体スイッチ素子９ｅをオフさせる。閾値は、半導体スイッチ素子９ｅのオン状態での異常検知用に設定されている電圧値である。

　第２制御部３Ｂは、第２検知用スイッチ素子２Ｂへ制御信号を与える第２駆動回路を含んでいるが、これに限らない。

　第２制御部３Ｂは、コンピュータシステムを含んでいる。コンピュータシステムは、１又は複数のコンピュータを有している。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における第２制御部３Ｂの機能の少なくとも一部が実現される。プログラムは、コンピュータシステムのメモリに予め記録されていてもよいが、電気通信回線を通じて提供されてもよいし、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ（磁気ディスク）等の非一時的記録媒体に記録されて提供されてもよい。コンピュータシステムのプロセッサは、半導体集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）を含む１乃至複数の電子回路で構成される。複数の電子回路は、１つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。

　第２抵抗素子４Ｂの抵抗値は、第２検知用スイッチ素子２Ｂのオン抵抗よりも大きい。第２抵抗素子４Ｂの抵抗値は、例えば、第２検知用スイッチ素子２Ｂのオン抵抗の１０倍である。第２抵抗素子４Ｂの抵抗値は、第１抵抗素子４Ａの抵抗値と同じである。ここにおいて、「同じ」とは、厳密に同じである場合のみに限定されず、例えば、第２抵抗素子４Ｂの抵抗値が第１抵抗素子４Ａの抵抗値の±５％の範囲内であればよい。

　第２電圧検知部５Ｂは、第２抵抗素子４Ｂの両端間に接続されている。第２電圧検知部５Ｂは、半導体スイッチ素子９ｅと第２検知用スイッチ素子２Ｂとの両方がオンされているときの第２抵抗素子４Ｂの両端間の電圧Ｖ４Ｂから、第２ドレイン端子２ＢＤと第２基準電位端子３２Ｂとの間に接続されている半導体スイッチ素子９ｅのオン電圧を検知する。ここにおいて、第２電圧検知部５Ｂが検知する半導体スイッチ素子９ｅのオン電圧は、半導体スイッチ素子９ｅのオン電圧の半分の電圧である。

　また、第２電圧検知部５Ｂは、検知したオン電圧に基づいて半導体スイッチ素子９ｅの状態を判定する機能を有している。例えば、第２電圧検知部５Ｂは、検知したオン電圧と閾値とを比較し、オン電圧が閾値未満の場合、異常なしと判定し、オン電圧が閾値以上の場合、異常ありと判定する。「異常なし」とは、半導体スイッチ素子９ｅに異常電流が流れていないことを意味する。「異常あり」とは、半導体スイッチ素子９ｅに異常電流が流れて電圧Ｖ９が、半導体スイッチ素子９ｅに異常電流が流れていない半導体スイッチ素子９ｅのオン状態での電圧Ｖ９よりも大きくなっていることを意味する。第２電圧検知部５Ｂは、例えば、オン電圧と閾値とを比較する第２コンパレータを含む。この場合、第２電圧検知部５Ｂは、第２コンパレータの反転端子に閾値が入力され、非反転端子に、第２電圧検知部５Ｂで検知したオン電圧（第２抵抗素子４Ｂの両端の電圧Ｖ４Ｂ）が入力されるように構成される。第２電圧検知部５Ｂでは、電圧Ｖ４Ｂが閾値以上の場合は第２コンパレータの出力信号がＨレベルとなり、電圧Ｖ４Ｂが閾値未満の場合は第２コンパレータの出力信号がＬレベルとなる。第２電圧検知部５Ｂでは、第２コンパレータの出力信号がＨレベルの場合、半導体スイッチ素子９ｅに異常電流が流れていると判定している（異常あり）ことを意味し、第２コンパレータの出力信号がＬレベルの場合、半導体スイッチ素子９ｅに異常電流が流れていない（異常なし）と判定していることを意味する。オン電圧測定回路１ｅでは、第２電圧検知部５Ｂの出力端が第２制御部３Ｂに接続されており、第２電圧検知部５Ｂの判定結果が第２制御部３Ｂに入力される。また、スイッチシステム１０ｅでは、第２電圧検知部５Ｂの出力端が第２スイッチ制御部１１Ｂに接続されており、第２電圧検知部５Ｂの判定結果が第２スイッチ制御部１１Ｂに入力される。

　オン電圧測定回路１ｅは、第２制御部３Ｂと第２電圧検知部５Ｂとに電源電圧を供給する第２直流電源Ｅ２を更に備えている。

　オン電圧測定回路１ｅを備えるスイッチシステム１０ｅでは、双方向スイッチ素子である半導体スイッチ素子９ｅの第１主端子（第１ソース端子）９１Ａと第２主端子（第２ソース端子）９２Ｂとの間に、例えば、負荷１５と電源１６との直列回路を含む負荷回路が接続される。電源１６は、例えば、交流電源である。

　オン電圧測定回路１ｅでは、第１電圧検知部５Ａは、半導体スイッチ素子９ｅの第２主端子９２Ｂから第１主端子９１Ａに向かう向きに電流が流れているときに、半導体スイッチ素子９ｅのオン電圧を測定する。ここにおいて、第１電圧検知部５Ａは、半導体スイッチ素子９ｅのオン電圧の半分の電圧を測定する。また、第１電圧検知部５Ａは、半導体スイッチ素子９ｅの第２主端子９２Ｂから第１主端子９１Ａに向かう向きに電流が流れているときに、半導体スイッチ素子９ｅに異常電流が流れているか否かを判定する。

　オン電圧測定回路１ｅでは、第２電圧検知部５Ｂは、半導体スイッチ素子９ｅの第１主端子９１Ａから第２主端子９２Ｂに向かう向きに電流が流れているときに、半導体スイッチ素子９ｅのオン電圧を測定する。ここにおいて、第２電圧検知部５Ｂは、半導体スイッチ素子９ｅのオン電圧の半分の電圧を測定する。また、第２電圧検知部５Ｂは、半導体スイッチ素子９ｅの第１主端子９１Ａから第２主端子９２Ｂに向かう向きに電流が流れているときに、半導体スイッチ素子９ｅに異常電流が流れているか否かを判定する。

　以上説明した実施形態６に係るオン電圧測定回路１ｅは、オン電圧の測定精度の向上を図ることが可能となる。ここにおいて、オン電圧測定回路１ｅでは、半導体スイッチ素子９ｅに流れる電流の向きにかかわらず半導体スイッチ素子９ｅのオン電圧を測定することができる。また、オン電圧測定回路１ｅでは、半導体スイッチ素子９ｅに流れる電流の向きにかかわらず半導体スイッチ素子９ｅに異常電流が流れているか否かを判定することが可能となる。

　また、デュアルゲート型のＧａＮ系ＧＩＴは、第１ソース電極と第２ソース電極に関して、Ｈレベル側とＬレベル側が規定されておらず、特許文献１に開示された、ダイオードを使用した保護回路を適応できない。これに対し、実施形態６に係るオン電圧測定回路１ｅは、デュアルゲート型のＧａＮ系ＧＩＴに適応可能な双方向対応のオン電圧検知回路となる。

　（実施形態７）
　以下では、実施形態７に係るオン電圧測定回路１ｆを備えるスイッチシステム１０ｆについて、図１６に基づいて説明する。実施形態７に係るオン電圧測定回路１ｆ及びスイッチシステム１０ｆに関し、実施形態６に係るオン電圧測定回路１ｅ及びスイッチシステム１０ｅそれぞれと同様の構成要素には同一の符号を付して説明を適宜省略する。

　オン電圧測定回路１ｆは、オン電圧測定回路１ｅの回路構成に対して、第１ダイオードＤ１と、第２ダイオードＤ２と、を更に備える点で、オン電圧測定回路１ｅと相違する。

　第１ダイオードＤ１は、第１抵抗素子４Ａに並列接続されている。第１ダイオードＤ１は、第１アノード及び第１カソードを有し、第１アノードが第１基準電位端子３２Ａに接続され、第１カソードが第１検知用スイッチ素子２Ａの第１ソース端子２ＡＳに接続されている。

　第２ダイオードＤ２は、第２抵抗素子４Ｂに並列接続されている。第２ダイオードＤ２は、第２アノード及び第２カソードを有し、第２アノードが第２基準電位端子３２Ｂに接続され、第２カソードが第２検知用スイッチ素子２Ｂの第２ソース端子２ＢＳに接続されている。第２ダイオードＤ２の順方向電圧は、第１ダイオードＤ１の順方向電圧と同じである。ここにおいて、「同じ」とは、厳密に同じである場合のみに限定されず、例えば、第２ダイオードＤ２の順方向電圧が、第１ダイオードＤ１の順方向電圧の±１０％の範囲内であればよい。

　オン電圧測定回路１ｆでは、第１ダイオードＤ１により第１抵抗素子４Ａの両端の電圧をクランプすることができる。第１検知用スイッチ素子２Ａに流れる電流をＩ１とし、第１検知用スイッチ素子２Ａのオン抵抗をＲｏｎ２Ａとし、第１ダイオードＤ１の順方向電圧をＶＦ１とすると、第１電圧検知部５Ａにより検知されるオン電圧は、
Ｉ１×Ｒｏｎ２Ａ－ＶＦ１
となる。したがって、第１電圧検知部５Ａにより検知されるオン電圧は、Ｉ１×Ｒｏｎ２Ａが２×ＶＦ１よりも大きければ、電流Ｉ１の増加に伴い増大する。

　オン電圧測定回路１ｆでは、第２ダイオードＤ２により第２抵抗素子４Ｂの両端の電圧をクランプすることができる。第２検知用スイッチ素子２Ｂに流れる電流をＩ２とし、第２検知用スイッチ素子２Ｂのオン抵抗をＲｏｎ２Ｂとし、第２ダイオードＤ２の順方向電圧をＶＦ２とすると、第２電圧検知部５Ｂにより検知されるオン電圧は、
Ｉ２×Ｒｏｎ２Ｂ－ＶＦ２
となる。したがって、第２電圧検知部５Ｂにより検知されるオン電圧は、Ｉ２×Ｒｏｎ２Ｂが２×ＶＦ２よりも大きければ、電流Ｉ２の増加に伴い増大する。

　実施形態７に係るオン電圧測定回路１ｆは、オン電圧の測定精度の向上を図ることが可能となる。

　また、実施形態７に係るオン電圧測定回路１ｆは、第１ダイオードＤ１及び第２ダイオードＤ２それぞれがクランプ回路を構成するので、第１検知用スイッチ素子２Ａ及び第２検知用スイッチ素子２Ｂを能動的に制御する必要がなく、部品点数の削減につながる。

　（実施形態８）
　以下では、実施形態８に係るオン電圧測定回路１ｇを備えるスイッチシステム１０ｇについて、図１７、１８Ａ及び１８Ｂに基づいて説明する。実施形態８に係るオン電圧測定回路１ｇ及びスイッチシステム１０ｇに関し、実施形態６に係るオン電圧測定回路１ｅ及びスイッチシステム１０ｅそれぞれと同様の構成要素には同一の符号を付して説明を適宜省略する。

　オン電圧測定回路１ｇは、オン電圧測定回路１ｅの回路構成に対して、第１キャパシタＣ１と、第２キャパシタＣ２と、を更に備える点で、オン電圧測定回路１ｅと相違する。

　第１キャパシタＣ１は、第１抵抗素子４Ａに並列接続されている。第２キャパシタＣ２は、第２抵抗素子４Ｂに並列接続されている。第２キャパシタＣ２のキャパシタンスは、第１キャパシタＣ１のキャパシタンスと同じである。ここにおいて、「同じ」とは、厳密に同じである場合のみに限定されず、例えば、第２キャパシタＣ２のキャパシタンスが第１キャパシタＣ１のキャパシタンスの±１０％の範囲内であればよい。

　実施形態６に係るオン電圧測定回路１ｅ（図１５参照）では、例えば、第１検知用スイッチ素子２Ａをターンオンさせるときに第１ゲート端子２ＡＧに流れるゲート充電電流のルートとしては、図１９Ａに破線矢印で示すルートと、図１９Ｂに破線矢印で示すルートと、があり得る。オン電圧測定回路１ｅでは、図１９Ａに破線矢印で示したルートの場合、第１検知用スイッチ素子２Ａの第１ゲート端子２ＡＧへの突入電流が第１抵抗素子４Ａに流れて第１電圧検知部５Ａでの誤検知につながる可能性がある。また、オン電圧測定回路１ｅでは、図１９Ｂに破線矢印で示したルートの場合、第２検知用スイッチ素子２Ｂの第２ゲート端子２ＢＧへの突入電流が第２抵抗素子４Ｂに流れて第１電圧検知部５Ａでの測定精度が低下する可能性がある。同様に、オン電圧測定回路１ｅでは、例えば、第２検知用スイッチ素子２Ｂをターンオンさせるときに、第２電圧検知部５Ｂでの測定精度が低下する可能性がある。

　これに対して、実施形態８に係るオン電圧測定回路１ｇでは、第１検知用スイッチ素子２Ａをターンオンさせるときに第１ゲート端子２ＡＧに流れるゲート充電電流のルートとしては、図１８Ａに破線矢印で示すルートと、図１８Ｂに破線矢印で示すルートと、があり得る。実施形態８に係るオン電圧測定回路１ｇでは、図１８Ａに破線矢印で示したルートの場合、第１検知用スイッチ素子２Ａの第１ゲート端子２ＡＧへの突入電流が第１キャパシタＣ１に流れるので、第１電圧検知部５Ａでの測定精度の向上を図ることが可能となる。また、実施形態８に係るオン電圧測定回路１ｇでは、図１８Ｂに破線矢印で示したルートの場合、第２検知用スイッチ素子２Ｂの第２ゲート端子２ＢＧへの突入電流が第２キャパシタＣ２に流れるので、第１電圧検知部５Ａでの測定精度の向上を図ることが可能となる。同様に、実施形態８に係るオン電圧測定回路１ｇでは、例えば、第２検知用スイッチ素子２Ｂをターンオンさせるときに、第２電圧検知部５Ｂでの測定精度の向上を図ることが可能となる。

　（実施形態９）
　以下では、実施形態９に係るオン電圧測定回路１ｈを備えるスイッチシステム１０ｈについて、図２０に基づいて説明する。実施形態９に係るオン電圧測定回路１ｈ及びスイッチシステム１０ｈに関し、実施形態６に係るオン電圧測定回路１ｅ及びスイッチシステム１０ｅそれぞれと同様の構成要素には同一の符号を付して説明を適宜省略する。

　オン電圧測定回路１ｈは、オン電圧測定回路１ｅの回路構成に対して、第１制御部３Ａが第１定電圧源ＥＡ１により構成され、第２制御部３Ｂが第２定電圧源ＥＡ２により構成されている点で、オン電圧測定回路１ｅと相違する。

　第１制御部３Ａの第１信号出力端子３１Ａは、第１定電圧源ＥＡ１の正極であり、第１基準電位端子３２Ａは、第１定電圧源ＥＡ１の負極である。第１制御部３Ａの第１信号出力端子３１Ａは、第１検知用スイッチ素子２Ａの第１ゲート端子２ＡＧに接続されている。第１制御部３Ａの第１基準電位端子３２Ａは、第１抵抗素子４Ａを介して、第１検知用スイッチ素子２Ａの第１ソース端子２ＡＳに接続されている。

　第２制御部３Ｂの第２信号出力端子３１Ｂは、第２定電圧源ＥＡ２の正極であり、第２基準電位端子３２Ｂは、第２定電圧源ＥＡ２の負極である。第２制御部３Ｂの第２信号出力端子３１Ｂは、第２検知用スイッチ素子２Ｂの第２ゲート端子２ＢＧに接続されている。第２制御部３Ｂの第２基準電位端子３２Ｂは、第２抵抗素子４Ｂを介して、第２検知用スイッチ素子２Ｂの第２ソース端子２ＢＳに接続されている。

　実施形態９に係るオン電圧測定回路１ｈは、実施形態６に係るオン電圧測定回路１ｅと同様、第１抵抗素子４Ａの両端の電圧Ｖ４Ａを第１電圧検知部５Ａにより検知し、第２抵抗素子４Ｂの両端の電圧Ｖ４Ｂを第２電圧検知部５Ｂにより検知するので、半導体スイッチ素子９ｅのオン電圧の測定精度の向上を図ることが可能となる。

　また、実施形態９に係るオン電圧測定回路１ｈでは、第１定電圧源ＥＡ１と第１検知用スイッチ素子２Ａとでクランプ回路として機能し、第２定電圧源ＥＡ２と第２検知用スイッチ素子２Ｂとでクランプ回路として機能するので、第１検知用スイッチ素子２Ａ及び第２検知用スイッチ素子２Ｂを能動的に制御する必要がなく、部品点数の削減につながる。

　（実施形態１０）
　以下では、実施形態１０に係るオン電圧測定回路１ｉを備えるスイッチシステム１０ｉについて、図２１に基づいて説明する。実施形態１０に係るオン電圧測定回路１ｉ及びスイッチシステム１０ｉに関し、実施形態６に係るオン電圧測定回路１ｅ及びスイッチシステム１０ｅそれぞれと同様の構成要素には同一の符号を付して説明を適宜省略する。

　オン電圧測定回路１ｉは、第１検知用スイッチ素子２Ａ及び第２検知用スイッチ素子２Ｂの各々がノーマリオン型のスイッチ素子である点で、オン電圧測定回路１ｅと相違する。また、オン電圧測定回路１ｉは、オン電圧測定回路１ｅにおける第１制御部３Ａ及び第２制御部３Ｂを備えていない点で、オン電圧測定回路１ｅと相違する。

　オン電圧測定回路１ｉでは、ノーマリオン型の第１検知用スイッチ素子２Ａの第１ゲート端子２ＡＧが、第１抵抗素子４Ａを介して、第１検知用スイッチ素子２Ａの第１ソース端子２ＡＳに接続されている。

　また、オン電圧測定回路１ｉでは、ノーマリオン型の第２検知用スイッチ素子２Ｂの第２ゲート端子２ＢＧが、第２抵抗素子４Ｂを介して、第２検知用スイッチ素子２Ｂの第２ソース端子２ＢＳに接続されている。

　実施形態１０に係るオン電圧測定回路１ｉは、実施形態６に係るオン電圧測定回路１ｅと同様、第１抵抗素子４Ａの両端の電圧Ｖ４Ａを第１電圧検知部５Ａにより検知し、第２抵抗素子４Ｂの両端の電圧Ｖ４Ｂを第２電圧検知部５Ｂにより検知するので、半導体スイッチ素子９ｅのオン電圧の測定精度の向上を図ることが可能となる。

　また、実施形態１０に係るオン電圧測定回路１ｉでは、第１抵抗素子４Ａとノーマリオン型の第１検知用スイッチ素子２Ａとでクランプ回路として機能し、第２抵抗素子４Ｂとノーマリオン型の第２検知用スイッチ素子２Ｂとでクランプ回路として機能するので、実施形態９に係るオン電圧測定回路１ｈと比べて電源数を削減することが可能となる。

　（実施形態１１）
　以下では、実施形態１１に係るオン電圧測定回路１ｊを備えるスイッチシステム１０ｊについて、図２２に基づいて説明する。実施形態１１に係るオン電圧測定回路１ｊ及びスイッチシステム１０ｊに関し、実施形態６に係るオン電圧測定回路１ｅ及びスイッチシステム１０ｅそれぞれと同様の構成要素には同一の符号を付して説明を適宜省略する。

　オン電圧測定回路１ｊは、検知用スイッチ素子２０と、第１制御部６１と、第１抵抗素子４１と、第１電圧検知部５１と、第２制御部６２と、第２抵抗素子４２と、第２電圧検知部５２と、を備える。

　オン電圧測定回路１ｊは、オン電圧測定回路１ｅにおける第１検知用スイッチ素子２Ａと第２検知用スイッチ素子２Ｂとの直列回路の代わりに、検知用スイッチ素子２０を備えている。検知用スイッチ素子２０は、第１ゲート端子２１Ｇと、第１ゲート端子２１Ｇに対応する第１ソース端子２１Ｓと、第２ゲート端子２２Ｇと、第２ゲート端子２２Ｇに対応する第２ソース端子２２Ｓと、を有する。検知用スイッチ素子２０は、半導体スイッチ素子９ｅと同様、デュアルゲート型のＧａＮ系ＧＩＴである。したがって、検知用スイッチ素子２０は、双方向スイッチ素子である。

　第１制御部６１は、第１信号出力端子６１１及び第１基準電位端子６１２を有する。第１制御部６１は、検知用スイッチ素子２０の第１ゲート端子２１Ｇの第１ゲート電圧を制御する。

　第１制御部６１は、コンピュータシステムを含んでいる。コンピュータシステムは、１又は複数のコンピュータを有している。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における第１制御部６１の機能の少なくとも一部が実現される。プログラムは、コンピュータシステムのメモリに予め記録されていてもよいが、電気通信回線を通じて提供されてもよいし、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ（磁気ディスク）等の非一時的記録媒体に記録されて提供されてもよい。コンピュータシステムのプロセッサは、半導体集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）を含む１乃至複数の電子回路で構成される。複数の電子回路は、１つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。

　第１抵抗素子４１は、検知用スイッチ素子２０の第１ソース端子２１Ｓと、第１制御部６１の第１基準電位端子６１２と、の間に接続されている。第１抵抗素子４１の抵抗値は、検知用スイッチ素子２０のオン抵抗よりも大きい。第１抵抗素子４１の抵抗値は、例えば、検知用スイッチ素子２０のオン抵抗の９倍以上であるのが望ましい。一例として、第１抵抗素子４１の抵抗値は、検知用スイッチ素子２０のオン抵抗の１０倍である。

　第１電圧検知部５１は、半導体スイッチ素子９ｅと検知用スイッチ素子２０との両方がオンされているときの第１抵抗素子４１の両端間の電圧Ｖ４１から、第１基準電位端子６１２と第２基準電位端子６２２との間に接続されている半導体スイッチ素子９ｅのオン電圧を検知する。ここにおいて、第１電圧検知部５１が検知する半導体スイッチ素子９ｅのオン電圧は、半導体スイッチ素子９ｅのオン電圧の半分の電圧である。

　また、第１電圧検知部５１は、検知したオン電圧に基づいて半導体スイッチ素子９ｅの状態を判定する機能を有している。例えば、第１電圧検知部５１は、検知したオン電圧と閾値とを比較し、オン電圧が閾値未満の場合、異常なしと判定し、オン電圧が閾値以上の場合、異常ありと判定する。「異常なし」とは、半導体スイッチ素子９ｅに異常電流が流れていないことを意味する。「異常あり」とは、半導体スイッチ素子９ｅに異常電流が流れて電圧Ｖ９が、半導体スイッチ素子９ｅに異常電流が流れていない半導体スイッチ素子９ｅのオン状態での電圧Ｖ９よりも大きくなっていることを意味する。第１電圧検知部５１は、例えば、オン電圧と閾値とを比較する第１コンパレータを含む。この場合、第１電圧検知部５１は、第１コンパレータの反転端子に閾値が入力され、非反転端子に、第１電圧検知部５１で検知したオン電圧（第１抵抗素子４１の両端の電圧Ｖ４１）が入力されるように構成される。第１電圧検知部５１では、電圧Ｖ４１が閾値以上の場合は第１コンパレータの出力信号がＨレベルとなり、電圧Ｖ４１が閾値未満の場合は第１コンパレータの出力信号がＬレベルとなる。第１電圧検知部５１では、第１コンパレータの出力信号がＨレベルの場合、半導体スイッチ素子９ｅに異常電流が流れていると判定している（異常あり）ことを意味し、第１コンパレータの出力信号がＬレベルの場合、半導体スイッチ素子９ｅに異常電流が流れていない（異常なし）と判定していることを意味する。オン電圧測定回路１ｊでは、第１電圧検知部５１の出力端が第１制御部６１に接続されており、第１電圧検知部５１の判定結果が第１制御部６１に入力される。また、スイッチシステム１０ｊでは、第１電圧検知部５１の出力端が第１スイッチ制御部１１Ａに接続されており、第１電圧検知部５１の判定結果が第１スイッチ制御部１１Ａに入力される。

　第２制御部６２は、第２信号出力端子６２１及び第２基準電位端子６２２を有する。第２制御部６２は、検知用スイッチ素子２０の第２ゲート端子２２Ｇの第２ゲート電圧を制御する。第２制御部６２は、第１制御部６１と同様、コンピュータシステムを含んでいる。コンピュータシステムは、１又は複数のコンピュータを有している。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における第２制御部６２の機能の少なくとも一部が実現される。

　第２抵抗素子４２は、第２ソース端子２２Ｓと第２基準電位端子６２２との間に接続されている。第２抵抗素子４２の抵抗値は、検知用スイッチ素子２０のオン抵抗よりも大きい。第２抵抗素子４２の抵抗値は、例えば、検知用スイッチ素子２０のオン抵抗の９倍以上であるのが望ましい。一例として、第２抵抗素子４２の抵抗値は、検知用スイッチ素子２０のオン抵抗の１０倍である。第２抵抗素子４２の抵抗値は、第１抵抗素子４１の抵抗値と同じである。ここにおいて、「同じ」とは、厳密に同じである場合のみに限定されず、例えば、第２抵抗素子４２の抵抗値が、第１抵抗素子４１の抵抗値の±５％の範囲内であればよい。

　第２電圧検知部５２は、半導体スイッチ素子９ｅと検知用スイッチ素子２０との両方がオンされているときの第２抵抗素子４２の両端間の電圧Ｖ４２から、第１基準電位端子６１２と第２基準電位端子６２２との間に接続されている半導体スイッチ素子９ｅのオン電圧を検知する。ここにおいて、第２電圧検知部５２が検知する半導体スイッチ素子９ｅのオン電圧は、半導体スイッチ素子９ｅのオン電圧の半分の電圧である。

　また、第２電圧検知部５２は、検知したオン電圧に基づいて半導体スイッチ素子９ｅの状態を判定する機能を有している。例えば、第２電圧検知部５２は、検知したオン電圧と閾値とを比較し、オン電圧が閾値未満の場合、異常なしと判定し、オン電圧が閾値以上の場合、異常ありと判定する。「異常なし」とは、半導体スイッチ素子９ｅに異常電流が流れていないことを意味する。「異常あり」とは、半導体スイッチ素子９ｅに異常電流が流れて電圧Ｖ９が、半導体スイッチ素子９ｅに異常電流が流れていない半導体スイッチ素子９ｅのオン状態での電圧Ｖ９よりも大きくなっていることを意味する。第２電圧検知部５２は、例えば、オン電圧と閾値とを比較する第２コンパレータを含む。この場合、第２電圧検知部５２は、第２コンパレータの反転端子に閾値が入力され、非反転端子に、第２電圧検知部５２で検知したオン電圧（第２抵抗素子４２の両端の電圧Ｖ４２）が入力されるように構成される。第２電圧検知部５２では、電圧Ｖ４２が閾値以上の場合は第２コンパレータの出力信号がＨレベルとなり、電圧Ｖ４２が閾値未満の場合は第２コンパレータの出力信号がＬレベルとなる。第２電圧検知部５２では、第２コンパレータの出力信号がＨレベルの場合、半導体スイッチ素子９ｅに異常電流が流れていると判定している（異常あり）ことを意味し、第２コンパレータの出力信号がＬレベルの場合、半導体スイッチ素子９ｅに異常電流が流れていない（異常なし）と判定していることを意味する。オン電圧測定回路１ｊでは、第２電圧検知部５２の出力端が第２制御部６２に接続されており、第２電圧検知部５２の判定結果が第２制御部６２に入力される。また、スイッチシステム１０ｊでは、第２電圧検知部５２の出力端が第２スイッチ制御部１１Ｂに接続されており、第２電圧検知部５２の判定結果が第２スイッチ制御部１１Ｂに入力される。

　実施形態１１に係るオン電圧測定回路１ｊは、第１抵抗素子４１と検知用スイッチ素子２０と第２抵抗素子４２との直列回路が半導体スイッチ素子９ｅに並列接続されており、第１電圧検知部５１が第１抵抗素子４１の両端の電圧Ｖ４１から半導体スイッチ素子９ｅのオン電圧を測定し、第２電圧検知部５２が第２抵抗素子４２の両端の電圧Ｖ４２から半導体スイッチ素子９ｅのオン電圧を測定することができる。これにより、実施形態６に係るオン電圧測定回路１ｅと同様、オン電圧の測定精度の向上を図ることが可能となる。

　（実施形態１２）
　以下では、実施形態１２に係るオン電圧測定回路１ｋを備えるスイッチシステム１０ｋについて、図２３に基づいて説明する。実施形態１２に係るオン電圧測定回路１ｋ及びスイッチシステム１０ｋに関し、実施形態６に係るオン電圧測定回路１ｅ及びスイッチシステム１０ｅそれぞれと同様の構成要素には同一の符号を付して説明を適宜省略する。

　オン電圧測定回路１ｋは、第１検知用スイッチ素子２Ａと、第１制御部３Ａと、第２検知用スイッチ素子２Ｂと、第２制御部３Ｂと、抵抗素子４０と、電圧検知部５０と、を備える。

　第１検知用スイッチ素子２Ａは、第１ドレイン端子２ＡＤ、第１ソース端子２ＡＳ及び第１ゲート端子２ＡＧを有する。

　第１制御部３Ａは、第１信号出力端子３１Ａ及び第１基準電位端子３２Ａを有し、第１検知用スイッチ素子２Ａを制御する。

　第２検知用スイッチ素子２Ｂは、第２ドレイン端子２ＢＤ、第２ソース端子２ＢＳ及び第２ゲート端子２ＢＧを有する。

　第２制御部３Ｂは、第２信号出力端子３１Ｂ及び第２基準電位端子３２Ｂを有し、第２検知用スイッチ素子２Ｂを制御する。

　抵抗素子４０は、第１検知用スイッチ素子２Ａの第１ソース端子２ＡＳと第２検知用スイッチ素子２Ｂの第２ソース端子２ＢＳとの間に接続されている。

　オン電圧測定回路１ｋでは、第１制御部３Ａの第１信号出力端子３１Ａは、第１検知用スイッチ素子２Ａの第１ゲート端子２ＡＧに接続されている。第１制御部３Ａの第１基準電位端子３２Ａは、第２検知用スイッチ素子２Ｂの第２ソース端子２ＢＳに接続されている。第２制御部３Ｂの第２信号出力端子３１Ｂは、第２検知用スイッチ素子２Ｂの第２ゲート端子２ＢＧに接続されている。第２制御部３Ｂの第２基準電位端子３２Ｂは、第１検知用スイッチ素子２Ａの第１ソース端子２ＡＳに接続されている。

　抵抗素子４０の抵抗値は、第１検知用スイッチ素子２Ａのオン抵抗及び第２検知用スイッチ素子２Ｂのオン抵抗よりも大きい。第２検知用スイッチ素子２Ｂのオン抵抗は、第１検知用スイッチ素子２Ａのオン抵抗と同じである。ここにおいて、「同じ」とは、厳密に同じである場合のみに限定されず、例えば、第２検知用スイッチ素子２Ｂのオン抵抗が第１検知用スイッチ素子２Ａのオン抵抗の±５％の範囲内であればよい。

　抵抗素子４０の抵抗値は、例えば、第１検知用スイッチ素子２Ａのオン抵抗及び第２検知用スイッチ素子２Ｂのオン抵抗の総和の９倍以上であるのが望ましい。一例として、抵抗素子４０の抵抗値は、第１検知用スイッチ素子２Ａのオン抵抗及び第２検知用スイッチ素子２Ｂのオン抵抗の１０倍である。

　電圧検知部５０は、半導体スイッチ素子９ｅがオンされているときの抵抗素子４０の両端間の電圧から、第１基準電位端子３２Ａと第２基準電位端子３２Ｂとの間に接続されている半導体スイッチ素子９ｅのオン電圧を検知する。よって、オン電圧測定回路１ｋは、オン電圧の測定精度の向上を図ることが可能となる。オン電圧測定回路１ｋを備えるスイッチシステム１０ｋでは、第１スイッチ制御部１１Ａ及び第２スイッチ制御部１１Ｂは、電圧検知部５０の出力端に接続されており、電圧検知部５０により検知されたオン電圧が閾値以上になると、半導体スイッチ素子９ｅをオフさせる。閾値は、半導体スイッチ素子９ｅのオン状態での異常検知用に設定されている電圧値である。

　（実施形態１３）
　以下では、実施形態１３に係るオン電圧測定回路１ｍを備えるスイッチシステム１０ｍについて、図２４に基づいて説明する。実施形態１３に係るオン電圧測定回路１ｍ及びスイッチシステム１０ｍに関し、実施形態１２に係るオン電圧測定回路１ｋ及びスイッチシステム１０ｋそれぞれと同様の構成要素には同一の符号を付して説明を適宜省略する。

　オン電圧測定回路１ｍは、オン電圧測定回路１ｋの回路構成に対して、第１制御部３Ａが第１定電圧源ＥＡ１により構成され、第２制御部３Ｂが第２定電圧源ＥＡ２により構成されている点で、オン電圧測定回路１ｋと相違する。

　第１制御部３Ａの第１信号出力端子３１Ａは、第１定電圧源ＥＡ１の正極であり、第１基準電位端子３２Ａは、第１定電圧源ＥＡ１の負極である。第１制御部３Ａの第１信号出力端子３１Ａは、第１検知用スイッチ素子２Ａの第１ゲート端子２ＡＧに接続されている。第１制御部３Ａの第１基準電位端子３２Ａは、抵抗素子４０を介して、第１検知用スイッチ素子２Ａの第１ソース端子２ＡＳに接続されている。

　第２制御部３Ｂの第２信号出力端子３１Ｂは、第２定電圧源ＥＡ２の正極であり、第２基準電位端子３２Ｂは、第２定電圧源ＥＡ２の負極である。第２制御部３Ｂの第２信号出力端子３１Ｂは、第２検知用スイッチ素子２Ｂの第２ゲート端子２ＢＧに接続されている。第２制御部３Ｂの第２基準電位端子３２Ｂは、抵抗素子４０を介して、第２検知用スイッチ素子２Ｂの第２ソース端子２ＢＳに接続されている。

　実施形態１３に係るオン電圧測定回路１ｍは、実施形態１２に係るオン電圧測定回路１ｋと同様、抵抗素子４０の両端の電圧を電圧検知部５０より検知するので、半導体スイッチ素子９ｅのオン電圧の測定精度の向上を図ることが可能となる。

　また、実施形態１３に係るオン電圧測定回路１ｍは、第１定電圧源ＥＡ１と第１検知用スイッチ素子２Ａとでクランプ回路として機能し、第２定電圧源ＥＡ２と第２検知用スイッチ素子２Ｂとでクランプ回路として機能するので、第１検知用スイッチ素子２Ａ及び第２検知用スイッチ素子２Ｂを能動的に制御する必要がなく、部品点数の削減につながる。

　（実施形態１４）
　以下では、実施形態１４に係るオン電圧測定回路１ｎを備えるスイッチシステム１０ｎについて、図２５に基づいて説明する。実施形態１４に係るオン電圧測定回路１ｎ及びスイッチシステム１０ｎに関し、実施形態１２に係るオン電圧測定回路１ｋ及びスイッチシステム１０ｋそれぞれと同様の構成要素には同一の符号を付して説明を適宜省略する。

　オン電圧測定回路１ｎは、第１検知用スイッチ素子２Ａ及び第２検知用スイッチ素子２Ｂの各々がノーマリオン型のスイッチ素子である点で、オン電圧測定回路１ｋと相違する。また、オン電圧測定回路１ｎは、オン電圧測定回路１ｋにおける第１制御部３Ａ及び第２制御部３Ｂを備えていない点で、オン電圧測定回路１ｋと相違する。

　オン電圧測定回路１ｎでは、ノーマリオン型の第１検知用スイッチ素子２Ａの第１ゲート端子２ＡＧが、抵抗素子４０を介して、第１検知用スイッチ素子２Ａの第１ソース端子２ＡＳに接続されている。

　また、オン電圧測定回路１ｎでは、ノーマリオン型の第２検知用スイッチ素子２Ｂの第２ゲート端子２ＢＧが、抵抗素子４０を介して、第２検知用スイッチ素子２Ｂの第２ソース端子２ＢＳに接続されている。

　実施形態１４に係るオン電圧測定回路１ｎは、実施形態１２に係るオン電圧測定回路１ｋと同様、抵抗素子４０の両端の電圧を電圧検知部５０により検知するので、半導体スイッチ素子９ｅのオン電圧の測定精度の向上を図ることが可能となる。

　また、実施形態１４に係るオン電圧測定回路１ｎでは、抵抗素子４０とノーマリオン型の第１検知用スイッチ素子２Ａとでクランプ回路として機能し、抵抗素子４０とノーマリオン型の第２検知用スイッチ素子２Ｂとでクランプ回路として機能するので、実施形態１３に係るオン電圧測定回路１ｍと比べて電源数を削減することが可能となる。

　（変形例）
　上記の実施形態１～１４は、本開示の様々な実施形態の一つに過ぎない。上記の実施形態１～１４は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能であり、互いに異なる実施形態の互いに異なる構成要素を適宜組み合わせてもよい。

　例えば、半導体スイッチ素子９は、ＪＦＥＴに限らず、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。

　また、検知用スイッチ素子２、第１検知用スイッチ素子２Ａ及び第２検知用スイッチ素子２Ｂの各々は、ＪＦＥＴに限らず、ＭＯＳＦＥＴ又はＩＧＢＴであってもよい。

　（態様）
　以上説明した実施形態１～１４等から本明細書には以下の態様が開示されている。

　第１の態様に係るオン電圧測定回路（１；１ａ；１ｂ；１ｃ；１ｄ）は、制御端子（９０）、第１主端子（９１）及び第２主端子（９２）を有する半導体スイッチ素子（９）のオン電圧を測定する。オン電圧は、半導体スイッチ素子（９）のオン状態での第１主端子（９１）と第２主端子（９２）との間の電圧（Ｖ９）である。オン電圧測定回路（１；１ａ；１ｂ）は、検知用スイッチ素子（２）と、制御部（３；３ａ）と、抵抗素子（４）と、電圧検知部（５；５ｂ）と、を備える。検知用スイッチ素子（２）は、ドレイン端子（２Ｄ）、ソース端子（２Ｓ）及びゲート端子（２Ｇ）を有する。制御部（３；３ａ）は、信号出力端子（３１）及び基準電位端子（３２）を有し、検知用スイッチ素子（２）を制御する。抵抗素子（４）は、ソース端子（２Ｓ）と基準電位端子（３２）との間に接続されている。抵抗素子（４）の抵抗値（Ｒ４）は、検知用スイッチ素子（２）のオン抵抗（Ｒｏｎ２）よりも大きい。電圧検知部（５；５ｂ）は、半導体スイッチ素子（９）と検知用スイッチ素子（２）との両方がオンされているときの抵抗素子（４）の両端間の電圧（Ｖ４）から、ドレイン端子（２Ｄ）と基準電位端子（３２）との間に接続されている半導体スイッチ素子（９）のオン電圧を検知する。

　第１の態様に係るオン電圧測定回路（１；１ａ；１ｂ；１ｃ；１ｄ）は、オン電圧の測定精度の向上を図ることが可能となる。

　第２の態様に係るオン電圧測定回路（１ａ）では、第１の態様において、制御部（３ａ）は、半導体スイッチ素子（９）を制御する。

　第２の態様に係るオン電圧測定回路（１ａ）では、半導体スイッチ素子（９）のオン、オフのタイミングに合わせて検知用スイッチ素子（２）をオン、オフさせる制御が容易となる。

　第３の態様に係るオン電圧測定回路（１；１ａ；１ｂ；１ｃ；１ｄ）では、第１又は２の態様において、オン電圧測定回路（１；１ａ；１ｂ；１ｃ；１ｄ）は、並列接続されている複数の半導体スイッチ素子（９）のオン電圧を測定する。

　第３の態様に係るオン電圧測定回路（１；１ａ；１ｂ；１ｃ；１ｄ）では、並列接続されている複数の半導体スイッチ素子（９）で同じ電圧値となるオン電圧を測定することが可能となる。

　第４の態様に係るオン電圧測定回路（１ｂ）では、第１～３の態様のいずれか一つにおいて、電圧検知部（５ｂ）は、検知したオン電圧と閾値（Ｖｔ）とを比較する機能を有する。電圧検知部（５ｂ）は、半導体スイッチ素子（９）の温度を検出する温度検出部（１９）による検出温度に応じて閾値（Ｖｔ）を補正する。

　第４の態様に係るオン電圧測定回路（１ｂ）では、電圧検知部（５ｂ）において、検知したオン電圧と閾値（Ｖｔ）とを比較する機能を有し、半導体スイッチ素子（９）の温度変化に応じて閾値（Ｖｔ）を補正することが可能となる。

　第５の態様に係るオン電圧測定回路（１ｃ）は、第１、３、４の態様のいずれか一つに基づく。オン電圧測定回路（１ｃ）では、半導体スイッチ素子（９）がオンした後に制御部（３；３ａ）からオン信号を出力し、検知用スイッチ素子（２）をオンさせる。

　第５の態様に係るオン電圧測定回路（１ｃ）では、電圧検知部（５）により検知されるオン電圧の測定精度を向上させることが可能となる。

　第６の態様に係るオン電圧測定回路（１ｃ）は、第１～４の態様のいずれか一つにおいて、ゲート抵抗（１２１）と、ゲートキャパシタ（１２２）と、を更に備える。ゲート抵抗（１２１）は、信号出力端子（３１）と検知用スイッチ素子（２）のゲート端子（２Ｇ）との間に接続されている。ゲートキャパシタ（１２２）は、検知用スイッチ素子（２）のゲート端子（２Ｇ）とソース端子（２Ｓ）との間に接続されている。半導体スイッチ素子（９）では、制御端子（９０）が抵抗（１１１）を介してドライバ（１１０）に接続され、制御端子（９０）と第２主端子（９２）との間にキャパシタ（１１２）が接続されている。ゲート抵抗（１２１）とゲートキャパシタ（１２２）とで決まる時定数が、抵抗（１１１）とキャパシタ（１１２）とで決まる時定数よりも大きい。

　第６の態様に係るオン電圧測定回路（１ｃ）では、電圧検知部（５）により検知されるオン電圧の測定精度の向上を図ることが可能となる。

　第７の態様に係るオン電圧測定回路（１ｃ）では、第１～４の態様のいずれか一つにおいて、検知用スイッチ素子（２）の閾値電圧（Ｖｔｈ２）は、半導体スイッチ素子（９）の閾値電圧（Ｖｔｈ９）よりも大きい。

　第７の態様に係るオン電圧測定回路（１ｃ）では、第６の態様よりも簡単な構成で、半導体スイッチ素子（９）がオンした後に検知用スイッチ素子（２）をオンさせることが可能となる。

　第８の態様に係るオン電圧測定回路（１ｄ）は、第１、３、４の態様のいずれか一つに基づく。オン電圧測定回路（１ｄ）では、半導体スイッチ素子（９）がオンされる前に制御部（３；３ａ）からオン信号を出力し、検知用スイッチ素子（２）をオンさせる。

　第８の態様に係るオン電圧測定回路（１ｄ）では、半導体スイッチ素子（９）のオン時にオン抵抗が増加する電流コラプスが発生した場合に、電流コラプスの影響によるオン電圧の時間変化を検知することが可能となる。

　第９の態様に係るオン電圧測定回路（１ｄ）は、第１～４の態様のいずれか一つにおいて、ゲート抵抗（１２１）と、ゲートキャパシタ（１２２）と、を更に備える。ゲート抵抗（１２１）は、信号出力端子（３１）と検知用スイッチ素子（２）のゲート端子（２Ｇ）との間に接続されている。ゲートキャパシタ（１２２）は、検知用スイッチ素子（２）のゲート端子（２Ｇ）とソース端子（２Ｓ）との間に接続されている。半導体スイッチ素子（９）では、制御端子（９０）が抵抗（１１１）を介してドライバ（１１０）に接続され、制御端子（９０）と第２主端子（９２）との間にキャパシタ（１１２）が接続されている。ゲート抵抗（１２１）とゲートキャパシタ（１２２）とで決まる時定数が、抵抗（１１１）とキャパシタ（１１２）とで決まる時定数よりも小さい。

　第９の態様に係るオン電圧測定回路（１ｄ）では、半導体スイッチ素子（９）のオン電圧の測定精度の向上を図ることが可能となる。

　第１０の態様に係るオン電圧測定回路（１ｄ）では、第１～４の態様のいずれか一つにおいて、検知用スイッチ素子（２）の閾値電圧（Ｖｔｈ２）は、半導体スイッチ素子（９）の閾値電圧（Ｖｔｈ９）よりも小さい。

　第１０の態様に係るオン電圧測定回路（１ｄ）では、第９の態様よりも簡単な構成で、半導体スイッチ素子（９）がオンされる前に検知用スイッチ素子（２）をオンさせることが可能となる。

　第１１の態様に係るオン電圧測定回路（１ｅ；１ｆ；１ｇ；１ｈ）は、第１制御端子（９０Ａ）と、第１制御端子（９０Ａ）に対応する第１主端子（９１Ａ）と、第２制御端子（９０Ｂ）と、第２制御端子（９０Ｂ）に対応する第２主端子（９２Ｂ）と、を有する半導体スイッチ素子（９ｅ）のオン電圧を測定する。オン電圧は、半導体スイッチ素子（９ｅ）のオン状態での第１主端子（９１Ａ）と第２主端子（９２Ｂ）との間の電圧である。オン電圧測定回路（１ｅ；１ｆ；１ｇ；１ｈ）は、第１検知用スイッチ素子（２Ａ）と、第１制御部（３Ａ）と、第１抵抗素子（４Ａ）と、第１電圧検知部（５Ａ）と、第２検知用スイッチ素子（２Ｂ）と、第２制御部（３Ｂ）と、第２抵抗素子（４Ｂ）と、第２電圧検知部（５Ｂ）と、を備える。第１検知用スイッチ素子（２Ａ）は、第１ドレイン端子（２ＡＤ）、第１ソース端子（２ＡＳ）及び第１ゲート端子（２ＡＧ）を有する。第１制御部（３Ａ）は、第１信号出力端子（３１Ａ）及び第１基準電位端子（３２Ａ）を有し、第１検知用スイッチ素子（２Ａ）を制御する。第１抵抗素子（４Ａ）は、第１ソース端子（２ＡＳ）と第１基準電位端子（３２Ａ）との間に接続されている。第２検知用スイッチ素子（２Ｂ）は、第２ドレイン端子（２ＢＤ）、第２ソース端子（２ＢＳ）及び第２ゲート端子（２ＢＧ）を有する。第２制御部（３Ｂ）は、第２信号出力端子（３１Ｂ）及び第２基準電位端子（３２Ｂ）を有し、第２検知用スイッチ素子（２Ｂ）を制御する。第２抵抗素子（４Ｂ）は、第２ソース端子（２ＢＳ）と第２基準電位端子（３２Ｂ）との間に接続されている。オン電圧測定回路（１ｅ；１ｆ；１ｇ；１ｈ）では、第１検知用スイッチ素子（２Ａ）の第１ドレイン端子（２ＡＤ）と第２検知用スイッチ素子（２Ｂ）の第２ドレイン端子（２ＢＤ）とが接続されている。第１抵抗素子（４Ａ）の抵抗値は、第１検知用スイッチ素子（２Ａ）のオン抵抗よりも大きい。第２抵抗素子（４Ｂ）の抵抗値は、第２検知用スイッチ素子（２Ｂ）のオン抵抗よりも大きい。第１電圧検知部（５Ａ）は、半導体スイッチ素子（９ｅ）と第１検知用スイッチ素子（２Ａ）との両方がオンされているときの第１抵抗素子（４Ａ）の両端間の電圧（Ｖ４Ａ）から、第１基準電位端子（３２Ａ）と第２基準電位端子（３２Ｂ）との間に接続されている半導体スイッチ素子（９ｅ）のオン電圧を検知する。第２電圧検知部（５Ｂ）は、半導体スイッチ素子（９ｅ）と第２検知用スイッチ素子（２Ｂ）との両方がオンされているときの第２抵抗素子（４Ｂ）の両端間の電圧（Ｖ４Ｂ）から、第１基準電位端子（３２Ａ）と第２基準電位端子（３２Ｂ）との間に接続されている半導体スイッチ素子（９ｅ）のオン電圧を検知する。

　第１１の態様に係るオン電圧測定回路（１ｅ；１ｆ；１ｇ；１ｈ）は、オン電圧の測定精度の向上を図ることが可能となる。

　第１２の態様に係るオン電圧測定回路（１ｆ）は、第１１の態様において、第１ダイオード（Ｄ１）と、第２ダイオード（Ｄ２）と、を更に備える。第１ダイオード（Ｄ１）は、第１抵抗素子（４Ａ）に並列接続されている。第２ダイオード（Ｄ２）は、第２抵抗素子（４Ｂ）に並列接続されている。第１ダイオード（Ｄ１）は、第１アノード及び第１カソードを有し、第１アノードが第１基準電位端子（３２Ａ）に接続され、第１カソードが第１検知用スイッチ素子（２Ａ）の第１ソース端子（２ＡＳ）に接続されている。第２ダイオード（Ｄ２）は、第２アノード及び第２カソードを有し、第２アノードが第２基準電位端子（３２Ｂ）に接続され、第２カソードが第２検知用スイッチ素子（２Ｂ）の第２ソース端子（２ＢＳ）に接続されている。

　第１２の態様に係るオン電圧測定回路（１ｆ）は、第１ダイオード（Ｄ１）及び第２ダイオード（Ｄ２）それぞれがクランプ回路を構成するので、第１ダイオード（Ｄ１）及び第２ダイオード（Ｄ２）を備えていない場合と比べて、オン電圧の測定精度の向上を図ることが可能となる。

　第１３の態様に係るオン電圧測定回路（１ｇ）は、第１１の態様において、第１キャパシタ（Ｃ１）と、第２キャパシタ（Ｃ２）と、を更に備える。第１キャパシタ（Ｃ１）は、第１抵抗素子（４Ａ）に並列接続されている。第２キャパシタ（Ｃ２）は、第２抵抗素子（４Ｂ）に並列接続されている。

　第１３の態様に係るオン電圧測定回路（１ｇ）は、オン電圧の測定精度の向上を図ることが可能となる。

　第１４の態様に係るオン電圧測定回路（１ｈ）では、第１１の態様において、第１制御部（３Ａ）は、第１定電圧源（ＥＡ１）である。第２制御部（３Ｂ）は、第２定電圧源（ＥＡ２）である。

　第１４の態様に係るオン電圧測定回路（１ｈ）は、部品点数を削減することが可能となる。

　第１５の態様に係るオン電圧測定回路（１ｉ）は、第１制御端子（９０Ａ）と、第１制御端子（９０Ａ）に対応する第１主端子（９１Ａ）と、第２制御端子（９０Ｂ）と、第２制御端子（９０Ｂ）に対応する第２主端子（９２Ｂ）と、を有する半導体スイッチ素子（９ｅ）のオン電圧を測定する。オン電圧は、半導体スイッチ素子（９ｅ）のオン状態での第１主端子（９１Ａ）と第２主端子（９２Ｂ）との間の電圧である。オン電圧測定回路（１ｉ）は、ノーマリオン型の第１検知用スイッチ素子（２Ａ）と、第１抵抗素子（４Ａ）と、第１電圧検知部（５Ａ）と、ノーマリオン型の第２検知用スイッチ素子（２Ｂ）と、第２抵抗素子（４Ｂ）と、第２電圧検知部（５Ｂ）と、を備える。第１検知用スイッチ素子（２Ａ）は、第１ドレイン端子（２ＡＤ）、第１ソース端子（２ＡＳ）及び第１ゲート端子（２ＡＧ）を有する。第１抵抗素子（４Ａ）は、第１ソース端子（２ＡＳ）と第１ゲート端子（２ＡＧ）との間に接続されている。第２検知用スイッチ素子（２Ｂ）は、第２ドレイン端子（２ＢＤ）、第２ソース端子（２ＢＳ）及び第２ゲート端子（２ＢＧ）を有する。第２抵抗素子（４Ｂ）は、第２ソース端子（２ＢＳ）と第２ゲート端子（２ＢＧ）との間に接続されている。オン電圧測定回路（１ｉ）では、第１検知用スイッチ素子（２Ａ）の第１ドレイン端子（２ＡＤ）と第２検知用スイッチ素子（２Ｂ）の第２ドレイン端子（２ＢＤ）とが接続されている。第１抵抗素子（４Ａ）の抵抗値は、第１検知用スイッチ素子（２Ａ）のオン抵抗よりも大きい。第２抵抗素子（４Ｂ）の抵抗値は、第２検知用スイッチ素子（２Ｂ）のオン抵抗よりも大きい。第１電圧検知部（５Ａ）は、半導体スイッチ素子（９ｅ）と第１検知用スイッチ素子（２Ａ）との両方がオンされているときの第１抵抗素子（４Ａ）の両端間の電圧（Ｖ４Ａ）から、第１ゲート端子（２ＡＧ）と第２ゲート端子（２ＢＧ）との間に接続されている半導体スイッチ素子（９ｅ）のオン電圧を検知する。第２電圧検知部（５Ｂ）は、半導体スイッチ素子（９ｅ）と第２検知用スイッチ素子（２Ｂ）との両方がオンされているときの第２抵抗素子（４Ｂ）の両端間の電圧（Ｖ４Ｂ）から、第１ゲート端子（２ＡＧ）と第２ゲート端子（２ＢＧ）との間に接続されている半導体スイッチ素子（９ｅ）のオン電圧を検知する。

　第１５の態様に係るオン電圧測定回路（１ｉ）は、オン電圧の測定精度の向上を図ることが可能となる。また、第１５の態様に係るオン電圧測定回路（１ｉ）は、第１１の態様に係るオン電圧測定回路（１ｅ；１ｆ；１ｇ；１ｈ）と比べて、部品点数を削減することが可能となる。

　第１６の態様に係るオン電圧測定回路（１ｊ）は、第１制御端子（９０Ａ）と、第１制御端子（９０Ａ）に対応する第１主端子（９１Ａ）と、第２制御端子（９０Ｂ）と、第２制御端子（９０Ｂ）に対応する第２主端子（９２Ｂ）と、を有する半導体スイッチ素子（９ｅ）のオン電圧を測定する。オン電圧は、半導体スイッチ素子（９ｅ）のオン状態での第１主端子（９１Ａ）と第２主端子（９２Ｂ）との間の電圧である。オン電圧測定回路（１ｊ）は、検知用スイッチ素子（２０）と、第１制御部（６１）と、第１抵抗素子（４１）と、第１電圧検知部（５１）と、第２制御部（６２）と、第２抵抗素子（４２）と、第２電圧検知部（５２）と、を備える。検知用スイッチ素子（２０）は、第１ゲート端子（２１Ｇ）と、第１ゲート端子（２１Ｇ）に対応する第１ソース端子（２１Ｓ）と、第２ゲート端子（２２Ｇ）と、第２ゲート端子（２２Ｇ）に対応する第２ソース端子（２２Ｓ）と、を有する。第１制御部（６１）は、第１信号出力端子（６１１）及び第１基準電位端子（６１２）を有し、検知用スイッチ素子（２０）の第１ゲート端子（２１Ｇ）の第１ゲート電圧を制御する。第１抵抗素子（４１）は、第１ソース端子（２１Ｓ）と第１基準電位端子（６１２）との間に接続されている。第２制御部（６２）は、第２信号出力端子（６２１）及び第２基準電位端子（６２２）を有し、検知用スイッチ素子（２０）の第２ゲート端子（２２Ｇ）の第２ゲート電圧を制御する。第２抵抗素子（４２）は、第２ソース端子（２２Ｓ）と第２基準電位端子（６２２）との間に接続されている。第１抵抗素子（４１）の抵抗値は、検知用スイッチ素子（２０）のオン抵抗よりも大きい。第２抵抗素子（４２）の抵抗値は、検知用スイッチ素子（２０）のオン抵抗よりも大きい。第１電圧検知部（５１）は、半導体スイッチ素子（９ｅ）と検知用スイッチ素子（２０）との両方がオンされているときの第１抵抗素子（４１）の両端間の電圧（Ｖ４１）から、第１基準電位端子（６１２）と第２基準電位端子（６２２）との間に接続されている半導体スイッチ素子（９ｅ）のオン電圧を検知する。第２電圧検知部（５２）は、半導体スイッチ素子（９ｅ）と検知用スイッチ素子（２０）との両方がオンされているときの第２抵抗素子（４２）の両端間の電圧（Ｖ４２）から、第１基準電位端子（６１２）と第２基準電位端子（６２２）との間に接続されている半導体スイッチ素子（９ｅ）のオン電圧を検知する。

　第１６の態様に係るオン電圧測定回路（１ｊ）は、オン電圧の測定精度の向上を図ることが可能となる。また、第１６の態様に係るオン電圧測定回路（１ｊ）は、第１１の態様に係るオン電圧測定回路（１ｅ；１ｆ；１ｇ；１ｈ）と比べて、部品点数を削減することが可能となる。

　第１７の態様に係るオン電圧測定回路（１ｋ）は、第１制御端子（９０Ａ）と、第１制御端子（９０Ａ）に対応する第１主端子（９１Ａ）と、第２制御端子（９０Ｂ）と、第２制御端子（９０Ｂ）に対応する第２主端子（９２Ｂ）と、を有する半導体スイッチ素子（９ｅ）のオン電圧を測定する。オン電圧は、半導体スイッチ素子（９ｅ）のオン状態での第１主端子（９１Ａ）と第２主端子（９２Ｂ）との間の電圧である。オン電圧測定回路（１ｋ）は、第１検知用スイッチ素子（２Ａ）と、第１制御部（３Ａ）と、第２検知用スイッチ素子（２Ｂ）と、第２制御部（３Ｂ）と、抵抗素子（４０）と、電圧検知部（５０）と、を備える。第１検知用スイッチ素子（２Ａ）は、第１ドレイン端子（２ＡＤ）、第１ソース端子（２ＡＳ）及び第１ゲート端子（２ＡＧ）を有する。第１制御部（３Ａ）は、第１信号出力端子（３１Ａ）及び第１基準電位端子（３２Ａ）を有し、第１検知用スイッチ素子（２Ａ）を制御する。第２検知用スイッチ素子（２Ｂ）は、第２ドレイン端子（２ＢＤ）、第２ソース端子（２ＢＳ）及び第２ゲート端子（２ＢＧ）を有する。第２制御部（３Ｂ）は、第２信号出力端子（３１Ｂ）及び第２基準電位端子（３２Ｂ）を有し、第２検知用スイッチ素子（２Ｂ）を制御する。抵抗素子（４０）は、第１検知用スイッチ素子（２Ａ）の第１ソース端子（２ＡＳ）と第２検知用スイッチ素子（２Ｂ）の第２ソース端子（２ＢＳ）との間に接続されている。第１制御部（３Ａ）の第１信号出力端子（３１Ａ）は、第１検知用スイッチ素子（２Ａ）の第１ゲート端子（２ＡＧ）に接続されている。第１制御部（３Ａ）の第１基準電位端子（３２Ａ）は、第２検知用スイッチ素子（２Ｂ）の第２ソース端子（２ＢＳ）に接続されている。第２制御部（３Ｂ）の第２信号出力端子（３１Ｂ）は、第２検知用スイッチ素子（２Ｂ）の第２ゲート端子（２ＢＧ）に接続されている。第２制御部（３Ｂ）の第２基準電位端子（３２Ｂ）は、第１検知用スイッチ素子（２Ａ）の第１ソース端子（２ＡＳ）に接続されている。抵抗素子（４０）の抵抗値は、第１検知用スイッチ素子（２Ａ）のオン抵抗及び第２検知用スイッチ素子（２Ｂ）のオン抵抗よりも大きい。電圧検知部（５０）は、半導体スイッチ素子（９ｅ）がオンされているときの抵抗素子（４０）の両端間の電圧から、第１基準電位端子（３２Ａ）と第２基準電位端子（３２Ｂ）との間に接続されている半導体スイッチ素子（９ｅ）のオン電圧を検知する。

　第１７の態様に係るオン電圧測定回路（１ｋ）は、オン電圧の測定精度の向上を図ることが可能となる。

　第１８の態様に係るオン電圧測定回路（１ｍ）では、第１７の態様において、第１制御部（３Ａ）は、第１定電圧源（ＥＡ１）である。第２制御部（３Ｂ）は、第２定電圧源（ＥＡ２）である。

　第１８の態様に係るオン電圧測定回路（１ｍ）は、部品点数を削減することが可能となる。

　第１９の態様に係るオン電圧測定回路（１ｎ）は、第１制御端子（９０Ａ）と、第１制御端子（９０Ａ）に対応する第１主端子（９１Ａ）と、第２制御端子（９０Ｂ）と、第２制御端子（９０Ｂ）に対応する第２主端子（９２Ｂ）と、を有する半導体スイッチ素子（９ｅ）のオン電圧を測定する。オン電圧は、半導体スイッチ素子（９ｅ）のオン状態での第１主端子（９１Ａ）と第２主端子（９２Ｂ）との間の電圧である。オン電圧測定回路（１ｎ）は、ノーマリオン型の第１検知用スイッチ素子（２Ａ）と、ノーマリオン型の第２検知用スイッチ素子（２Ｂ）と、抵抗素子４０と、電圧検知部（５０）と、を備える。第１検知用スイッチ素子（２Ａ）は、第１ドレイン端子（２ＡＤ）、第１ソース端子（２ＡＳ）及び第１ゲート端子（２ＡＧ）を有する。第２検知用スイッチ素子（２Ｂ）は、第２ドレイン端子（２ＢＤ）、第２ソース端子（２ＢＳ）及び第２ゲート端子（２ＢＧ）を有する。抵抗素子（４０）は、第１検知用スイッチ素子（２Ａ）の第１ソース端子（２ＡＳ）と第２検知用スイッチ素子（２Ｂ）の第２ソース端子（２ＢＳ）との間に接続されている。オン電圧測定回路（１ｎ）では、第１検知用スイッチ素子（２Ａ）の第１ソース端子（２ＡＳ）が第２検知用スイッチ素子（２Ｂ）の第２ゲート端子（２ＢＧ）に接続されている。第２検知用スイッチ素子（２Ｂ）の第２ソース端子（２ＢＳ）が第１検知用スイッチ素子（２Ａ）の第１ゲート端子（２ＡＧ）に接続されている。抵抗素子（４０）の抵抗値は、第１検知用スイッチ素子（２Ａ）のオン抵抗及び第２検知用スイッチ素子（２Ｂ）のオン抵抗よりも大きい。電圧検知部（５０）は、半導体スイッチ素子（９ｅ）がオンされているときの抵抗素子（４０）の両端間の電圧から、第１ソース端子（２ＡＳ）と第２ソース端子（２ＢＳ）との間に接続されている半導体スイッチ素子（９ｅ）のオン電圧を検知する。

　第１９の態様に係るオン電圧測定回路（１ｎ）は、オン電圧の測定精度の向上を図ることが可能となる。また、第１９の態様に係るオン電圧測定回路（１ｎ）は、第１７の態様に係るオン電圧測定回路（１ｋ）と比べて、部品点数を削減することが可能となる。

　１、１a、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ、１ｈ、１ｉ、１ｊ、１ｋ、１ｍ、１ｎ
　オン電圧測定回路
　２　検知用スイッチ素子
　２Ｄ　ドレイン端子
　２Ｇ　ゲート端子
　２Ｓ　ソース端子
　２Ａ　第１検知用スイッチ素子
　２ＡＤ　第１ドレイン端子
　２ＡＧ　第１ゲート端子
　２ＡＳ　第１ソース端子
　２Ｂ　第２検知用スイッチ素子
　２ＢＤ　第２ドレイン端子
　２ＢＧ　第２ゲート端子
　２ＢＳ　第２ソース端子
　２０　検知用スイッチ素子
　２１Ｇ　第１ゲート端子
　２１Ｓ　第１ソース端子
　２２Ｇ　第２ゲート端子
　２２Ｓ　第２ソース端子
　３、３ａ　制御部
　３１　信号出力端子
　３２　基準電位端子
　３Ａ　第１制御部
　３１Ａ　第１信号出力端子
　３２Ａ　第１基準電位端子
　３Ｂ　第２制御部
　３１Ｂ　第２信号出力端子
　３２Ｂ　第２基準電位端子
　４　抵抗素子
　４Ａ　第１抵抗素子
　４Ｂ　第２抵抗素子
　４０　抵抗素子
　４１　第１抵抗素子
　４２　第２抵抗素子
　５　電圧検知部
　５Ａ　第１電圧検知部
　５Ｂ　第２電圧検知部
　５０　電圧検知部
　５１　第１電圧検知部
　５２　第２電圧検知部
　６１　第１制御部
　６１１　第１信号出力端子
　６１２　第１基準電位端子
　６２　第２制御部
　６２１　第２信号出力端子
　６２２　第２基準電位端子
　９、９ｅ　半導体スイッチ素子
　９０　制御端子
　９１　第１主端子
　９２　第２主端子
　９０Ａ　第１制御端子
　９１Ａ　第１主端子
　９０Ｂ　第２制御端子
　９２Ｂ　第２主端子
　１０、１０a、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ、１０ｈ、１０ｉ、１０ｊ、１０ｋ、１０ｍ、１０ｎ　スイッチシステム
　１１　スイッチ制御部
　１１Ａ　第１スイッチ制御部
　１１Ｂ　第２スイッチ制御部
　１５　負荷
　１６　電源
　１９　温度検出部
　Ｖ２　電圧
　Ｖ４　電圧
　Ｖ４Ａ　電圧
　Ｖ４Ｂ　電圧
　Ｖｔ　閾値
　Ｖｔｈ２　閾値電圧
　Ｖｔｈ９　閾値電圧

Claims

　制御端子、第１主端子及び第２主端子を有する半導体スイッチ素子のオン状態での前記第１主端子と前記第２主端子との間の電圧であるオン電圧を測定するオン電圧測定回路であって、
　ドレイン端子、ソース端子及びゲート端子を有する検知用スイッチ素子と、
　信号出力端子及び基準電位端子を有し、前記検知用スイッチ素子を制御する制御部と、
　前記ソース端子と前記基準電位端子との間に接続されている抵抗素子と、
　電圧検知部と、を備え、
　前記抵抗素子の抵抗値は、前記検知用スイッチ素子のオン抵抗よりも大きく、
　前記電圧検知部は、前記半導体スイッチ素子と前記検知用スイッチ素子との両方がオンされているときの前記抵抗素子の両端間の電圧から、前記ドレイン端子と前記基準電位端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知する、
　オン電圧測定回路。
　前記制御部は、前記半導体スイッチ素子を制御する、
　請求項１に記載のオン電圧測定回路。
　前記オン電圧測定回路は、並列接続されている複数の前記半導体スイッチ素子のオン電圧を測定する、
　請求項１又は２に記載のオン電圧測定回路。
　前記電圧検知部は、検知したオン電圧と閾値とを比較する機能を有し、前記半導体スイッチ素子の温度を検出する温度検出部による検出温度に応じて前記閾値を補正する、
　請求項１～３のいずれか一項に記載のオン電圧測定回路。
　前記オン電圧測定回路では、前記半導体スイッチ素子がオンした後に前記制御部からオン信号を出力し、前記検知用スイッチ素子をオンさせる、
　請求項１、３、４のいずれか一項に記載のオン電圧測定回路。
　前記信号出力端子と前記検知用スイッチ素子の前記ゲート端子との間に接続されているゲート抵抗と、
　前記検知用スイッチ素子の前記ゲート端子と前記ソース端子との間に接続されているゲートキャパシタと、を更に備え、
　前記半導体スイッチ素子では、
　　前記制御端子が抵抗を介してドライバに接続され、
　　前記制御端子と前記第２主端子との間にキャパシタが接続されており、
　前記ゲート抵抗と前記ゲートキャパシタとで決まる時定数が、前記抵抗と前記キャパシタとで決まる時定数よりも大きい、
　請求項１～４のいずれか一項に記載のオン電圧測定回路。
　前記検知用スイッチ素子の閾値電圧は、前記半導体スイッチ素子の閾値電圧よりも大きい、
　請求項１～４のいずれか一項に記載のオン電圧測定回路。
　前記オン電圧測定回路では、前記半導体スイッチ素子がオンされる前に前記制御部からオン信号を出力し、前記検知用スイッチ素子をオンさせる、
　請求項１、３、４のいずれか一項に記載のオン電圧測定回路。
　前記信号出力端子と前記検知用スイッチ素子の前記ゲート端子との間に接続されているゲート抵抗と、
　前記検知用スイッチ素子の前記ゲート端子と前記ソース端子との間に接続されているゲートキャパシタと、を更に備え、
　前記半導体スイッチ素子では、
　　前記制御端子が抵抗を介してドライバに接続され、
　　前記制御端子と前記第２主端子との間にキャパシタが接続されており、
　前記ゲート抵抗と前記ゲートキャパシタとで決まる時定数が、前記抵抗と前記キャパシタとで決まる時定数よりも小さい、
　請求項１～４のいずれか一項に記載のオン電圧測定回路。
　前記検知用スイッチ素子の閾値電圧は、前記半導体スイッチ素子の閾値電圧よりも小さい、
　請求項１～４のいずれか一項に記載のオン電圧測定回路。
　第１制御端子と、前記第１制御端子に対応する第１主端子と、第２制御端子と、前記第２制御端子に対応する第２主端子と、を有する半導体スイッチ素子のオン状態での前記第１主端子と前記第２主端子との間の電圧であるオン電圧を測定するオン電圧測定回路であって、
　第１ドレイン端子、第１ソース端子及び第１ゲート端子を有する第１検知用スイッチ素子と、
　第１信号出力端子及び第１基準電位端子を有し、前記第１検知用スイッチ素子を制御する第１制御部と、
　前記第１ソース端子と前記第１基準電位端子との間に接続されている第１抵抗素子と、
　第１電圧検知部と、
　第２ドレイン端子、第２ソース端子及び第２ゲート端子を有する第２検知用スイッチ素子と、
　第２信号出力端子及び第２基準電位端子を有し、前記第２検知用スイッチ素子を制御する第２制御部と、
　前記第２ソース端子と前記第２基準電位端子との間に接続されている第２抵抗素子と、
　第２電圧検知部と、を備え、
　前記第１検知用スイッチ素子の前記第１ドレイン端子と前記第２検知用スイッチ素子の前記第２ドレイン端子とが接続されており、
　前記第１抵抗素子の抵抗値は、前記第１検知用スイッチ素子のオン抵抗よりも大きく、
　前記第２抵抗素子の抵抗値は、前記第２検知用スイッチ素子のオン抵抗よりも大きく、
　前記第１電圧検知部は、前記半導体スイッチ素子と前記第１検知用スイッチ素子との両方がオンされているときの前記第１抵抗素子の両端間の電圧から、前記第１基準電位端子と前記第２基準電位端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知し、
　前記第２電圧検知部は、前記半導体スイッチ素子と前記第２検知用スイッチ素子との両方がオンされているときの前記第２抵抗素子の両端間の電圧から、前記第１基準電位端子と前記第２基準電位端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知する、
　オン電圧測定回路。
　前記第１抵抗素子に並列接続されている第１ダイオードと、
　前記第２抵抗素子に並列接続されている第２ダイオードと、を更に備え、
　前記第１ダイオードは、第１アノード及び第１カソードを有し、前記第１アノードが前記第１基準電位端子に接続され、前記第１カソードが前記第１検知用スイッチ素子の前記第１ソース端子に接続されており、
　前記第２ダイオードは、第２アノード及び第２カソードを有し、前記第２アノードが前記第２基準電位端子に接続され、前記第２カソードが前記第２検知用スイッチ素子の前記第２ソース端子に接続されている、
　請求項１１に記載のオン電圧測定回路。
　前記第１抵抗素子に並列接続されている第１キャパシタと、
　前記第２抵抗素子に並列接続されている第２キャパシタと、を更に備える、
　請求項１１に記載のオン電圧測定回路。
　前記第１制御部は、第１定電圧源であり、
　前記第２制御部は、第２定電圧源である、
　請求項１１に記載のオン電圧測定回路。
　第１制御端子と、前記第１制御端子に対応する第１主端子と、第２制御端子と、前記第２制御端子に対応する第２主端子と、を有する半導体スイッチ素子のオン状態での前記第１主端子と前記第２主端子との間の電圧であるオン電圧を測定するオン電圧測定回路であって、
　第１ドレイン端子、第１ソース端子及び第１ゲート端子を有するノーマリオン型の第１検知用スイッチ素子と、
　前記第１ソース端子と前記第１ゲート端子との間に接続されている第１抵抗素子と、
　第１電圧検知部と、
　第２ドレイン端子、第２ソース端子及び第２ゲート端子を有するノーマリオン型の第２検知用スイッチ素子と、
　前記第２ソース端子と前記第２ゲート端子との間に接続されている第２抵抗素子と、
　第２電圧検知部と、を備え、
　前記第１検知用スイッチ素子の前記第１ドレイン端子と前記第２検知用スイッチ素子の前記第２ドレイン端子とが接続されており、
　前記第１抵抗素子の抵抗値は、前記第１検知用スイッチ素子のオン抵抗よりも大きく、
　前記第２抵抗素子の抵抗値は、前記第２検知用スイッチ素子のオン抵抗よりも大きく、
　前記第１電圧検知部は、前記半導体スイッチ素子と前記第１検知用スイッチ素子との両方がオンされているときの前記第１抵抗素子の両端間の電圧から、前記第１ゲート端子と前記第２ゲート端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知し、
　前記第２電圧検知部は、前記半導体スイッチ素子と前記第２検知用スイッチ素子との両方がオンされているときの前記第２抵抗素子の両端間の電圧から、前記第１ゲート端子と前記第２ゲート端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知する、
　オン電圧測定回路。
　第１制御端子と、前記第１制御端子に対応する第１主端子と、第２制御端子と、前記第２制御端子に対応する第２主端子と、を有する半導体スイッチ素子のオン状態での前記第１主端子と前記第２主端子との間の電圧であるオン電圧を測定するオン電圧測定回路であって、
　第１ゲート端子と、前記第１ゲート端子に対応する第１ソース端子と、第２ゲート端子と、前記第２ゲート端子に対応する第２ソース端子と、を有する検知用スイッチ素子と、
　第１信号出力端子及び第１基準電位端子を有し、前記検知用スイッチ素子の前記第１ゲート端子の第１ゲート電圧を制御する第１制御部と、
　前記第１ソース端子と前記第１基準電位端子との間に接続されている第１抵抗素子と、
　第１電圧検知部と、
　第２信号出力端子及び第２基準電位端子を有し、前記検知用スイッチ素子の前記第２ゲート端子の第２ゲート電圧を制御する第２制御部と、
　前記第２ソース端子と前記第２基準電位端子との間に接続されている第２抵抗素子と、
　第２電圧検知部と、を備え、
　前記第１抵抗素子の抵抗値は、前記検知用スイッチ素子のオン抵抗よりも大きく、
　前記第２抵抗素子の抵抗値は、前記検知用スイッチ素子のオン抵抗よりも大きく、
　前記第１電圧検知部は、前記半導体スイッチ素子と前記検知用スイッチ素子との両方がオンされているときの前記第１抵抗素子の両端間の電圧から、前記第１基準電位端子と前記第２基準電位端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知し、
　前記第２電圧検知部は、前記半導体スイッチ素子と前記検知用スイッチ素子との両方がオンされているときの前記第２抵抗素子の両端間の電圧から、前記第１基準電位端子と前記第２基準電位端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知する、
　オン電圧測定回路。
　第１制御端子と、前記第１制御端子に対応する第１主端子と、第２制御端子と、前記第２制御端子に対応する第２主端子と、を有する半導体スイッチ素子のオン状態での前記第１主端子と前記第２主端子との間の電圧であるオン電圧を測定するオン電圧測定回路であって、
　第１ドレイン端子、第１ソース端子及び第１ゲート端子を有する第１検知用スイッチ素子と、
　第１信号出力端子及び第１基準電位端子を有し、前記第１検知用スイッチ素子を制御する第１制御部と、
　第２ドレイン端子、第２ソース端子及び第２ゲート端子を有する第２検知用スイッチ素子と、
　第２信号出力端子及び第２基準電位端子を有し、前記第２検知用スイッチ素子を制御する第２制御部と、
　前記第１検知用スイッチ素子の前記第１ソース端子と前記第２検知用スイッチ素子の前記第２ソース端子との間に接続されている抵抗素子と、
　電圧検知部と、を備え、
　前記第１制御部の前記第１信号出力端子は、前記第１検知用スイッチ素子の前記第１ゲート端子に接続されており、
　前記第１制御部の前記第１基準電位端子は、前記第２検知用スイッチ素子の前記第２ソース端子に接続されており、
　前記第２制御部の前記第２信号出力端子は、前記第２検知用スイッチ素子の前記第２ゲート端子に接続されており、
　前記第２制御部の前記第２基準電位端子は、前記第１検知用スイッチ素子の前記第１ソース端子に接続されており、
　前記抵抗素子の抵抗値は、前記第１検知用スイッチ素子のオン抵抗及び前記第２検知用スイッチ素子のオン抵抗よりも大きく、
　前記電圧検知部は、前記半導体スイッチ素子がオンされているときの前記抵抗素子の両端間の電圧から、前記第１基準電位端子と前記第２基準電位端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知する、
　オン電圧測定回路。
　前記第１制御部は、第１定電圧源であり、
　前記第２制御部は、第２定電圧源である、
　請求項１７に記載のオン電圧測定回路。
　第１制御端子と、前記第１制御端子に対応する第１主端子と、第２制御端子と、前記第２制御端子に対応する第２主端子と、を有する半導体スイッチ素子のオン状態での前記第１主端子と前記第２主端子との間の電圧であるオン電圧を測定するオン電圧測定回路であって、
　第１ドレイン端子、第１ソース端子及び第１ゲート端子を有するノーマリオン型の第１検知用スイッチ素子と、
　第２ドレイン端子、第２ソース端子及び第２ゲート端子を有するノーマリオン型の第２検知用スイッチ素子と、
　前記第１検知用スイッチ素子の前記第１ソース端子と前記第２検知用スイッチ素子の前記第２ソース端子との間に接続されている抵抗素子と、
　電圧検知部と、を備え、
　前記第１検知用スイッチ素子の前記第１ソース端子が前記第２検知用スイッチ素子の前記第２ゲート端子に接続されており、
　前記第２検知用スイッチ素子の前記第２ソース端子が前記第１検知用スイッチ素子の前記第１ゲート端子に接続されており、
　前記抵抗素子の抵抗値は、前記第１検知用スイッチ素子のオン抵抗及び前記第２検知用スイッチ素子のオン抵抗よりも大きく、
　前記電圧検知部は、前記半導体スイッチ素子がオンされているときの前記抵抗素子の両端間の電圧から、前記第１ソース端子と前記第２ソース端子との間に接続されている前記半導体スイッチ素子のオン電圧を検知する、
　オン電圧測定回路。