JPS6372217A - 制御信号発生回路 - Google Patents
制御信号発生回路Info
- Publication number
- JPS6372217A JPS6372217A JP61216494A JP21649486A JPS6372217A JP S6372217 A JPS6372217 A JP S6372217A JP 61216494 A JP61216494 A JP 61216494A JP 21649486 A JP21649486 A JP 21649486A JP S6372217 A JPS6372217 A JP S6372217A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- clock
- output
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007599 discharging Methods 0.000 claims abstract 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は制御信号発生回路に関し、特に異なったクロッ
ク周波数で用いられる回路で、クロック周波数を判別し
、クロック周波数に応じた制御信号の切り換えを行なう
制御信号発生回路に関する。
ク周波数で用いられる回路で、クロック周波数を判別し
、クロック周波数に応じた制御信号の切り換えを行なう
制御信号発生回路に関する。
例えば、データ転送速度変換を必要とする回路などにお
いて、扱う入力データのクロック周波数が複数以上とな
る場合、各周波数毎に処理回路の構成が異なってくるた
め、それに応じた制御信号が必要となる。従来、゛この
種の制御信号の発生には第３図に示すように、制御信号
切換回路１１を用い、データ入力端子２に加わる入力デ
ータに応じてクロック入力端子１に加わるクロックの周
波数に応じて制御信号切換用入力端子１３から信号を加
えて制御信号出力端子１２に得る制御信号を切り換えて
いた。制御信号切換用入力端子１３には入力データの周
波数によってレベルが異なる信号を加えていた。
いて、扱う入力データのクロック周波数が複数以上とな
る場合、各周波数毎に処理回路の構成が異なってくるた
め、それに応じた制御信号が必要となる。従来、゛この
種の制御信号の発生には第３図に示すように、制御信号
切換回路１１を用い、データ入力端子２に加わる入力デ
ータに応じてクロック入力端子１に加わるクロックの周
波数に応じて制御信号切換用入力端子１３から信号を加
えて制御信号出力端子１２に得る制御信号を切り換えて
いた。制御信号切換用入力端子１３には入力データの周
波数によってレベルが異なる信号を加えていた。
上述した制御信号発生回路では、外部切り換え端子から
の入力によって、回路の切り換えを行なっているので、
入力データのタイプが変わり、クロック周波数が変わる
度に、外部切り換え端子への入力を変える操作をせねば
ならず、扱いが煩雑であり、また、端子数が増加すると
いう欠点がある。
の入力によって、回路の切り換えを行なっているので、
入力データのタイプが変わり、クロック周波数が変わる
度に、外部切り換え端子への入力を変える操作をせねば
ならず、扱いが煩雑であり、また、端子数が増加すると
いう欠点がある。
本発明の制御信号発生回路は、入力するクロックの周波
数を判別する周波数判別回路と、判別回路部からの信号
により、入力したクロックの周波数に応じた制御信号を
発生する制御信号切り換え回路とを有している。
数を判別する周波数判別回路と、判別回路部からの信号
により、入力したクロックの周波数に応じた制御信号を
発生する制御信号切り換え回路とを有している。
次に、本発明について図面を参照してより詳細に説明す
る。
る。
第１図は本発明の一実施例であり、１はクロック入力端
子、２はデータ入力端子、３はＮチャネルトランジスタ
、４はＰチャネルトランジスタ、５は抵抗、７はコンデ
ンサ、８．１０はインバータ、９はフリップフロップ、
１１は制御信号切り換え回路、１２は制御信号出力端子
、第２図（ωおよび（ｂ）は第１図の回路動作を示した
ものである。
子、２はデータ入力端子、３はＮチャネルトランジスタ
、４はＰチャネルトランジスタ、５は抵抗、７はコンデ
ンサ、８．１０はインバータ、９はフリップフロップ、
１１は制御信号切り換え回路、１２は制御信号出力端子
、第２図（ωおよび（ｂ）は第１図の回路動作を示した
ものである。
第１図に示した回路で、クロック入力端子１に加わった
クロックがロウレベル（以下“Ｌ”という）の時トラン
ジスタ４が導通し、接続点６はハイレベル（以下“Ｈ”
という）になり、コンデンサ７は充電される。次にクロ
ックが“Ｈ”ニすると、トランジスタ３が導通し、コン
デンサ７の電荷は、トランジスタ３、抵抗５を介し放電
される。しかし、第２図（ａ）のように、クロックの周
期が短い場合、放電により、接続点すの電位がインバー
タ８を反転させる閾値電圧ｖＴになる前に再びクロック
入力が“Ｌ”となるため、インバータ８の出力は、常に
“Ｌ”のままで、フリップフロップ９の出力も“Ｌ”の
ままになっている。第２図■のように、クロック周期が
長い場合には、放電により接続点６の電位はインバータ
８の閾値電圧’／Ｔ以下となり、インバータ８の出力は
“Ｈ”となり、フリップフロップ９は入力クロックの立
ち下がりタイミングでこれを取り込み、出力は“Ｈ”と
なる。
クロックがロウレベル（以下“Ｌ”という）の時トラン
ジスタ４が導通し、接続点６はハイレベル（以下“Ｈ”
という）になり、コンデンサ７は充電される。次にクロ
ックが“Ｈ”ニすると、トランジスタ３が導通し、コン
デンサ７の電荷は、トランジスタ３、抵抗５を介し放電
される。しかし、第２図（ａ）のように、クロックの周
期が短い場合、放電により、接続点すの電位がインバー
タ８を反転させる閾値電圧ｖＴになる前に再びクロック
入力が“Ｌ”となるため、インバータ８の出力は、常に
“Ｌ”のままで、フリップフロップ９の出力も“Ｌ”の
ままになっている。第２図■のように、クロック周期が
長い場合には、放電により接続点６の電位はインバータ
８の閾値電圧’／Ｔ以下となり、インバータ８の出力は
“Ｈ”となり、フリップフロップ９は入力クロックの立
ち下がりタイミングでこれを取り込み、出力は“Ｈ”と
なる。
制御信号切り換え回路１１は、従来の制御信号切換回路
１１と同じであるが、その制御切換用入力端子１３にフ
リップフロップ９の出力を切り換え信号として与えられ
るので、フリップフロップ９の出力が“Ｌ”の場合には
クロック周波数が高い場合の制御信号が、また“Ｈ”の
場合にはクロック周波数が低い場合の制御信号を出力端
子１２より自動的に出力する。
１１と同じであるが、その制御切換用入力端子１３にフ
リップフロップ９の出力を切り換え信号として与えられ
るので、フリップフロップ９の出力が“Ｌ”の場合には
クロック周波数が高い場合の制御信号が、また“Ｈ”の
場合にはクロック周波数が低い場合の制御信号を出力端
子１２より自動的に出力する。
以上説明したように、本発明によれば簡単な回路構成に
より、入力データのクロック周波数を自動的に判別でき
、周波数に応じた制御信号に切り換えることができるた
め、外部からの切り換え制御が不要であ□す、また、切
り換え用の入力端子が不要となり、ピン数が減少できる
という利点がある。
より、入力データのクロック周波数を自動的に判別でき
、周波数に応じた制御信号に切り換えることができるた
め、外部からの切り換え制御が不要であ□す、また、切
り換え用の入力端子が不要となり、ピン数が減少できる
という利点がある。
第１図は本発明の一実施例を示す回路図、第２図（３）
および■は第１図の回路の動作を示すタイミングチャー
ト、第３図は従来の回路図である。 １・・・クロック入力端子。 ２・・・データ入力端子。 ３・−Ｎチャネルトランジスタ。 ４・−Ｐチャネルトランジスタ。 ５・・・抵抗、 ７・・・コンデンサ。 ８、ＩＯ・・・インバータ。 ９・・・フリップフロップ。 １１・・・制御信号切り換え回路。 １２・・・制御信号出力端子。 １３・・・制御切り換え用入力端子。 −ｍ−゛、 代理人 弁理士 内 原 Ｅ＋、−ｒＦＪ−ｉ、＋
ｊ＋ ＞、、。 Ｘ、ｌｌし
および■は第１図の回路の動作を示すタイミングチャー
ト、第３図は従来の回路図である。 １・・・クロック入力端子。 ２・・・データ入力端子。 ３・−Ｎチャネルトランジスタ。 ４・−Ｐチャネルトランジスタ。 ５・・・抵抗、 ７・・・コンデンサ。 ８、ＩＯ・・・インバータ。 ９・・・フリップフロップ。 １１・・・制御信号切り換え回路。 １２・・・制御信号出力端子。 １３・・・制御切り換え用入力端子。 −ｍ−゛、 代理人 弁理士 内 原 Ｅ＋、−ｒＦＪ−ｉ、＋
ｊ＋ ＞、、。 Ｘ、ｌｌし
Claims (1)
- 入力クロックにより充放電を行う充放電回路と、前記充
放電回路の出力電位レベルを検出する入力クロック周波
数判別回路と、前記入力クロック周波数判別回路からの
信号により入力クロック周波数に応じた制御信号の切り
換えを行う制御信号切り換え回路とを含むことを特徴と
する制御信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61216494A JPS6372217A (ja) | 1986-09-12 | 1986-09-12 | 制御信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61216494A JPS6372217A (ja) | 1986-09-12 | 1986-09-12 | 制御信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6372217A true JPS6372217A (ja) | 1988-04-01 |
Family
ID=16689309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61216494A Pending JPS6372217A (ja) | 1986-09-12 | 1986-09-12 | 制御信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6372217A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005085882A1 (ja) * | 2004-03-09 | 2005-09-15 | Matsushita Electric Industrial Co., Ltd. | 周波数センサおよび半導体装置 |
-
1986
- 1986-09-12 JP JP61216494A patent/JPS6372217A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005085882A1 (ja) * | 2004-03-09 | 2005-09-15 | Matsushita Electric Industrial Co., Ltd. | 周波数センサおよび半導体装置 |
| JPWO2005085882A1 (ja) * | 2004-03-09 | 2007-08-09 | 松下電器産業株式会社 | 周波数センサおよび半導体装置 |
| CN100454027C (zh) * | 2004-03-09 | 2009-01-21 | 松下电器产业株式会社 | 频率传感器和半导体装置 |
| US7504865B2 (en) | 2004-03-09 | 2009-03-17 | Panasonic Corporation | Frequency sensor and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4365174A (en) | Pulse counter type circuit for power-up indication | |
| JPS5871731A (ja) | Ｃｍｏｓデバイス用のダイナミツクｔｔｌ入力コンパレ−タ | |
| US5134322A (en) | Control and monitoring device for a power switch | |
| US4410812A (en) | Voltage-frequency converter | |
| US5111489A (en) | Frequency-dividing circuit | |
| JPS6372217A (ja) | 制御信号発生回路 | |
| EP0773627A1 (en) | Flip-flop circuit | |
| JPH0691462B2 (ja) | アナログカウンタ回路 | |
| US4293780A (en) | Digital integrated semiconductor circuit | |
| JPH10336034A (ja) | 電圧変化によりパルスを変化させる電圧／パルス変換機 | |
| JPH0329873A (ja) | モード設定回路 | |
| JP2556038B2 (ja) | 混成集積回路 | |
| JPS6338727B2 (ja) | ||
| US6369587B1 (en) | Pulse center detection circuit | |
| CN117614422A (zh) | 比较时钟产生电路及用于规避比较器亚稳态的方法 | |
| JPH05218864A (ja) | アナログ−デジタル変換器 | |
| KR920003035Y1 (ko) | 배수출력을 가지는 입력 신장 출력회로 | |
| KR0137962Y1 (ko) | 주파수 가변용 발진회로 | |
| JPH11308281A (ja) | デジタル信号伝送装置およびその方法、デジタル信号送信装置およびデジタル信号受信装置 | |
| JPS57141124A (en) | Parallel type mos a/d converter circuit | |
| KR100432121B1 (ko) | 펄스 중심 감지 회로 | |
| JPH063460Y2 (ja) | キ−入力装置 | |
| JPH0439784A (ja) | マイクロコンピュータ | |
| JPH0358614A (ja) | 半導体装置 | |
| JPH09266438A (ja) | パワーオンリセット回路 |