JPH0329873A - モード設定回路 - Google Patents
モード設定回路Info
- Publication number
- JPH0329873A JPH0329873A JP1166149A JP16614989A JPH0329873A JP H0329873 A JPH0329873 A JP H0329873A JP 1166149 A JP1166149 A JP 1166149A JP 16614989 A JP16614989 A JP 16614989A JP H0329873 A JPH0329873 A JP H0329873A
- Authority
- JP
- Japan
- Prior art keywords
- mode setting
- signal
- circuit
- trigger
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007599 discharging Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は回路の動作モードを設定するモード設定回路に
利用され、特に、ＬＳＩ大規模集積回路）の内部に構或
され、ＬＳＩの動作モードまたはテストモードの設定を
行うモード設定回路に関する。
利用され、特に、ＬＳＩ大規模集積回路）の内部に構或
され、ＬＳＩの動作モードまたはテストモードの設定を
行うモード設定回路に関する。
本発明は、外部入力端子に入力された入力信号をデコー
ドし、内部回路の動作モードを設定するモード設定信号
を出力するモード設定回路において、 一つの前記外部端子に入力された入力信号を、時定数の
異なる複数の充放電回路を通すことにより、異なる波形
の信号を形或し、この信号をデコードしモード設定信号
を出力するようにすることにより、 少ない外部入力端子数で多数のモード設定を行えるよう
にしたものである。
ドし、内部回路の動作モードを設定するモード設定信号
を出力するモード設定回路において、 一つの前記外部端子に入力された入力信号を、時定数の
異なる複数の充放電回路を通すことにより、異なる波形
の信号を形或し、この信号をデコードしモード設定信号
を出力するようにすることにより、 少ない外部入力端子数で多数のモード設定を行えるよう
にしたものである。
従来、この種のモード設定回路は外部入力端子からの入
力データをデコードするデコーダ回路によって構或され
ることが多い。すなわち、第５図に示すように、入力端
子数が２の場合、最大４のモード設定が可能となる。第
５図において、３０および３１はモード設定用の外部入
力端子、１６はデコーダ、ならびに１７〜２０はモード
設定信号である。
力データをデコードするデコーダ回路によって構或され
ることが多い。すなわち、第５図に示すように、入力端
子数が２の場合、最大４のモード設定が可能となる。第
５図において、３０および３１はモード設定用の外部入
力端子、１６はデコーダ、ならびに１７〜２０はモード
設定信号である。
ところが、最近のＬＳＩの高集積化に伴い、ＬＳＩの多
機能化あるいはテスティングの複雑化が増々進み、同一
ＬＳＩで設定すべき動作モードあるいはテストモードの
数も増加の一途をたどっている。
機能化あるいはテスティングの複雑化が増々進み、同一
ＬＳＩで設定すべき動作モードあるいはテストモードの
数も増加の一途をたどっている。
そのため、前述した従来のモード設定回路では、設定す
べきモード数の増加によってＬＳＩの外部入力端子数が
無制限に増加するという問題点があった。
べきモード数の増加によってＬＳＩの外部入力端子数が
無制限に増加するという問題点があった。
本発明の目的は、前記の問題点を解消することにより、
少ない端子数で多数のモード設定が可能なモード設定回
路を提供することにある。
少ない端子数で多数のモード設定が可能なモード設定回
路を提供することにある。
本発明は、入力信号が入力される外部入力端子と、前記
入力信号をデコードし内部回路の動作モードを設定する
モード設定信号を出力するデコーダとを備えたモード設
定回路において、前記外部入力端子に入力された入力信
号により充放電を行う異なる時定数を持つ複数の充放電
回路と、各充放電回路の出力電位レベルを検出する複数
のセンス回路と、各センス回路の出力をトリガ入力とし
前記デコーダにその出力を入力する複数のトリガフリッ
プフロップとを備えたことを特徴とする。
入力信号をデコードし内部回路の動作モードを設定する
モード設定信号を出力するデコーダとを備えたモード設
定回路において、前記外部入力端子に入力された入力信
号により充放電を行う異なる時定数を持つ複数の充放電
回路と、各充放電回路の出力電位レベルを検出する複数
のセンス回路と、各センス回路の出力をトリガ入力とし
前記デコーダにその出力を入力する複数のトリガフリッ
プフロップとを備えたことを特徴とする。
複数の充放電回路、センス回路およびトリガフリップフ
ロップは、一つの外部入力端子から入力信号により、複
数の異なる波形のパルス信号を生戊する。そしてデコー
ダはこれらのパルス信号を入力して多数のモード設定信
号を出力する。
ロップは、一つの外部入力端子から入力信号により、複
数の異なる波形のパルス信号を生戊する。そしてデコー
ダはこれらのパルス信号を入力して多数のモード設定信
号を出力する。
従って、一つの外部入力端子から入力される入力信号に
より、複数の異なる波形のパルス信号を得ることができ
、少ない外部入力端子で多数のモード設定信号を得るこ
とが可能となる。
より、複数の異なる波形のパルス信号を得ることができ
、少ない外部入力端子で多数のモード設定信号を得るこ
とが可能となる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第一実施例を示す回路図である。
本第一実施例は、モード設定のための入力信号１ａが入
力される外部入力端子１と、入力信号１ａをデコードし
図外の内部回路の動作モードを設定するモード設定信号
１７〜２０を出力するデコーダ１６とを備えたモード設
定回路において、 本発明の特徴とするところの、外部入力端子１に入力さ
れた入力信号１ａにより充放電を行う異なる時定数を持
つ二つの充放電回路２４および２５と、各充放電回路２
４および２５の出力電位レベルを検出する二つのセンス
回路としてのインバータ７および１４と、インバータ７
および１４の出力をトリガ入力としデコーダ１６にその
出力を入力する二つのトリガフリップフロップ８および
１５とを備えている。
力される外部入力端子１と、入力信号１ａをデコードし
図外の内部回路の動作モードを設定するモード設定信号
１７〜２０を出力するデコーダ１６とを備えたモード設
定回路において、 本発明の特徴とするところの、外部入力端子１に入力さ
れた入力信号１ａにより充放電を行う異なる時定数を持
つ二つの充放電回路２４および２５と、各充放電回路２
４および２５の出力電位レベルを検出する二つのセンス
回路としてのインバータ７および１４と、インバータ７
および１４の出力をトリガ入力としデコーダ１６にその
出力を入力する二つのトリガフリップフロップ８および
１５とを備えている。
そして、充放電回路２４は、ソースが電源＋ＶＣＣにゲ
ートが外部入力端子１にそれぞれ接続されたチャネルＭ
ＯＳ｝ランジスタ３と、ドレインおよびゲートがＰチャ
ネルＭＯＳ｝ランジスタ３のドレインおよびゲートにそ
れぞれ接続されたＮチャネルＭＯＳ｝ランジスク２と、
一端がＮチャネルＭＯＳ｝ランジスタ２のソースに接続
され他端が接地された抵抗４と、一端がＰチャネルおよ
びＮチャネルＭｏＳトランジスタ２および３のドレイン
共通接続点お、よびインバータ７の入力に接続され他端
が接地されたコンデンサ５とを含んでいる。
ートが外部入力端子１にそれぞれ接続されたチャネルＭ
ＯＳ｝ランジスタ３と、ドレインおよびゲートがＰチャ
ネルＭＯＳ｝ランジスタ３のドレインおよびゲートにそ
れぞれ接続されたＮチャネルＭＯＳ｝ランジスク２と、
一端がＮチャネルＭＯＳ｝ランジスタ２のソースに接続
され他端が接地された抵抗４と、一端がＰチャネルおよ
びＮチャネルＭｏＳトランジスタ２および３のドレイン
共通接続点お、よびインバータ７の入力に接続され他端
が接地されたコンデンサ５とを含んでいる。
また、充放電回路２５は、ＮチャネルおよびＰチャネル
ＭＯＳ｝ランジスタ９および１０と、抵抗１ｌと、コン
デンサ１２とを含み、充放電回路２４と同様に構或され
る。
ＭＯＳ｝ランジスタ９および１０と、抵抗１ｌと、コン
デンサ１２とを含み、充放電回路２４と同様に構或され
る。
さらに、トリガフリップフロップ８および１５のリセッ
ト端子頁はそれぞれリセット入力端子２１に接続されリ
セン｝信号２１ａが入力される。
ト端子頁はそれぞれリセット入力端子２１に接続されリ
セン｝信号２１ａが入力される。
次に、本第一実施例の動作について第２図（ａ）〜（Ｑ
）に示すタイミングチャートを参照して説明する。
）に示すタイミングチャートを参照して説明する。
モード設定用の外部入力端子１からの入力信号１ａが「
Ｌ」レベルのときには、ＰチャネルＭ○Ｓトランジスタ
３および１０が導通して接続点６および１３は「Ｈ」レ
ベルとなり、コンデンサ５および１２が充電される。次
に、入力信号１ａがｒＨＪレベルになると、Ｎチャネル
ＭＯＳ｝ランジスタ２および９が導通してコンデンサ５
および１２の電荷は、それぞれＮチャネルＭＯＳ｝ラン
ジスタ２および抵抗４、ならびにＮチャネルＭＯＳ｝ラ
ンジスタ９および抵抗１１を介して放電される。
Ｌ」レベルのときには、ＰチャネルＭ○Ｓトランジスタ
３および１０が導通して接続点６および１３は「Ｈ」レ
ベルとなり、コンデンサ５および１２が充電される。次
に、入力信号１ａがｒＨＪレベルになると、Ｎチャネル
ＭＯＳ｝ランジスタ２および９が導通してコンデンサ５
および１２の電荷は、それぞれＮチャネルＭＯＳ｝ラン
ジスタ２および抵抗４、ならびにＮチャネルＭＯＳ｝ラ
ンジスタ９および抵抗１１を介して放電される。
抵抗４、ＮチャネルＭＯＳ｝ランジスタ２およびコンデ
ンサ５で決まる時定数と、抵抗１１、ＮチャネルＭＯＳ
｝ランジスタ９およびコンデンサ１２で決まる時定数は
、第２図（Ｃ）および（ｅ）に示すように、後者のほう
が大きくなるよう設定されているとすると、外部入力端
子１に入力される入力信号の「Ｈ」レベルの長さによっ
て、インバータ７および１４の出力のあらわれ方が異な
る。入力信号１ａのｒ Ｈ Ｊレベルの時間が、接続点
６および１３の電位が、インバータ７および１４を反転
させるしきい値ＶＴまで放電させるのに十分か否かによ
って、トリガフリップフロップ８および１５へのトリガ
入力を任意に発生させることができ、デコーダ１６から
任意のモード設定信号１７〜２０を発生できる。
ンサ５で決まる時定数と、抵抗１１、ＮチャネルＭＯＳ
｝ランジスタ９およびコンデンサ１２で決まる時定数は
、第２図（Ｃ）および（ｅ）に示すように、後者のほう
が大きくなるよう設定されているとすると、外部入力端
子１に入力される入力信号の「Ｈ」レベルの長さによっ
て、インバータ７および１４の出力のあらわれ方が異な
る。入力信号１ａのｒ Ｈ Ｊレベルの時間が、接続点
６および１３の電位が、インバータ７および１４を反転
させるしきい値ＶＴまで放電させるのに十分か否かによ
って、トリガフリップフロップ８および１５へのトリガ
入力を任意に発生させることができ、デコーダ１６から
任意のモード設定信号１７〜２０を発生できる。
すなわち、リセット入力端子２１に第２図（ａ）に示す
リセット信号２１ａが入力され、外部入力端子１に同図
６）に示す入力信号１ａが入力されると、接続点６の電
位は同図（Ｃ）のようになり、インバータ７の出力は同
図（ｄ）のようになる。一方、接続点１３の電位は同図
（ｅ）のようになり、インバーク１４の出力は同図（ｆ
）のようになる。これに応じて、デコーダ１６には、同
図（匂および（ロ）に示すトリガフリップフロップ８お
よび１５の出力が入力され、デコーダ１６からは、モー
ド０、１、２および３に対応して、同図（ｉ）、０）、
（ト）および（０に示すモード設定信号１７、１８、ｌ
９および２０が出力される。
リセット信号２１ａが入力され、外部入力端子１に同図
６）に示す入力信号１ａが入力されると、接続点６の電
位は同図（Ｃ）のようになり、インバータ７の出力は同
図（ｄ）のようになる。一方、接続点１３の電位は同図
（ｅ）のようになり、インバーク１４の出力は同図（ｆ
）のようになる。これに応じて、デコーダ１６には、同
図（匂および（ロ）に示すトリガフリップフロップ８お
よび１５の出力が入力され、デコーダ１６からは、モー
ド０、１、２および３に対応して、同図（ｉ）、０）、
（ト）および（０に示すモード設定信号１７、１８、ｌ
９および２０が出力される。
従って、本第一実施例によると、従来２個必要であった
モード設定用の外部入力端子は１個で済むことになる。
モード設定用の外部入力端子は１個で済むことになる。
しかも、充放電回路系を増すことにより、さらに多くの
モード設定信号を出力することができる。
モード設定信号を出力することができる。
第３図は本発明の第二実施例を示す回路図である。
本第二実施例は、第１図の第一実施例の回路に、外部入
力端子１に接続され、クロック信号２３を出力するクロ
ック回路２２を付加したものである。本第二実施例では
モード設定用の外部入力端子と、クロック入力端子とを
兼用したものである。
力端子１に接続され、クロック信号２３を出力するクロ
ック回路２２を付加したものである。本第二実施例では
モード設定用の外部入力端子と、クロック入力端子とを
兼用したものである。
第４図（ａ）〜（Ｃ）に示すように、インバータ７およ
び１４が充放電によって反転することのない十分に周波
数の高いクロック信号を入力信号１ａとして入力する外
部入力端子として用いることで、さらに端子数を減らす
ことができる。
び１４が充放電によって反転することのない十分に周波
数の高いクロック信号を入力信号１ａとして入力する外
部入力端子として用いることで、さらに端子数を減らす
ことができる。
以上説明したように、本発明は、モード設定用の外部入
力端子に入力する入力信号のｒ｝｛Ｊレベルまたは「Ｌ
」レベルの時間によって、モードを設定できるようにし
たので、設定モード数が増加してもモード設定用の外部
入力端子数を増加させる必要がなく、極めて少ない端子
数で多数のモード設定ができる効果がある。
力端子に入力する入力信号のｒ｝｛Ｊレベルまたは「Ｌ
」レベルの時間によって、モードを設定できるようにし
たので、設定モード数が増加してもモード設定用の外部
入力端子数を増加させる必要がなく、極めて少ない端子
数で多数のモード設定ができる効果がある。
第１図は本発明の第一実施例を示す回路図。
第２図（ａ）〜（９）はその動作を示すタイミングチャ
ート。 第３図は本発明の第二実施例を示す回路図。 第４図（ａ）〜（Ｃ）はその動作を示すタイミングチャ
ート。 第５図は従来例を示す回路図。 ■、３０、３１・・・外部入力端子、ｌａ・・・入力信
号、２、９・・・ＮチャネルＭＯＳ｝ランジスタ、３、
１０・・・ＰチャネルＭＯＳ｝ランジスク、４、１１・
・・抵抗、５、ｌ２・・・コンデンサ、６、１３・・・
接続点、７、１４・インバータ、８、１５・・・トリガ
フリップフロツプ、１６・・・デコーダ、１７〜２０・
・・モード設定信号、２１・・・リセット入力端子、２
１ａ・・・リセット信号、２２・・・クロック回路、２
３・・・クロック信号、２４、２５・・・充放電回路。
ート。 第３図は本発明の第二実施例を示す回路図。 第４図（ａ）〜（Ｃ）はその動作を示すタイミングチャ
ート。 第５図は従来例を示す回路図。 ■、３０、３１・・・外部入力端子、ｌａ・・・入力信
号、２、９・・・ＮチャネルＭＯＳ｝ランジスタ、３、
１０・・・ＰチャネルＭＯＳ｝ランジスク、４、１１・
・・抵抗、５、ｌ２・・・コンデンサ、６、１３・・・
接続点、７、１４・インバータ、８、１５・・・トリガ
フリップフロツプ、１６・・・デコーダ、１７〜２０・
・・モード設定信号、２１・・・リセット入力端子、２
１ａ・・・リセット信号、２２・・・クロック回路、２
３・・・クロック信号、２４、２５・・・充放電回路。
Claims (1)
- 【特許請求の範囲】 １、入力信号が入力される外部入力端子と、前記入力信
号をデコードし内部回路の動作モードを設定するモード
設定信号を出力するデコーダとを備えたモード設定回路
において、前記外部入力端子に入力された入力信号によ
り充放電を行う異なる時定数を持つ複数の充放電回路と
、各充放電回路の出力電位レベルを検出する複数のセン
ス回路と、各センス回路の出力をトリガ入力とし前記デ
コーダにその出力を入力する複数のトリガフリップフロ
ップと を備えたことを特徴とするモード設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1166149A JPH0329873A (ja) | 1989-06-27 | 1989-06-27 | モード設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1166149A JPH0329873A (ja) | 1989-06-27 | 1989-06-27 | モード設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0329873A true JPH0329873A (ja) | 1991-02-07 |
Family
ID=15825968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1166149A Pending JPH0329873A (ja) | 1989-06-27 | 1989-06-27 | モード設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0329873A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6949750B2 (en) | 2000-03-30 | 2005-09-27 | Matsushita Electric Industrial Co., Ltd. | Radiation detecting element and method of manufacturing the same |
| US8803100B2 (en) | 2011-01-31 | 2014-08-12 | Sony Corporation | Radiation image pickup apparatus and radiation image pickup/display system |
-
1989
- 1989-06-27 JP JP1166149A patent/JPH0329873A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6949750B2 (en) | 2000-03-30 | 2005-09-27 | Matsushita Electric Industrial Co., Ltd. | Radiation detecting element and method of manufacturing the same |
| US8803100B2 (en) | 2011-01-31 | 2014-08-12 | Sony Corporation | Radiation image pickup apparatus and radiation image pickup/display system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4757214A (en) | Pulse generator circuit | |
| JPS5871731A (ja) | Ｃｍｏｓデバイス用のダイナミツクｔｔｌ入力コンパレ−タ | |
| JP2653177B2 (ja) | 雑音除去回路 | |
| US4633102A (en) | High speed address transition detector circuit for dynamic read/write memory | |
| US5818264A (en) | Dynamic circuit having improved noise immunity and method therefor | |
| JPH0329873A (ja) | モード設定回路 | |
| KR100303073B1 (ko) | 동적 레지스터를 사용한 cmos 회로용 클럭 신호 발생 장치 | |
| JPS60140834A (ja) | テスト回路内蔵型半導体集積回路 | |
| US6667637B1 (en) | Dynamic logic circuit with beta controllable noise margin | |
| JPH10153640A (ja) | 半導体回路 | |
| JPH03179814A (ja) | レベルシフト回路 | |
| JPH05327422A (ja) | Ｄフリップフロップ回路 | |
| KR0120567B1 (ko) | 저전력 소모와 고속 동작을 위한 삼상 버퍼 회로 | |
| KR100261865B1 (ko) | 비교 장치 | |
| JP2967642B2 (ja) | フリップフロップ回路 | |
| JPS62252592A (ja) | 半導体記憶装置 | |
| JP2954193B1 (ja) | 出力バッファ回路 | |
| JPS6338727B2 (ja) | ||
| US5012497A (en) | High speed frequency divider circuit | |
| KR100192583B1 (ko) | 출력버퍼회로 | |
| JPS6372217A (ja) | 制御信号発生回路 | |
| JP2896955B2 (ja) | 集積回路装置のテスト方法 | |
| JPH07134158A (ja) | Ｃｍｏｓ半導体集積回路の出力バッファ回路 | |
| JPH04271516A (ja) | 半導体集積回路装置 | |
| JPS62117411A (ja) | パルス幅制御回路 |