JP2896955B2 - 集積回路装置のテスト方法 - Google Patents
集積回路装置のテスト方法Info
- Publication number
- JP2896955B2 JP2896955B2 JP5146431A JP14643193A JP2896955B2 JP 2896955 B2 JP2896955 B2 JP 2896955B2 JP 5146431 A JP5146431 A JP 5146431A JP 14643193 A JP14643193 A JP 14643193A JP 2896955 B2 JP2896955 B2 JP 2896955B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit device
- integrated circuit
- level
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は集積回路装置のテスト方
法に関するものである。
法に関するものである。
【０００２】
【従来の技術】現在、集積回路装置の評価方法として、
この集積回路装置に所定の評価信号を入力し、個々の出
力端子よりの出力が予定通りの出力で有るか否かにより
行なわれており、上記評価としては、集積回路装置の実
際の使用目的に応じた動作の模擬評価と、集積回路装置
の電気特性等の緒評価とがある。前者は、実際に使用さ
れる出力端子よりの出力により行なわれ、後者は実際に
使用される出力端子以外に設けられた評価用出力端子よ
りの出力を得て行なわれることが一般的である。
この集積回路装置に所定の評価信号を入力し、個々の出
力端子よりの出力が予定通りの出力で有るか否かにより
行なわれており、上記評価としては、集積回路装置の実
際の使用目的に応じた動作の模擬評価と、集積回路装置
の電気特性等の緒評価とがある。前者は、実際に使用さ
れる出力端子よりの出力により行なわれ、後者は実際に
使用される出力端子以外に設けられた評価用出力端子よ
りの出力を得て行なわれることが一般的である。
【０００３】
【発明が解決しようとする課題】上述の集積回路装置の
評価方法では、実際に使用される出力端子以外に評価用
出力端子を設けるため、集積回路装置の回路規模が必要
以上に大きくなる。また、評価時における端子のモニタ
数も増大し、評価に手間を要する。
評価方法では、実際に使用される出力端子以外に評価用
出力端子を設けるため、集積回路装置の回路規模が必要
以上に大きくなる。また、評価時における端子のモニタ
数も増大し、評価に手間を要する。
【０００４】本発明の目的は、集積回路装置の回路規模
の増大を招かず、手間のかからない集積回路装置の評価
方法を提供することにある。
の増大を招かず、手間のかからない集積回路装置の評価
方法を提供することにある。
【０００５】
【課題を解決するための手段】集積回路内に当該集積回
路装置内で生成される第１の論理出力がゲートに入力さ
れるとともにソースがローレベルに保持されたＮチャン
ネル型トランジスタと、上記集積回路装置内で生成され
る第２の論理出力がゲートに入力されるとともにソース
がハイレベルに保持されたＰチャンネル型トランジスタ
とを形成する。また、上記Ｎチャンネル型トランジスタ
およびＰチャンネル型トランジスタのドレイン同士の接
続点に接続された外部回路への接続端子を形成する。さ
らに、上記Ｎチャンネル型トランジスタおよびＰチャン
ネル型トランジスタが共にオンとなる状態および共にオ
フとなる状態において上記接続端子の電圧をハイレベル
とローレベルとの中間レベルとし、上記Ｎチャンネル型
トランジスタのみがオンとなる状態では上記接続端子の
電圧をローレベルとし、上記Ｐチャンネル型トランジス
タのみがオンとなる状態では上記接続端子の電圧をハイ
レベルとするレベル設定回路とを設ける。以上により、
上記第１の論理出力及び上記第２の論理出力の組み合わ
せに応じて上記ローレベル、上記ハイレベルまたは上記
中間レベルとなる上記接続端子から出力される信号を所
定の信号と比較することにより上記第１の論理出力およ
び上記第２の論理出力を同時にテストすることにより上
記目的を達成する。
路装置内で生成される第１の論理出力がゲートに入力さ
れるとともにソースがローレベルに保持されたＮチャン
ネル型トランジスタと、上記集積回路装置内で生成され
る第２の論理出力がゲートに入力されるとともにソース
がハイレベルに保持されたＰチャンネル型トランジスタ
とを形成する。また、上記Ｎチャンネル型トランジスタ
およびＰチャンネル型トランジスタのドレイン同士の接
続点に接続された外部回路への接続端子を形成する。さ
らに、上記Ｎチャンネル型トランジスタおよびＰチャン
ネル型トランジスタが共にオンとなる状態および共にオ
フとなる状態において上記接続端子の電圧をハイレベル
とローレベルとの中間レベルとし、上記Ｎチャンネル型
トランジスタのみがオンとなる状態では上記接続端子の
電圧をローレベルとし、上記Ｐチャンネル型トランジス
タのみがオンとなる状態では上記接続端子の電圧をハイ
レベルとするレベル設定回路とを設ける。以上により、
上記第１の論理出力及び上記第２の論理出力の組み合わ
せに応じて上記ローレベル、上記ハイレベルまたは上記
中間レベルとなる上記接続端子から出力される信号を所
定の信号と比較することにより上記第１の論理出力およ
び上記第２の論理出力を同時にテストすることにより上
記目的を達成する。
【０００６】
【実施例】本発明の一実施例の集積回路装置のテスト方
法を図を参照しながら説明する。図１ａは本例の構成を
示す説明図であり、同図において、１は集積回路装置と
してのＩＣであり、様々の論理出力を生成する。
法を図を参照しながら説明する。図１ａは本例の構成を
示す説明図であり、同図において、１は集積回路装置と
してのＩＣであり、様々の論理出力を生成する。
【０００７】２はＩＣ１内に設けられたＮチャンネル型
トランジスタであり、ゲートに第１の論理出力として、
ＩＣ１が実際の用途に用いられた場合と同様の通常出力
を受ける。また、ソースは接地されている。
トランジスタであり、ゲートに第１の論理出力として、
ＩＣ１が実際の用途に用いられた場合と同様の通常出力
を受ける。また、ソースは接地されている。
【０００８】３はＩＣ内に設けられたＰチャンネル型ト
ランジスタであり、ゲートに第２の論理出力として、Ｉ
Ｃ評価用のテスト出力を受ける。また、このソースはＶ
ＤＤに接続されている。
ランジスタであり、ゲートに第２の論理出力として、Ｉ
Ｃ評価用のテスト出力を受ける。また、このソースはＶ
ＤＤに接続されている。
【０００９】４は接続端子としてのパッドであり、Ｎチ
ャンネル型トランジスタ２およびＰチャンネル型トラン
ジスタ３のドレインどうしの接続点に接続されている。
ャンネル型トランジスタ２およびＰチャンネル型トラン
ジスタ３のドレインどうしの接続点に接続されている。
【００１０】５はレベル設定回路であり、パッド４に接
続されるプルアップ抵抗Ｒ１と、同じくリレーｒを介し
て接続されるプルダウン抵抗Ｒ２とよりなる。このレベ
ル設定回路５はプルアップ抵抗Ｒ１およびプルダウン抵
抗Ｒ２の値を適宜に決め、Ｎチャンネル型トランジスタ
およびＰチャンネル型トランジスタのオン、オフ状態に
応じてパッド４の電圧をハイレベル、ローレベルまたは
ハイレベルとローレベルとの中間レベルに設定する。な
お、リレーｒは上記通常出力および上記テスト出力を用
いてＩＣ評価がおこなわれる時にオンとされるものであ
り、上記通常出力のみを用いてＩＣ評価がおこなわれる
時にはオフとされる。
続されるプルアップ抵抗Ｒ１と、同じくリレーｒを介し
て接続されるプルダウン抵抗Ｒ２とよりなる。このレベ
ル設定回路５はプルアップ抵抗Ｒ１およびプルダウン抵
抗Ｒ２の値を適宜に決め、Ｎチャンネル型トランジスタ
およびＰチャンネル型トランジスタのオン、オフ状態に
応じてパッド４の電圧をハイレベル、ローレベルまたは
ハイレベルとローレベルとの中間レベルに設定する。な
お、リレーｒは上記通常出力および上記テスト出力を用
いてＩＣ評価がおこなわれる時にオンとされるものであ
り、上記通常出力のみを用いてＩＣ評価がおこなわれる
時にはオフとされる。
【００１１】６は記憶回路であり、所定のタイミングに
て行なわれるＩＣ評価操作における、テスト出力および
通常出力の理論値より決定されるパッド４の出力の理論
値を予め納めており、ＩＣ評価操作と同期してこれを出
力する。
て行なわれるＩＣ評価操作における、テスト出力および
通常出力の理論値より決定されるパッド４の出力の理論
値を予め納めており、ＩＣ評価操作と同期してこれを出
力する。
【００１２】７は比較回路であり、パッド４の出力と記
憶回路６の出力とを比較し出力を発する。ここでは両者
の出力の一致、不一致により出力を反転することとす
る。
憶回路６の出力とを比較し出力を発する。ここでは両者
の出力の一致、不一致により出力を反転することとす
る。
【００１３】次に以上の様に構成される本例の動作につ
いて図１ｂに示すタミングチャートを参照しながら説明
する。ＩＣ評価操作が開始され、Ｎチャンネル型トラン
ジスタ２のゲートには、通常出力として図１ｂ“Ａ”に
示すような信号が加えられ、Ｐチャンネル型トランジス
タ２のゲートには、テスト出力として図１ｂ“Ｂ”に示
すような信号が加えられているとする。
いて図１ｂに示すタミングチャートを参照しながら説明
する。ＩＣ評価操作が開始され、Ｎチャンネル型トラン
ジスタ２のゲートには、通常出力として図１ｂ“Ａ”に
示すような信号が加えられ、Ｐチャンネル型トランジス
タ２のゲートには、テスト出力として図１ｂ“Ｂ”に示
すような信号が加えられているとする。
【００１４】まず、信号Ａが“０”で信号Ｂが“１”の
場合には、パッド４に現れる信号Ｃは、Ｎチャンネル型
トランジスタ２とＰチャンネル型トランジスタ３とがと
もにオフなので、プルアップ抵抗Ｒ１およびプルダウン
抵抗Ｒ２によりハイレベルとローレベルとの中間レベル
に保持される。なお、ここで言う中間レベルとはハイレ
ベルとローレベルとの間のレベル（電圧）を指し、本実
施例ではＶＤＤ／２としているが、プルアップ抵抗Ｒ１
とプルダウン抵抗Ｒ２との抵抗比で決まるものであり、
必ずしもＶＤＤ／２ではなくともよい。
場合には、パッド４に現れる信号Ｃは、Ｎチャンネル型
トランジスタ２とＰチャンネル型トランジスタ３とがと
もにオフなので、プルアップ抵抗Ｒ１およびプルダウン
抵抗Ｒ２によりハイレベルとローレベルとの中間レベル
に保持される。なお、ここで言う中間レベルとはハイレ
ベルとローレベルとの間のレベル（電圧）を指し、本実
施例ではＶＤＤ／２としているが、プルアップ抵抗Ｒ１
とプルダウン抵抗Ｒ２との抵抗比で決まるものであり、
必ずしもＶＤＤ／２ではなくともよい。
【００１５】信号Ａが“１”で信号Ｂが“１”の場合
に、Ｎチャンネル型トランジスタ２がオンとなり、Ｐチ
ャンネル型トランジスタ３がオフとなるので、パッド４
はローレベルに保持される。
に、Ｎチャンネル型トランジスタ２がオンとなり、Ｐチ
ャンネル型トランジスタ３がオフとなるので、パッド４
はローレベルに保持される。
【００１６】また、信号Ａが“１”で信号Ｂが“０”の
場合には、Ｎチャンネル型トランジスタ２とＰチャンネ
ル型トランジスタ３とがともにオンなので、ハイレベル
とローレベルとの中間レベルに保持される。なお、ここ
で言う中間レベルとはハイレベルとローレベルとの間の
レベル（電圧）を指し、本実施例ではＶＤＤ／２として
いるが、Ｎチャンネル型トランジスタ２とＰチャンネル
型トランジスタ３とのオン抵抗の比で決まるものであ
り、必ずしもＶＤＤ／２ではなくともよい。
場合には、Ｎチャンネル型トランジスタ２とＰチャンネ
ル型トランジスタ３とがともにオンなので、ハイレベル
とローレベルとの中間レベルに保持される。なお、ここ
で言う中間レベルとはハイレベルとローレベルとの間の
レベル（電圧）を指し、本実施例ではＶＤＤ／２として
いるが、Ｎチャンネル型トランジスタ２とＰチャンネル
型トランジスタ３とのオン抵抗の比で決まるものであ
り、必ずしもＶＤＤ／２ではなくともよい。
【００１７】また、信号Ａが“０”で信号Ｂが“０”と
なると、Ｎチャンネル型トランジスタ２がオフとなり、
Ｐチャンネル型トランジスタ３がオンとなるので、パッ
ド４はハイレベルに保持される。
なると、Ｎチャンネル型トランジスタ２がオフとなり、
Ｐチャンネル型トランジスタ３がオンとなるので、パッ
ド４はハイレベルに保持される。
【００１８】以上により、信号Ａ、Ｂに対応して信号Ｃ
は図１ｂ“Ｃ”に示すように変化する。
は図１ｂ“Ｃ”に示すように変化する。
【００１９】このとき、記憶回路６は図１ｂ“Ｄ”に示
すように、上述したパッド４の出力の理論値をＩＣ評価
操作と同期して順次出力している。比較回路７は、パッ
ド４からの信号と記憶回路６からの信号Ｄとを受け、図
１ｂ“Ｅ”に示すように、これらが一致している場合
は、“０”を出力している。
すように、上述したパッド４の出力の理論値をＩＣ評価
操作と同期して順次出力している。比較回路７は、パッ
ド４からの信号と記憶回路６からの信号Ｄとを受け、図
１ｂ“Ｅ”に示すように、これらが一致している場合
は、“０”を出力している。
【００２０】ここで、例えば、テスト出力に誤信号Ｂ１
が生ずると、パッド４からの信号Ｃに誤信号Ｃ１が生じ
る。これを受けた比較回路７は出力を“１”とし、誤信
号Ｅ１を出力する。このように、テスト出力、通常出力
のいずれかに誤りを生じた場合には、信号Ｃと信号Ｄと
が相違し、比較回路７より誤信号Ｅ１が発生する。これ
により、通常出力とテスト出力を評価することとなる。
が生ずると、パッド４からの信号Ｃに誤信号Ｃ１が生じ
る。これを受けた比較回路７は出力を“１”とし、誤信
号Ｅ１を出力する。このように、テスト出力、通常出力
のいずれかに誤りを生じた場合には、信号Ｃと信号Ｄと
が相違し、比較回路７より誤信号Ｅ１が発生する。これ
により、通常出力とテスト出力を評価することとなる。
【００２１】なお、以上の評価動作時において、リレー
ｒはオンとされ、通常出力のみの評価時ではオフとす
る。また、常に通常出力とテスト出力の同時評価を行な
う場合は、リレーｒを設けず、プルダウン抵抗を直接パ
ッド４に接続してもよい。
ｒはオンとされ、通常出力のみの評価時ではオフとす
る。また、常に通常出力とテスト出力の同時評価を行な
う場合は、リレーｒを設けず、プルダウン抵抗を直接パ
ッド４に接続してもよい。
【００２２】以上のように、ローレベル、ハイレベル、
中間レベルという３つの異なるレベルを用いることで、
通常出力とテスト出力の評価を同時に行なう事が可能と
なる。また、個々の通常出力に対して必要であったテス
ト出力端子を通常出力の端子により兼用することで集積
回路装置の回路規模の縮小が可能となる。
中間レベルという３つの異なるレベルを用いることで、
通常出力とテスト出力の評価を同時に行なう事が可能と
なる。また、個々の通常出力に対して必要であったテス
ト出力端子を通常出力の端子により兼用することで集積
回路装置の回路規模の縮小が可能となる。
【００２３】
【発明の効果】本発明の集積回路装置のテスト方法によ
れば、集積回路装置について２種類のテストを行うため
にそれぞれ当該集積回路装置内で第１、第２の論理出力
を発生させ、第１、第２の論理出力をそれぞれＮチャネ
ル型トランジスタ、Ｐチャネル型トランジスタのゲート
に与え、これらトランジスタのドレイン同士の接続点に
外部回路への接続端子を設け、上記Ｎチャンネル型トラ
ンジスタおよびＰチャンネル型トランジスタが共にオン
となる状態および共にオフとなる状態において上記接続
端子の電圧をハイレベルとローレベルとの中間レベルと
し、上記Ｎチャンネル型トランジスタのみがオンとなる
状態では上記接続端子の電圧をローレベルとし、上記Ｐ
チャンネル型トランジスタのみがオンとなる状態では上
記接続端子の電圧をハイレベルとするレベル設定回路を
設けてある。これにより、上記第１の論理出力及び上記
第２の論理出力の組み合わせに応じて上記ローレベル、
上記ハイレベルまたは上記中間レベルとなる信号が上記
接続端子から出力され、この信号を所定の信号と比較す
ることにより、上記第１の論理出力および上記第２の論
理出力を同時にテストする。このため、それぞれのテス
トのための第１、第２の論理出力別の外部端子を設ける
必要がなく、集積回路装置の回路規模の増大を招かず、
２種類のテストが可能となる。また、２種類のテストを
別に行うことによる手間を省くことが可能となる。
れば、集積回路装置について２種類のテストを行うため
にそれぞれ当該集積回路装置内で第１、第２の論理出力
を発生させ、第１、第２の論理出力をそれぞれＮチャネ
ル型トランジスタ、Ｐチャネル型トランジスタのゲート
に与え、これらトランジスタのドレイン同士の接続点に
外部回路への接続端子を設け、上記Ｎチャンネル型トラ
ンジスタおよびＰチャンネル型トランジスタが共にオン
となる状態および共にオフとなる状態において上記接続
端子の電圧をハイレベルとローレベルとの中間レベルと
し、上記Ｎチャンネル型トランジスタのみがオンとなる
状態では上記接続端子の電圧をローレベルとし、上記Ｐ
チャンネル型トランジスタのみがオンとなる状態では上
記接続端子の電圧をハイレベルとするレベル設定回路を
設けてある。これにより、上記第１の論理出力及び上記
第２の論理出力の組み合わせに応じて上記ローレベル、
上記ハイレベルまたは上記中間レベルとなる信号が上記
接続端子から出力され、この信号を所定の信号と比較す
ることにより、上記第１の論理出力および上記第２の論
理出力を同時にテストする。このため、それぞれのテス
トのための第１、第２の論理出力別の外部端子を設ける
必要がなく、集積回路装置の回路規模の増大を招かず、
２種類のテストが可能となる。また、２種類のテストを
別に行うことによる手間を省くことが可能となる。
【図１】本発明の一実施例の集積回路装置のテスト方法
の構成を示す説明図。
の構成を示す説明図。
１ 集積回路 ２ Ｎチャンネル型トランジスタ ３ Ｐチャンネル型トランジスタ ４ 接続端子 ５ レベル設定回路
Claims (1)
- 【請求項１】 集積回路装置内に形成され、上記集積回
路装置内で生成される第１の論理出力がゲートに入力さ
れるとともにソースがローレベルに保持されたＮチャン
ネル型トランジスタと、 上記集積回路装置内に形成され、上記集積回路装置内で
生成される第２の論理出力がゲートに入力されるととも
にソースがハイレベルに保持されたＰチャンネル型トラ
ンジスタと、 上記Ｎチャンネル型トランジスタおよびＰチャンネル型
トランジスタのドレインどうしの接続点に接続された外
部回路への接続端子と、 上記Ｎチャンネル型トランジスタおよびＰチャンネル型
トランジスタが共にオンとなる状態および共にオフとな
る状態において上記接続端子の電圧をハイレベルとロー
レベルとの中間レベルとし、上記Ｎチャンネル型トラン
ジスタのみがオンとなる状態では上記接続端子の電圧を
ローレベルとし、上記Ｐチャンネル型トランジスタのみ
がオンとなる状態では上記接続端子の電圧をハイレベル
とするレベル設定回路とを用い、 上記第１の論理出力及び上記第２の論理出力の組み合わ
せに応じて上記ローレベル、上記ハイレベルまたは上記
中間レベルとなる上記接続端子から出力される信号を所
定の信号と比較することにより 上記第１の論理出力およ
び上記第２の論理出力を同時にテストすることを特徴と
する集積回路装置のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5146431A JP2896955B2 (ja) | 1993-06-17 | 1993-06-17 | 集積回路装置のテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5146431A JP2896955B2 (ja) | 1993-06-17 | 1993-06-17 | 集積回路装置のテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0712898A JPH0712898A (ja) | 1995-01-17 |
| JP2896955B2 true JP2896955B2 (ja) | 1999-05-31 |
Family
ID=15407521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5146431A Expired - Lifetime JP2896955B2 (ja) | 1993-06-17 | 1993-06-17 | 集積回路装置のテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2896955B2 (ja) |
-
1993
- 1993-06-17 JP JP5146431A patent/JP2896955B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0712898A (ja) | 1995-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6016566A (en) | Comparator for semiconductor testing device | |
| JPH0122909B2 (ja) | ||
| US5367491A (en) | Apparatus for automatically initiating a stress mode of a semiconductor memory device | |
| US5107148A (en) | Bidirectional buffer having tri-state buffers for circuit isolation | |
| US5467026A (en) | Pseudo-NMOS logic circuits with negligible static current during quiescent current testing | |
| JP2776549B2 (ja) | 半導体集積回路 | |
| JPH06209252A (ja) | Ｃｍｏｓ入力段 | |
| US5672982A (en) | Semiconductor integrated circuit | |
| US5617044A (en) | Comparator circuit | |
| US5343479A (en) | Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers | |
| JP2896955B2 (ja) | 集積回路装置のテスト方法 | |
| US5642364A (en) | Contactless testing of inputs and outputs of integrated circuits | |
| JPS60140834A (ja) | テスト回路内蔵型半導体集積回路 | |
| KR970049539A (ko) | 버스 드라이버 고장 검출 시스템 | |
| US5212410A (en) | Register circuit in which a stop current may be measured | |
| JP2848441B2 (ja) | Ｃｍｏｓ半導体装置 | |
| US6667637B1 (en) | Dynamic logic circuit with beta controllable noise margin | |
| JP2935294B2 (ja) | 半導体集積回路 | |
| JPS5932897B2 (ja) | 集積回路 | |
| JP3036962B2 (ja) | 集積回路のテスト回路 | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| JP3211881B2 (ja) | 半導体記憶装置 | |
| US6949960B2 (en) | Semiconductor integrated circuit comprising functional modes | |
| KR930003179Y1 (ko) | 직류출력 테스트 회로 | |
| JP3052312B2 (ja) | 出力バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990128 |