KR930003179Y1 - 직류출력 테스트 회로 - Google Patents
직류출력 테스트 회로 Download PDFInfo
- Publication number
- KR930003179Y1 KR930003179Y1 KR2019900012204U KR900012204U KR930003179Y1 KR 930003179 Y1 KR930003179 Y1 KR 930003179Y1 KR 2019900012204 U KR2019900012204 U KR 2019900012204U KR 900012204 U KR900012204 U KR 900012204U KR 930003179 Y1 KR930003179 Y1 KR 930003179Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- signal
- input
- terminal
- test
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 씨모스(CMOS)출력회로도.
제2도는 제1도 출력버퍼의 회로도.
제3도는 본 고안의 직류출력 테스트 회로도.
제4도는 제3도에서 스위치로직의 상세 블럭도.
제5도는 제4도에서 스위치로직의 상세 회로도.
* 도면의 주요부분에 대한 부호의 설명
301-30n : 출력 버퍼 311-31n : 스위치로직
AND1, AND2: 앤드게이트 OR1: 오아게이트
IN1: 인버터
본 고안은 직류출력 테스트 회로에 관한 것으로, 특히 직류 테스트시 회로의 기능(Function)에 관계없이 출력단자만의 특성을 검사할 수 있도록한 직류출력 테스트 회로에 관한 것이다.
종래의 씨모스(CMOS)출력 회로는 제1도에서 도시된 바와같이, 입력단자(I1-In)에 입력되는 신호가 출력버퍼(101∼10n)를 각기 통해 출력되게 구성되어 있으며, 상기 각 출력버퍼(101-10n)는 제2도에 도시된 바와 같이 피모스 트랜지스터(201) 및 엔모스 트랜지스터(202)로 각기 구성되어, 그 입력단자(I)에 입력되는 신호를 반전시켜 그의 출력단자(0)로 출력하게 구성되어 있다.
그러나, 이와같은 종래의 기술구성에 있어서 출력단자의 로직(Logic)이 회로동작에는 무리가 없으나, 테스터에서 출력단자의 직류측정을 위해서는 출력핀별로 측정을 해야하며, 출력버퍼(101-10N)의 전단이 입력단자(I1-In)의 정확한 레벨을 알수가 없으므로 출력버퍼(101-10n)의 정확한 측정이 어렵게 되는 문제점이 있었다.
본 고안은 상기와 같은 종래의 문제점을 감안하여, 출력단자의 직류특성을 정확히 측정할 수 있음과 아울러 출력버퍼의 특성을 정확히 측정할 수 있게 안출한 것으로, 이를 첨부된 도면을 참도하여 상세히 설명하면 다음과 같다.
제3도는 본 고안의 직류출력 테스트 회로도로서, 이에 도시한 바와 같이 입력단자(I1-In)에 입력되는 신호를 출력버퍼(301-30n)에서 각기 반전시켜 출력단자(O1-On)로 출력하는 씨모스출력회로에 있어서, 제어단자(500)의 제어신호에 따라 입력단자(I1-In)의 입력신호 또는 테스트 신호 입력단자(400)의 테스트 입력신호를 선택하여 상기 출력버퍼(300-30n)에 각기 입력시키는 스위치 로직(311-31n)을 포함하여 구성한다.
제4도는 제3도 스위치로직(311-31n)중의 스위치로직(31)을 상세히 보인 블럭도로서, 입력단(I1)및 테스트 신호 입력단자(400)를 스위치로직(311)의 입력단자(A), (B)에 각기 접속하고, 제어단자(500)를 그 스위치로직(311)의 제어단자(C)에 접속하여, 그 제어단자(C)에 입력되는 신호에 따라 그 입력단자(A),(B)의 신호를 선택하여 출력하게 구성한다.
제5도는 제4도 스위치로직(311)의 상세회로도로서, 이에 도시한 바와같이 제어단자(500)로 부터 제어단자(C)에 입력되는 신호를 반전시키는 인버터(IN1)의 출력신호를 앤드조합하는 앤드게이트(AND1)와, 상기 테스트신호 입력단자(400)로 부터 입력단자(B)에 입력되는 신호 및 상기 제어단자(C)의 입력신호를 앤드조합하는 앤드게이트(AND2)와, 상기 앤드게이트(AND1), (AND2)의 출력신호를 오아조합하는 오아게이트(OR1)로 구성한 것으로, 스위치로직(312-31n)도 상기 스위치로직(311)과 동일하게 구성한다.
이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.
스위치로직(311-31n)은 제어단자(500)에 입력되는 제어신호가 저전위 상태에서는 입력단자(I1-In)에 입력되는 신호를 각기 선택하여 출력신호(T1-Tn)로 출력하고, 제어단자(500)에 입력되는 신호가 고전위 상태에서는 테스트신호 입력단자(400)에 입력되는 테스트 입력신호를 선택하여 출력신호(T1-Tn)로 각기 출력하게 된다.
즉, 제어단자(500)에 입력되는 제어신호가 저전위 상태이면, 그 저전위신호에 의해 테스트신호 입력단자(400)의 테스트 입력신호에 상관없이 앤드게이트(AND2)저전위신호가 출력되어 오아게이트(OR1)의 일측입력 단자에 인가되고, 상기 제어단자(500)의 저전위신호는 인버터(IN1)에서 고전위신호로 반전되어 앤드게이트(AND1)의 입력단자에 인가되므로 입력단자(I1)의 입력신호가 그 앤드게이트(AND1)를 통해 출력된다. 이때 입력단자(I1)의 입력신호가 고전위상태이면 그 앤드게이트(AND1)에서 고전위신호가 출력되어 오아게이트(OR1)에서 고전위신호가 출력되고, 입력단자(I1)의 입력신호가 저전위상태이면 고전위신호가 출력되고, 입력단자(I1)의 입력신호가 저전위상태이면 그 앤드게이트(AND1)에서 저전위신호가 출력되어 오아게이트(OR1)에서 저전위신호가 출력된다.
이와같이 제어단자(500)에 입력되는 제어신호가 저전위상태일 경우에는 입력단자(I1-In)의 입력신호가 스위치로직(311-31n)에서 각기 선택되어 출력신호(T1-Tn)로 출력된다.
한편, 제어단자(500)에 입력되는 제어신호가 고전위상태이면, 그 고전위신호가 인버터(IN1)에서 저전위신호로 반전되어 앤드게이트(AND1)에 인가되고, 이에따라 입력단자(I1)의 입력신호에 상관없이 그 앤드게이트(AND1)에서 저전위신호가 출력되어 오아게이트(OR1)에 인가되고, 또한 상기 제어단자(500)의 고전위신호가 앤드게이(AND1)의 입력단자에 인가되므로 테스트신호 입력단자(400)의 테스트 입력신호가 그 앤드게이트(AND2)및 오아게이트(OR1)를 통해 출력신호(T1)로 출력된다.
이와같이 제어단자(500)에 입력되는 제어신호가 고전위상태인 경우에는 테스트신호 입력단자(400)의 테스트 입력신호가 스위치로직(311-31n)에서 각기 선택되어 출력신호(T1-Tn)로 출력된다.
상기와 같이 스위치로직(311-31n)에서 출력되는 출력신호(T1-Tn)는 출력버퍼(301-30n)에서 반전되어 출력단자(O1-On)에 출력된다.
이상에서와 같이 본 고안에 따른 직류출력 테스트 회로는 제어단자의 제어신호를 저전위로 하여 기존로직과 동일하게 동작시키고, 로직회로의 직류특성 측정시에는 제어단자(500)의 제어신호를 고전위로 하여 로직회로를 동작시키지 않으면서도 출력단자의 직류특성을 정확히 측정할 수 있음은 물론 상기 직류특성을 이용하여 스위치로직(311-31n)의 입력이전로직의 직류특성은 또한 유출할수 있는 효과를 갖게 된다.
Claims (2)
- 입력단자(I1-In)에 입력되는 신호를 출력버퍼(301-30n)에서 각기 반전시켜 출력단자(O1-On)로 출력하는 씨모스 출력회로에 있어서, 제어단자(500)의 제어신호에 따라 상기 입력단자(I1-In)의 입력신호 또는 테스트신호 입력단자(400)의 테스트 입력신호를 선택하여 상기 출력버퍼(301-30n)에 입력시키는 스위치로직(311-31n)을 포함하여 구성된 것을 특징으로 하는 직류출력 테스트 신호.
- 제1항에 있어서, 상기 스위치로직(311)은 제어단자(500)의 제어신호를 반전시키는 인버터(IN1)와, 입력단자(I1)의 입력신호 및 상기 인버터(IN1)의 출력신호를 앤드조합하는 앤드게이트(AND1)와, 상기 제어단자(500)의 제어신호 및 테스트신호 입력단자(400)의 테스트 입력신호를 앤드조합하는 앤드게이트(AND2)와 상기 앤드게이트(AND1), (AND2)의 출력신호를 오아조합하는 오아게이트(OR1)로 구성하여 된 것을 특징으로 하는 직류출력 테스트 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900012204U KR930003179Y1 (ko) | 1990-08-13 | 1990-08-13 | 직류출력 테스트 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900012204U KR930003179Y1 (ko) | 1990-08-13 | 1990-08-13 | 직류출력 테스트 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920004939U KR920004939U (ko) | 1992-03-26 |
KR930003179Y1 true KR930003179Y1 (ko) | 1993-05-31 |
Family
ID=19302155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019900012204U KR930003179Y1 (ko) | 1990-08-13 | 1990-08-13 | 직류출력 테스트 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930003179Y1 (ko) |
-
1990
- 1990-08-13 KR KR2019900012204U patent/KR930003179Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920004939U (ko) | 1992-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6727684B2 (en) | Magnetic field sensor | |
JPH01259274A (ja) | 集積回路の試験方式 | |
KR920015385A (ko) | 쌍방향 입출력단자용 바운더리 스캔셀 | |
JP3408408B2 (ja) | Cr発振回路 | |
KR870009387A (ko) | 반도체 대규모 집적회로 | |
US6275055B1 (en) | Semiconductor integrated circuit | |
KR930003179Y1 (ko) | 직류출력 테스트 회로 | |
KR890011221A (ko) | 디지탈위상 비교회로 | |
US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
KR940022585A (ko) | 반도체 메모리 장치 및 그 장치의 동작 시험 방법 | |
KR940006067Y1 (ko) | 입력 직류레벨 측정회로 | |
KR0170001B1 (ko) | 레지스터 회로 | |
KR960024426A (ko) | 마이크로 컨트롤러의 테스트회로 | |
JPS578858A (en) | Integrated circuit package | |
JP2896955B2 (ja) | 集積回路装置のテスト方法 | |
KR930000385Y1 (ko) | Ic측정장치 | |
JP3052312B2 (ja) | 出力バッファ回路 | |
JPS6138576A (ja) | 半導体集積回路 | |
JPH1082837A (ja) | Lsi試験装置 | |
KR970007089Y1 (ko) | 반도체 디바이스 자동 개방/단락 검사회로 | |
US6748205B1 (en) | Integrated circuit | |
KR100210858B1 (ko) | 집적 회로 | |
JP2001320021A (ja) | Asicテスト回路 | |
SU716266A1 (ru) | Устройство дл контрол электронных схем | |
JPH0329873A (ja) | モード設定回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 13 |
|
EXPY | Expiration of term |