KR960024426A - 마이크로 컨트롤러의 테스트회로 - Google Patents

마이크로 컨트롤러의 테스트회로 Download PDF

Info

Publication number
KR960024426A
KR960024426A KR1019940034589A KR19940034589A KR960024426A KR 960024426 A KR960024426 A KR 960024426A KR 1019940034589 A KR1019940034589 A KR 1019940034589A KR 19940034589 A KR19940034589 A KR 19940034589A KR 960024426 A KR960024426 A KR 960024426A
Authority
KR
South Korea
Prior art keywords
pin
test
path
making
test circuit
Prior art date
Application number
KR1019940034589A
Other languages
English (en)
Other versions
KR0138233B1 (ko
Inventor
정광재
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940034589A priority Critical patent/KR0138233B1/ko
Priority to US08/573,969 priority patent/US5949797A/en
Priority to JP7329280A priority patent/JP2889168B2/ja
Publication of KR960024426A publication Critical patent/KR960024426A/ko
Application granted granted Critical
Publication of KR0138233B1 publication Critical patent/KR0138233B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 다수개의 핀들을 가지는 마이크로컨트롤러의 테스트회로에 관한 것으로서, 입력된 신호의 전위를 감지하여 정상모드인지 테스트모드인지를 결정하는 제1수단과, 상기 제1수단으로부터 제공되는 신호의 논리상태에 응답하여 상기 다수개의 핀들 중 하나의 핀을 정상신호출력용으로 만드는 경로와 상기 하나의 핀을 테스트신호입력용으로 만드는 경로 중 적어도 어느 하나를 선택적으로 개방시키는 제2수단을 구비한다.

Description

마이크로 컨트롤러의 테스트회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 테스트회로의 구성을 보여주는 블럭도이다.

Claims (4)

  1. 다수개의 핀들을 가지는 마이크로 컨트롤러의 테스트회로에 있어서, 입력된 신호의 전위를 감지하여 정상 모드인지 테스트모드인지를 결정하는 제1수단과, 상기 제1수단으로부터 제공되는 신호의 논리상태에 응답하여 상기 다수개의 핀들 중 하나의 핀을 정상신호 출력용으로 만드는 경로와 상기 하나의 핀을 테스트신호입력용으로 만드는 경로 중 적어도 어느 하나를 선택적으로 개방시키는 제2수단을 구비함을 특징으로 하는 테스트회로.
  2. 제1항에 있어서, 상기 제1수단이 직렬연결된 다수개의 전압강하소자들을 구비함을 특징으로 하는 테스트회로.
  3. 제1항에 있어서, 상기 하나의 핀을 테스트신호입력용으로 만드는 경로에 연결되어 상기 하나의 핀을 통하여 입력된 테스트용의 신호에 응답하여 복수개의 테스트신호들을 발생하는 게이트수단을 더 구비함을 특징으로 하는 테스트회로.
  4. 제3항에 있어서, 상기 제2수단이, 상기 하나의 핀과 다른 하나의 핀사이에 연결되어 상기 하나의 핀을 정상신호출력용으로 만드는 경로상에 포함된 전송게이트와, 상기 하나의 핀과 상기 게이트수단 사이에 연결되어 상기 하나의 핀을 테스트신호입력용으로 만드는 경로에 포함된 전송게이트를 구비함을 특징으로 하는 테스트회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940034589A 1994-12-16 1994-12-16 마이크로 컨트롤러의 테스트회로 KR0138233B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940034589A KR0138233B1 (ko) 1994-12-16 1994-12-16 마이크로 컨트롤러의 테스트회로
US08/573,969 US5949797A (en) 1994-12-16 1995-12-15 Microcontroller test circuit
JP7329280A JP2889168B2 (ja) 1994-12-16 1995-12-18 マイクロコントローラのテスト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940034589A KR0138233B1 (ko) 1994-12-16 1994-12-16 마이크로 컨트롤러의 테스트회로

Publications (2)

Publication Number Publication Date
KR960024426A true KR960024426A (ko) 1996-07-20
KR0138233B1 KR0138233B1 (ko) 1998-06-15

Family

ID=19401811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034589A KR0138233B1 (ko) 1994-12-16 1994-12-16 마이크로 컨트롤러의 테스트회로

Country Status (3)

Country Link
US (1) US5949797A (ko)
JP (1) JP2889168B2 (ko)
KR (1) KR0138233B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6691267B1 (en) * 1997-06-10 2004-02-10 Altera Corporation Technique to test an integrated circuit using fewer pins
KR100453885B1 (ko) * 1997-08-06 2005-01-17 삼성전자주식회사 칩 테스트를 위한 전압강하회로
US6745373B2 (en) 2001-02-20 2004-06-01 International Business Machines Corporation Method for insertion of test points into integrated circuit logic designs
US6751139B2 (en) * 2002-05-29 2004-06-15 Micron Technology, Inc. Integrated circuit reset circuitry
US7089467B2 (en) * 2002-08-21 2006-08-08 Freescale Semiconductor, Inc. Asynchronous debug interface

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159697A (ja) * 1984-08-30 1986-03-27 Fujitsu Ltd ゲ−トアレイ
JPS62121374A (ja) * 1985-11-20 1987-06-02 Ricoh Co Ltd テストモ−ド起動回路
JPH0754348B2 (ja) * 1986-06-10 1995-06-07 日本電気株式会社 テスト回路
JPS6337270A (ja) * 1986-07-31 1988-02-17 Fujitsu Ltd 半導体装置
JPH081760B2 (ja) * 1987-11-17 1996-01-10 三菱電機株式会社 半導体記憶装置
JP2900941B2 (ja) * 1989-03-09 1999-06-02 富士通株式会社 半導体装置
JPH02278172A (ja) * 1989-04-19 1990-11-14 Seiko Epson Corp 半導体装置
JP2906073B2 (ja) * 1990-04-26 1999-06-14 キヤノン株式会社 Ｄｃテスト用回路を含むｌｓｉ
JP2866750B2 (ja) * 1991-01-28 1999-03-08 三菱電機株式会社 半導体試験装置および半導体装置の試験方法
KR930009490B1 (ko) * 1991-07-15 1993-10-04 금성일렉트론 주식회사 순간 테스트 모드 지정회로
JPH0612878A (ja) * 1992-06-25 1994-01-21 Mitsubishi Electric Corp 半導体メモリ装置
JPH0712902A (ja) * 1993-06-17 1995-01-17 Fujitsu Ltd 半導体集積回路

Also Published As

Publication number Publication date
JPH08233914A (ja) 1996-09-13
KR0138233B1 (ko) 1998-06-15
US5949797A (en) 1999-09-07
JP2889168B2 (ja) 1999-05-10

Similar Documents

Publication Publication Date Title
KR880014475A (ko) 반도체 집적회로장치
KR900005472A (ko) 검사 버퍼/레지스터
KR880003330A (ko) 내부회로의 동작모드를 스위치하기 위한 기능을 갖는 반도체집적회로
KR880009381A (ko) 반도체 집적회로장치
KR940027318A (ko) 단열의 동적 예비충전 부스터 회로
KR900002553A (ko) 위상 검출회로
KR870009387A (ko) 반도체 대규모 집적회로
KR960024426A (ko) 마이크로 컨트롤러의 테스트회로
DE69522663T2 (de) Bypass-regelung für abtastprüfung mit selbsttätiger rückstellung
KR950001534A (ko) 주사 체인내에 비주사가능한 부분의 상태를 포함하기 위한 방법 및 장치
KR970049539A (ko) 버스 드라이버 고장 검출 시스템
EP0347908A3 (en) Test facilitating circuit of logic circuit
KR900013609A (ko) 집적 회로용 이벤트 제한 검사 구조물
KR920021995A (ko) Ic 시험장치
JPH0949866A (ja) 集積回路
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
KR910001778A (ko) 직렬데이타 통로가 내장된 메모리소자의 테스트방법
KR940016256A (ko) 고속동작을 위한 데이타 패스 구조를 갖는 반도체 메모리소자
KR100234690B1 (ko) 입력신호 변화 검출회로
KR970051246A (ko) 비트라인 센스 앰프 인에이블 신호 제어회로
JP2896955B2 (ja) 集積回路装置のテスト方法
KR980005036A (ko) 테스트모드 활성화회로
KR930003179Y1 (ko) 직류출력 테스트 회로
KR940019073A (ko) 플로우팅 감지 회로
KR910013533A (ko) COMS PLA 회로의 스턱오픈(stuck-open)고장 검출용 초기화 패턴 결합회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee