JPH02278172A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02278172A JPH02278172A JP1099113A JP9911389A JPH02278172A JP H02278172 A JPH02278172 A JP H02278172A JP 1099113 A JP1099113 A JP 1099113A JP 9911389 A JP9911389 A JP 9911389A JP H02278172 A JPH02278172 A JP H02278172A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- stage transistor
- terminal
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000010586 diagram Methods 0.000 description 2
- 238000012216 screening Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置のテスト回路に関する。
［従来の技術１
従来のＭＯ５型半導体装置の入出力端子は、基本的には
第２図の様な構造をしていた。
第２図の様な構造をしていた。
［発明が解決しようとする課題］
従来の入出力端子構造では、入出力端子が入力状態とな
っている時に入出力端子を開放すると、入力段のトラン
ジスタのゲート電位が定まらず、入力段トランジスタの
ソース、ドレイ間に、ショート電流が流れた。
っている時に入出力端子を開放すると、入力段のトラン
ジスタのゲート電位が定まらず、入力段トランジスタの
ソース、ドレイ間に、ショート電流が流れた。
このため、バーイン・スクリーニング等の通電試験をす
る際には、入出力端子に電圧を印加し、ショート電流が
流れない様に、バーイン・ボード上で配線をする必要が
あった。
る際には、入出力端子に電圧を印加し、ショート電流が
流れない様に、バーイン・ボード上で配線をする必要が
あった。
そこで、本発明は、従来バーイン・ボード上で入出力端
子に電圧が印加でき゛る様に配線をする・必要があった
のを、大出力端子を出力状態にするようなテスト回路を
入れることにより解決した半導体装置を提供することを
目的とする。
子に電圧が印加でき゛る様に配線をする・必要があった
のを、大出力端子を出力状態にするようなテスト回路を
入れることにより解決した半導体装置を提供することを
目的とする。
［課題を解決するための手段］
本発明の半導体装置は、テスト端子に電圧を印加すると
、入出力端子が出力状態となるテスト回路を有すること
を特徴とする。
、入出力端子が出力状態となるテスト回路を有すること
を特徴とする。
本発明の半導体装置は、基本的には第１図で示される構
造をしている。
造をしている。
ｌｏｔは大出力端子であり、１０２は入力段トラジスタ
、１０３は出力段トランジスタである。
、１０３は出力段トランジスタである。
１０４はテスト端子であり、１０５のプルアップ抵抗で
プルアップされている。１０６はテスト回路であり、１
０７は入力信号、１０８は出力信号である。また、１０
９は制御信号であり、入出力端子１０１を入力状態にす
るか、出力状態にするかを制御する。以下、本発明の詳
細な説明していく。
プルアップされている。１０６はテスト回路であり、１
０７は入力信号、１０８は出力信号である。また、１０
９は制御信号であり、入出力端子１０１を入力状態にす
るか、出力状態にするかを制御する。以下、本発明の詳
細な説明していく。
まず、テスト端子１０４にローレベルを印加すると、１
０６のテスト回路が動作して、出力段トランジスタ１０
３が出力状態となり、入出力端子１、 Ｏｌも出力状態
となる。従って、１０２の入力段トランジスタのゲート
には、出力段トランジスタ１０３の出力レベルが印加さ
れるため、１０２のソース、ドレイン間には、ショート
電流は流れない。
０６のテスト回路が動作して、出力段トランジスタ１０
３が出力状態となり、入出力端子１、 Ｏｌも出力状態
となる。従って、１０２の入力段トランジスタのゲート
には、出力段トランジスタ１０３の出力レベルが印加さ
れるため、１０２のソース、ドレイン間には、ショート
電流は流れない。
これに対し、テスト端子１０４を開放するか、または、
１０４にハイレベルを印加すると、従来の第２図と等価
な回路となる。
１０４にハイレベルを印加すると、従来の第２図と等価
な回路となる。
従って、バーイン・ボードを配線する際、テスト端子１
０４にローレベルを印加すれば、入出力端子は出力状態
となるので、入出力端子１０１を開放しても、入力段ト
ランジスタ１０２にショト電流の流れないバーイン・ボ
ードが実現可能となる。
０４にローレベルを印加すれば、入出力端子は出力状態
となるので、入出力端子１０１を開放しても、入力段ト
ランジスタ１０２にショト電流の流れないバーイン・ボ
ードが実現可能となる。
［発明の効果１
以上述べた本発明によれば、テスト端子に電圧を印加す
れば、入出力端子を開放しても、入力段トランジスタに
ショートｉｆｆ ｊＴＬの流れないバーイン・ボードが
できるので、バーイン・ボードの配線が容易な半導体装
置を提供できる。
れば、入出力端子を開放しても、入力段トランジスタに
ショートｉｆｆ ｊＴＬの流れないバーイン・ボードが
できるので、バーイン・ボードの配線が容易な半導体装
置を提供できる。
第１図は１本発明の半導体装置を示す回路図６第２図は
、従来の半導体装置を示す回路図。 入出力端子 入力段トランジスタ 出力段トランジスタ テスト端子 プルアップ抵抗 １０６ ・ １０７ ・ １０９ ・ ２０２ ・ ２０３ ・ ２０４ ・ ２０５ ・ ２０６ ・ ・テスト回路 ・入力信号 ・出力信号 制御信号 ・入出力端子 ・入力段トランジスタ ・出力段トランジスタ ・人力信号 ・出力信号 ・制御信号 ５ＩＯ≠テス噛） 瀉り図 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）系７−ロ
、従来の半導体装置を示す回路図。 入出力端子 入力段トランジスタ 出力段トランジスタ テスト端子 プルアップ抵抗 １０６ ・ １０７ ・ １０９ ・ ２０２ ・ ２０３ ・ ２０４ ・ ２０５ ・ ２０６ ・ ・テスト回路 ・入力信号 ・出力信号 制御信号 ・入出力端子 ・入力段トランジスタ ・出力段トランジスタ ・人力信号 ・出力信号 ・制御信号 ５ＩＯ≠テス噛） 瀉り図 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）系７−ロ
Claims (1)
- （１）テスト端子に電圧を印加すると、入出力端子が出
力状態となるテスト回路を有することを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1099113A JPH02278172A (ja) | 1989-04-19 | 1989-04-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1099113A JPH02278172A (ja) | 1989-04-19 | 1989-04-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278172A true JPH02278172A (ja) | 1990-11-14 |
Family
ID=14238759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1099113A Pending JPH02278172A (ja) | 1989-04-19 | 1989-04-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278172A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08233914A (ja) * | 1994-12-16 | 1996-09-13 | Samsung Electron Co Ltd | マイクロコントローラのテスト回路 |
-
1989
- 1989-04-19 JP JP1099113A patent/JPH02278172A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08233914A (ja) * | 1994-12-16 | 1996-09-13 | Samsung Electron Co Ltd | マイクロコントローラのテスト回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910008953A (ko) | 캐패시턴스 디바이스 구동용 cmos 집적 회로 | |
| KR970017150A (ko) | 액정 디스플레이 드라이버 및 전압 신호 제공 방법 | |
| JPH02278172A (ja) | 半導体装置 | |
| JPH06130131A (ja) | 混成集積回路装置 | |
| JPH02278171A (ja) | 半導体装置 | |
| JPH07191065A (ja) | 集積コンパレータ回路 | |
| JPS62280665A (ja) | 出力バツフア回路 | |
| KR840006894A (ko) | 다이리스터형 또는 트라이액형 반도체장치의 제어회로 | |
| JPH03185756A (ja) | 半導体集積回路装置 | |
| JPH02268516A (ja) | 半導体装置 | |
| JPS61264274A (ja) | 半導体集積回路 | |
| JPS6342483A (ja) | 半導体装置のテスト回路 | |
| JP2917323B2 (ja) | 通信装置の警報出力回路 | |
| JPS60245310A (ja) | ドライブ回路 | |
| JPS6482812A (en) | Semiconductor integrated circuit | |
| JPS6310537A (ja) | 半導体装置 | |
| JPH03207116A (ja) | プルアップまたはプルダウン回路付き電子回路 | |
| JPH02254817A (ja) | 排他的論理和回路 | |
| JPS57211076A (en) | Semiconductor integrated circuit device | |
| JPH03180775A (ja) | インターフェイス回路 | |
| JPH03192818A (ja) | 入力バッファ回路 | |
| JPS6342484A (ja) | 集積回路装置 | |
| JPH04326074A (ja) | スレッショルド電圧の測定方法 | |
| JPS61195369A (ja) | 電子回路の入力／出力回路 | |
| JPS59202644A (ja) | 半導体装置 |