JPH03180775A - インターフェイス回路 - Google Patents
インターフェイス回路Info
- Publication number
- JPH03180775A JPH03180775A JP1319999A JP31999989A JPH03180775A JP H03180775 A JPH03180775 A JP H03180775A JP 1319999 A JP1319999 A JP 1319999A JP 31999989 A JP31999989 A JP 31999989A JP H03180775 A JPH03180775 A JP H03180775A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- iil
- emitter
- base
- junction point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＩＩＬ回路を備えた半導体集積回路に関する。
従来の技術
第２図は従来のＩＩＬ回路の動作確認する為のインター
フェイス回路例であり、１のあるＩＩＬ回路ブロックの
ゲートの出力を２の別のＩＩＬ回路ブロックのゲートに
入力する中継点にエミッタが定電流源、コレクタが接地
された４のＰＮＰ トランジスタＱ１のベースが接続さ
れている。またＰＮＰ ）ランジスタ４のエミッタには
３の検査用端子が接続されている。
フェイス回路例であり、１のあるＩＩＬ回路ブロックの
ゲートの出力を２の別のＩＩＬ回路ブロックのゲートに
入力する中継点にエミッタが定電流源、コレクタが接地
された４のＰＮＰ トランジスタＱ１のベースが接続さ
れている。またＰＮＰ ）ランジスタ４のエミッタには
３の検査用端子が接続されている。
以上のように構成されたインターフェイス回路について
、以下その動作について説明する。
、以下その動作について説明する。
ゲート１の出力がハイレベルとローレベルの２値出力と
した時、ゲート１のコレクタ出力は別のブロックのゲー
ト２のベースに入力されると共にＰＮＰトランジスタ４
のベースにも入力される。
した時、ゲート１のコレクタ出力は別のブロックのゲー
ト２のベースに入力されると共にＰＮＰトランジスタ４
のベースにも入力される。
ベースに人力された信号はＰＮＰトランジスタ４のエミ
ッタに伝えられ、そこに設けられた検査用端子３でモニ
ターすることができる。これにより、ゲート１の出力ま
でのＩＩＬ回路の動作状態は検査用端子５でモニターす
ることが可能である。
ッタに伝えられ、そこに設けられた検査用端子３でモニ
ターすることができる。これにより、ゲート１の出力ま
でのＩＩＬ回路の動作状態は検査用端子５でモニターす
ることが可能である。
発明が解決しようとする課題
しかしながら上記従来の構成では、検査用端子３の設け
られた、ＩＩＬ回路ブロックの中継点までの回路の動作
状態をモニターすることは可能であったが、中継点以降
のＩＩＬ回路ブロックに対しては、前のＴＩＬ回路ブロ
ックの出力の状態に影響されることなく、検査用端子か
ら任意の信号を印加することは不可能であったため、中
継点以降のＩＩＬ回路ブロックの動作状態のみを確認す
ることができないという問題があった。
られた、ＩＩＬ回路ブロックの中継点までの回路の動作
状態をモニターすることは可能であったが、中継点以降
のＩＩＬ回路ブロックに対しては、前のＴＩＬ回路ブロ
ックの出力の状態に影響されることなく、検査用端子か
ら任意の信号を印加することは不可能であったため、中
継点以降のＩＩＬ回路ブロックの動作状態のみを確認す
ることができないという問題があった。
本発明は上記従来の問題点を解決するもので、検査用端
子から任意の信号を入力することにより、検査用端子の
設けられたＩＩＬ回路ブロックの中継点以降の回路の動
作状態を確認することができるインターフェイス回路を
提供することを目的とする。
子から任意の信号を入力することにより、検査用端子の
設けられたＩＩＬ回路ブロックの中継点以降の回路の動
作状態を確認することができるインターフェイス回路を
提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明のインターフェイス回
路は、ＩＩＬ回路のあるブロックの出力信号を別のブロ
ックに人力する中継点に、エミッタが定電流源に、コレ
クタが接地、または抵抗を介して接続されたＰＮＰ ト
ランジスタのベースを接地し、かつベース・エミッタ間
にショットキーダイオードを接続し、エミッタに検査用
端子を設けた構成を有している。
路は、ＩＩＬ回路のあるブロックの出力信号を別のブロ
ックに人力する中継点に、エミッタが定電流源に、コレ
クタが接地、または抵抗を介して接続されたＰＮＰ ト
ランジスタのベースを接地し、かつベース・エミッタ間
にショットキーダイオードを接続し、エミッタに検査用
端子を設けた構成を有している。
作用
この構成によって、検査用端子から任意の信号を与える
ことができるため、ＩＩＬ回路ブロックの中継点までの
出力信号の状態に影響されることなく、中継点以降の動
作確認ができる。
ことができるため、ＩＩＬ回路ブロックの中継点までの
出力信号の状態に影響されることなく、中継点以降の動
作確認ができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例におけるインターフェイス回
路の回路図を示すものである。第１図において２１はあ
るＩＩＬ回路ブロックのゲート、２２は別のＩＩＬ回路
ブロックとゲート、２３は両者の中継点にベースが接続
され、コレクタは接地、エミッタは電流源と２４の検査
用端子に接続されたＰＮＰトランジスタ、２５はＰＮＰ
トランジスタ２４のベース・エミッタ間に接続されたシ
ョットキーダイオードである。
路の回路図を示すものである。第１図において２１はあ
るＩＩＬ回路ブロックのゲート、２２は別のＩＩＬ回路
ブロックとゲート、２３は両者の中継点にベースが接続
され、コレクタは接地、エミッタは電流源と２４の検査
用端子に接続されたＰＮＰトランジスタ、２５はＰＮＰ
トランジスタ２４のベース・エミッタ間に接続されたシ
ョットキーダイオードである。
以上のように構成された本実施例のインターフェイス回
路について、以下その動作を説明する。
路について、以下その動作を説明する。
まず、ゲート２１の出力がハイレベルとローレベルの２
値出力とすると、ゲートコレクタ出力は別ブロックのゲ
ート２２のベースに人力されると共に、ＰＮＰトランジ
スタ２３のベースにも人力される。ベースに入力された
信号は、ＰＮＰ トランジスタ２３のエミッタに伝えら
れ、そこに設けられた検査用端子２４でモニターするこ
とができる。これにより、ゲート１の出力までのＩＩＬ
回路の動作状態は検査用端子２４でモニターすることが
可能である。
値出力とすると、ゲートコレクタ出力は別ブロックのゲ
ート２２のベースに人力されると共に、ＰＮＰトランジ
スタ２３のベースにも人力される。ベースに入力された
信号は、ＰＮＰ トランジスタ２３のエミッタに伝えら
れ、そこに設けられた検査用端子２４でモニターするこ
とができる。これにより、ゲート１の出力までのＩＩＬ
回路の動作状態は検査用端子２４でモニターすることが
可能である。
一方、ゲート２以降のＩＩＬ回路ブロックの、ＩＩＬ回
路の動作確認を行う為、ゲート２のベース人力をハイレ
ベルにする時は、検査用端子２４にゲート２のベース人
力がｌ＼イレベルとなる電圧より約１ｖ程度高い電圧を
印加すれば、ＰＮＰ トランジスタ２３のベース・エミ
ッタ間を通じて、ゲート２のベースはハイレベルになる
。ゲート２のベース入力をローレヘルにする時は、検査
用端子２４を接地すれば、ショットキーダイオード２５
を通じてゲート２のベースは約０．３ｖとなり、ベース
人力はローレベルになる。
路の動作確認を行う為、ゲート２のベース人力をハイレ
ベルにする時は、検査用端子２４にゲート２のベース人
力がｌ＼イレベルとなる電圧より約１ｖ程度高い電圧を
印加すれば、ＰＮＰ トランジスタ２３のベース・エミ
ッタ間を通じて、ゲート２のベースはハイレベルになる
。ゲート２のベース入力をローレヘルにする時は、検査
用端子２４を接地すれば、ショットキーダイオード２５
を通じてゲート２のベースは約０．３ｖとなり、ベース
人力はローレベルになる。
以上のように本実施例によれば、２つのＩＴＬ回路ブロ
ックの中継点にジュツトキーダイオードを用いて、外部
から信号を印加することの可能な検査用端子２４を設け
ることにより、中継点までのＩＩＬ回路でブロックの動
作確認ができると共に、中継点以降のＩＴＬ回路ブロッ
クに検査用端子２４より任意の信号を与えて、ＩＩＬ回
路の動作確認を行うことができる。
ックの中継点にジュツトキーダイオードを用いて、外部
から信号を印加することの可能な検査用端子２４を設け
ることにより、中継点までのＩＩＬ回路でブロックの動
作確認ができると共に、中継点以降のＩＴＬ回路ブロッ
クに検査用端子２４より任意の信号を与えて、ＩＩＬ回
路の動作確認を行うことができる。
発明の効果
本発明は、２つのＩＩＬ回路ブロックの中継点にショッ
トキーダイオードを用いて、外部から信号を印加するこ
との可能な検査用端子を設けることにより、中継点まで
のＩＩＬ回路ブロックの動作確認ができると共に、中継
点以降のＩＩＬ回路の動作確認を行うことのできるイン
ターフェイス回路を実現できるものである。
トキーダイオードを用いて、外部から信号を印加するこ
との可能な検査用端子を設けることにより、中継点まで
のＩＩＬ回路ブロックの動作確認ができると共に、中継
点以降のＩＩＬ回路の動作確認を行うことのできるイン
ターフェイス回路を実現できるものである。
第１図は本発明の一実施例におけるインターフェイス回
路の回路図、第２図は従来のインターフェイス回路の回
路図である。 １・・・・・・ｒｌＬ回路のゲート、２・・・・・・別
のＩＩＬ回路のゲート、３・・・・・・検査用端子、４
・・・・・・ＰＮＰトランジスタ、２１・・・・・・Ｉ
ＩＬ回路のゲート、２２・・・・・・別のＩＩＰ回路の
ゲート、２３・・・・・・ＰＮＰトランジスタ、２４・
・・・・・検査用端子、２５・・・・・・ショットキー
ダイオード。
路の回路図、第２図は従来のインターフェイス回路の回
路図である。 １・・・・・・ｒｌＬ回路のゲート、２・・・・・・別
のＩＩＬ回路のゲート、３・・・・・・検査用端子、４
・・・・・・ＰＮＰトランジスタ、２１・・・・・・Ｉ
ＩＬ回路のゲート、２２・・・・・・別のＩＩＰ回路の
ゲート、２３・・・・・・ＰＮＰトランジスタ、２４・
・・・・・検査用端子、２５・・・・・・ショットキー
ダイオード。
Claims (1)
- ＩＩＬ回路のあるブロックの出力信号を別のブロックに
入力する中継点に、エミッタが定電流源に、コレクタが
直接または、抵抗を介して接地されたＰＮＰトランジス
タのベースを接続し、かつ同ＰＮＰトランジスタのベー
ス・エミッタ間にショットキーダイオードを接続し、前
記ＰＮＰトランジスタのエミッタに検査用端子を設ける
ことにより、前記ＩＩＬ回路の中継点までの出力信号を
モニターするとともに、前記検査用端子から信号を入力
することにより前記ＩＩＬ回路の動作確認を可能にした
ことを特徴とするインターフェイス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1319999A JP2643500B2 (ja) | 1989-12-08 | 1989-12-08 | インターフェイス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1319999A JP2643500B2 (ja) | 1989-12-08 | 1989-12-08 | インターフェイス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03180775A true JPH03180775A (ja) | 1991-08-06 |
| JP2643500B2 JP2643500B2 (ja) | 1997-08-20 |
Family
ID=18116622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1319999A Expired - Lifetime JP2643500B2 (ja) | 1989-12-08 | 1989-12-08 | インターフェイス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643500B2 (ja) |
-
1989
- 1989-12-08 JP JP1319999A patent/JP2643500B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2643500B2 (ja) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4750079A (en) | Low side switch integrated circuit | |
| GB753014A (en) | Semiconductor electric signal translating devices | |
| KR920020521A (ko) | 반도체집적회로 | |
| US4453092A (en) | Comparator circuit having reduced input bias current | |
| KR940006365B1 (ko) | 전류 미러 회로 | |
| JPS62174814A (ja) | 安定化電源回路 | |
| US4503339A (en) | Semiconductor integrated circuit device having a substrate voltage generating circuit | |
| JPH03180775A (ja) | インターフェイス回路 | |
| US5075577A (en) | Tristate output circuit with input protection | |
| US4171512A (en) | Circuit for preventing breakdown of a load resulting from wrong connection of a power source | |
| EP0367115B1 (en) | Integrated circuit device having signal discrimination circuit and method of testing the same | |
| JPS59191935A (ja) | 半導体集積回路装置 | |
| JPH02224524A (ja) | 半導体集積装置用入力バッファ | |
| JPH04129305A (ja) | カレントミラー回路 | |
| JPS644289Y2 (ja) | ||
| JPH0724815Y2 (ja) | 基準レベル変換回路 | |
| JP2567015B2 (ja) | 入力電圧検出回路 | |
| JPH02278172A (ja) | 半導体装置 | |
| JPH0294811A (ja) | レベル可変回路 | |
| JPS6342483A (ja) | 半導体装置のテスト回路 | |
| JPH0240954A (ja) | マスタースライス方式半導体集積回路 | |
| JPH02228714A (ja) | 多電圧出力の電源装置 | |
| JPH04372217A (ja) | 半導体集積回路 | |
| JPH01273408A (ja) | 整流回路 | |
| JPS61264274A (ja) | 半導体集積回路 |