JP2643500B2 - インターフェイス回路 - Google Patents
インターフェイス回路Info
- Publication number
- JP2643500B2 JP2643500B2 JP1319999A JP31999989A JP2643500B2 JP 2643500 B2 JP2643500 B2 JP 2643500B2 JP 1319999 A JP1319999 A JP 1319999A JP 31999989 A JP31999989 A JP 31999989A JP 2643500 B2 JP2643500 B2 JP 2643500B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- circuit
- iil
- base
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はIIL回路を備えた半導体集積回路に関する。
従来の技術 第２図は従来のIIL回路の動作確認をする為のインタ
ーフェイス回路例であり、１のあるIIL回路ブロックの
ゲートの出力を２の別のIIL回路ブロックのゲートに入
力する中継点にエミッタが定電流源、コレクタが接地さ
れた４のPNPトランジスタQ1のベースが接続されてい
る。またPNPトランジスタ４のエミッタには３の検査用
端子が接続されている。
ーフェイス回路例であり、１のあるIIL回路ブロックの
ゲートの出力を２の別のIIL回路ブロックのゲートに入
力する中継点にエミッタが定電流源、コレクタが接地さ
れた４のPNPトランジスタQ1のベースが接続されてい
る。またPNPトランジスタ４のエミッタには３の検査用
端子が接続されている。
以上のように構成されたインターフェイス回路につい
て、以下その動作について説明する。
て、以下その動作について説明する。
ゲート１の出力がハイレベルとローレベルの２値出力
とした時、ゲート１のコレクタ出力は別のブロックのゲ
ート２のベースに入力されると共にPNPトランジスタ４
のベースにも入力される。ベースに入力された信号はPN
Pトランジスタ４のエミッタに伝えられ、そこに設けら
れた検査用端子３でモニターすることができる。これに
より、ゲート１の出力までのIIL回路の動作状態は検査
用端子５でモニターすることが可能である。
とした時、ゲート１のコレクタ出力は別のブロックのゲ
ート２のベースに入力されると共にPNPトランジスタ４
のベースにも入力される。ベースに入力された信号はPN
Pトランジスタ４のエミッタに伝えられ、そこに設けら
れた検査用端子３でモニターすることができる。これに
より、ゲート１の出力までのIIL回路の動作状態は検査
用端子５でモニターすることが可能である。
発明が解決しようとする課題 しかしながら上記従来の構成では、検査用端子３の設
けられた、IIL回路ブロックの中継点までの回路の動作
状態をモニターすることは可能であったが、中継点以降
のIIL回路ブロックに対しては、前のIIL回路ブロックの
出力の状態に影響されることなく、検査用端子から任意
の信号を印加することは不可能であったため、中継点以
降のIIL回路ブロックの動作状態のみを確認することが
できないという問題があった。
けられた、IIL回路ブロックの中継点までの回路の動作
状態をモニターすることは可能であったが、中継点以降
のIIL回路ブロックに対しては、前のIIL回路ブロックの
出力の状態に影響されることなく、検査用端子から任意
の信号を印加することは不可能であったため、中継点以
降のIIL回路ブロックの動作状態のみを確認することが
できないという問題があった。
本発明は上記従来の問題点を解決するもので、検査用
端子をモニターすることにより、中継点の出力信号を確
認できるだけでなく、検査用端子を通じて中継点に入力
信号を与えることもできるインターフェイス回路を提供
することを目的とする。
端子をモニターすることにより、中継点の出力信号を確
認できるだけでなく、検査用端子を通じて中継点に入力
信号を与えることもできるインターフェイス回路を提供
することを目的とする。
課題を解決するための手段 この目的を達成するために本発明のインターフェイス
回路は、第１のIIL回路ブロック内の第１のゲート（2
1）と、前記第１のゲートの出力に入力を接続した第２
のIIL回路ブロック内の第２のゲート（22）と、前記第
２のゲートの入力にベースを接続しエミッタに電流源を
有したコレクタ接地のPNPトランジスタ（23）と、前記P
NPトランジスタのエミッタに接続された検査用端子（2
4）と、前記PNPトランジスタのエミッタにカソードを接
続しベースにアノードを接続したショットキーダイオー
ド（25）とを具備している。
回路は、第１のIIL回路ブロック内の第１のゲート（2
1）と、前記第１のゲートの出力に入力を接続した第２
のIIL回路ブロック内の第２のゲート（22）と、前記第
２のゲートの入力にベースを接続しエミッタに電流源を
有したコレクタ接地のPNPトランジスタ（23）と、前記P
NPトランジスタのエミッタに接続された検査用端子（2
4）と、前記PNPトランジスタのエミッタにカソードを接
続しベースにアノードを接続したショットキーダイオー
ド（25）とを具備している。
作用 この構成によって、第１のゲートの出力はPNPトラン
ジスタのエミッタに伝えられ、検査用端子をモニターす
ることにより、第１のIIL回路ブロックの回路動作を確
認することができる。また、検査用端子にハイレベルま
たはロウレベルの電圧を強制的に入力すれば、第２のゲ
ートの入力に外部信号を与えることができ、外部信号の
入力によって第２のIIL回路ブロックの動作を確認する
こともできる。
ジスタのエミッタに伝えられ、検査用端子をモニターす
ることにより、第１のIIL回路ブロックの回路動作を確
認することができる。また、検査用端子にハイレベルま
たはロウレベルの電圧を強制的に入力すれば、第２のゲ
ートの入力に外部信号を与えることができ、外部信号の
入力によって第２のIIL回路ブロックの動作を確認する
こともできる。
実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。
ら説明する。
第１図は本発明の一実施例におけるインターフェイス
回路の回路図を示すものである。第１図において21はあ
るIIL回路ブロックのゲート、22は別のIIL回路ブロック
とゲート、23は両者の中継点にベースが接続され、コレ
クタは接地、エミッタは電流源と24の検査用端子に接続
されたPNPトランジスタ、25はPNPトランジスタ24のベー
ス・エミッタ間に接続されたショットキーダイオードで
ある。
回路の回路図を示すものである。第１図において21はあ
るIIL回路ブロックのゲート、22は別のIIL回路ブロック
とゲート、23は両者の中継点にベースが接続され、コレ
クタは接地、エミッタは電流源と24の検査用端子に接続
されたPNPトランジスタ、25はPNPトランジスタ24のベー
ス・エミッタ間に接続されたショットキーダイオードで
ある。
以上のように構成された本実施例のインターフェイス
回路について、以下その動作を説明する。
回路について、以下その動作を説明する。
まず、ゲート21の出力がハイレベルとローレベルの２
値出力とすると、ゲートコレクタ出力は別ブロックのゲ
ート22のベースに入力されると共に、PNPトランジスタ2
3のベースにも入力される。ベースに入力された信号
は、PNPトランジスタ23のエミッタに伝えられ、そこに
設けられた検査用端子24でモニターすることができる。
これにより、ゲート１の出力までのIIL回路の動作状態
は検査用端子24でモニターすることが可能である。
値出力とすると、ゲートコレクタ出力は別ブロックのゲ
ート22のベースに入力されると共に、PNPトランジスタ2
3のベースにも入力される。ベースに入力された信号
は、PNPトランジスタ23のエミッタに伝えられ、そこに
設けられた検査用端子24でモニターすることができる。
これにより、ゲート１の出力までのIIL回路の動作状態
は検査用端子24でモニターすることが可能である。
一方、ゲート２以降のIIL回路ブロックの、IIL回路の
動作確認を行う為、ゲート２のベース入力をハイレベル
にする時は、検査用端子24にゲート２のベース入力がハ
イレベルとなる電圧より約1V程度高い電圧を印加すれ
ば、PNPトランジスタ23のベース・エミッタ間を通じ
て、ゲート２のベースはハイレベルになる。ゲート２の
ベース入力をローレベルにする時は、検査用端子24を接
地すれば、ショットキーダイオード25を通じてゲート２
のベースは約0.3Vとなり、ベース入力はローレベルにな
る。
動作確認を行う為、ゲート２のベース入力をハイレベル
にする時は、検査用端子24にゲート２のベース入力がハ
イレベルとなる電圧より約1V程度高い電圧を印加すれ
ば、PNPトランジスタ23のベース・エミッタ間を通じ
て、ゲート２のベースはハイレベルになる。ゲート２の
ベース入力をローレベルにする時は、検査用端子24を接
地すれば、ショットキーダイオード25を通じてゲート２
のベースは約0.3Vとなり、ベース入力はローレベルにな
る。
以上のように本実施例によれば、２つのIIL回路ブロ
ックの中継点にショットキーダイオードを用いて、外部
から信号を印加することの可能な検査用端子24を設ける
ことにより、中継点までのIIL回路でブロックの動作確
認ができると共に、中継点以降のIIL回路ブロックに検
査用端子24より任意の信号を与えて、IIL回路の動作確
認を行うことができる。
ックの中継点にショットキーダイオードを用いて、外部
から信号を印加することの可能な検査用端子24を設ける
ことにより、中継点までのIIL回路でブロックの動作確
認ができると共に、中継点以降のIIL回路ブロックに検
査用端子24より任意の信号を与えて、IIL回路の動作確
認を行うことができる。
発明の効果 本発明は、検査用端子をモニターすることにより、第
１のIIL回路ブロックの出力信号を確認できるだけでな
く、検査用端子を通じて第２のゲートに入力信号を与え
て第２のIIL回路ブロックの回路動作を確認することも
できるインターフェイス回路を実現できるものである。
１のIIL回路ブロックの出力信号を確認できるだけでな
く、検査用端子を通じて第２のゲートに入力信号を与え
て第２のIIL回路ブロックの回路動作を確認することも
できるインターフェイス回路を実現できるものである。
第１図は本発明の一実施例におけるインターフェイス回
路の回路図、第２図は従来のインターフェイス回路の回
路図である。 １……IIL回路のゲート、２……別のIIL回路のゲート、
３……検査用端子、４……PNPトランジスタ、21……IIL
回路のゲート、22……別のIIL回路のゲート、23……PNP
トランジスタ、24……検査用端子、25……ショットキー
ダイオード。
路の回路図、第２図は従来のインターフェイス回路の回
路図である。 １……IIL回路のゲート、２……別のIIL回路のゲート、
３……検査用端子、４……PNPトランジスタ、21……IIL
回路のゲート、22……別のIIL回路のゲート、23……PNP
トランジスタ、24……検査用端子、25……ショットキー
ダイオード。
Claims (1)
- 【請求項１】第１のIIL回路ブロック内の第１ゲート
と、前記第１のゲートの出力に入力を接続した第２のII
L回路ブロック内の第２ゲートと、前記第２のゲートの
入力にベースを接続しエミッタに電流源を有したコレク
タ接地のPNPトランジスタと、前記PNPトランジスタのエ
ミッタに接続された検査用端子と、前記PNPトランジス
タのエミッタにカソードを接続しベースにアノードを接
続したショットキーダイオードとを具備したインターフ
ェイス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1319999A JP2643500B2 (ja) | 1989-12-08 | 1989-12-08 | インターフェイス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1319999A JP2643500B2 (ja) | 1989-12-08 | 1989-12-08 | インターフェイス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03180775A JPH03180775A (ja) | 1991-08-06 |
| JP2643500B2 true JP2643500B2 (ja) | 1997-08-20 |
Family
ID=18116622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1319999A Expired - Lifetime JP2643500B2 (ja) | 1989-12-08 | 1989-12-08 | インターフェイス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643500B2 (ja) |
-
1989
- 1989-12-08 JP JP1319999A patent/JP2643500B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03180775A (ja) | 1991-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940006365B1 (ko) | 전류 미러 회로 | |
| JPS62230222A (ja) | 入力回路 | |
| JP3068146B2 (ja) | 半導体集積回路 | |
| JP2643500B2 (ja) | インターフェイス回路 | |
| US4503339A (en) | Semiconductor integrated circuit device having a substrate voltage generating circuit | |
| US4194166A (en) | Differential amplifier with a current mirror circuit | |
| US3219839A (en) | Sense amplifier, diode bridge and switch means providing clamped, noise-free, unipolar output | |
| EP0367115B1 (en) | Integrated circuit device having signal discrimination circuit and method of testing the same | |
| US4565959A (en) | Current supply circuit with redundant back-up current source | |
| US4171512A (en) | Circuit for preventing breakdown of a load resulting from wrong connection of a power source | |
| US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
| JPS638126Y2 (ja) | ||
| US4580069A (en) | Comparator | |
| JP2751372B2 (ja) | 半導体装置 | |
| JP3456292B2 (ja) | 半導体集積回路 | |
| JPS6281119A (ja) | 半導体集積回路装置 | |
| JPH01204513A (ja) | 電流出力回路 | |
| JPH0240954A (ja) | マスタースライス方式半導体集積回路 | |
| JPH03746Y2 (ja) | ||
| JPH05268046A (ja) | 半導体集積回路及びその試験方法 | |
| JPS5877328A (ja) | Ｃｍｏｓ集積回路装置 | |
| JPS5859608A (ja) | トランジスタ増幅回路 | |
| JPH0644016B2 (ja) | 電圧検出回路 | |
| JPS59171317A (ja) | 出力回路 | |
| JPS58105628A (ja) | インタ−フエイス回路 |