JPS638126Y2 - - Google Patents
Info
- Publication number
- JPS638126Y2 JPS638126Y2 JP1983054581U JP5458183U JPS638126Y2 JP S638126 Y2 JPS638126 Y2 JP S638126Y2 JP 1983054581 U JP1983054581 U JP 1983054581U JP 5458183 U JP5458183 U JP 5458183U JP S638126 Y2 JPS638126 Y2 JP S638126Y2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- terminal
- power supply
- high potential
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005453 pelletization Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【考案の詳細な説明】
本考案は集積回路装置に関する。
従来、同一の機能、ブロツク構成、外形、およ
び外部導出ピン装置を有するが特性の一部（たと
えば、利得や周波数特性など）が異なる類似品種
の集積回路装置（以下、ICと呼ぶ）では、拡散
工程、アルミニウム配線工程、ウエハーテスト工
程、ペレツタイズ工程、マウント工程、ボンデイ
ング工程、モールド封止工程、捺印・選別工程の
各工程を伝票にて管理し混入を防止してきたが、
モールド封止したばかりの無捺印状態で類似品が
混入するとウエハー又はペレツト状態のように視
覚によるペレツト上の品名チエツクが出来ないた
め、本来良品であつた製品（類似品）が不良品と
して扱われ、そのICの出荷品質レベルを悪くす
るという問題点があつた。
び外部導出ピン装置を有するが特性の一部（たと
えば、利得や周波数特性など）が異なる類似品種
の集積回路装置（以下、ICと呼ぶ）では、拡散
工程、アルミニウム配線工程、ウエハーテスト工
程、ペレツタイズ工程、マウント工程、ボンデイ
ング工程、モールド封止工程、捺印・選別工程の
各工程を伝票にて管理し混入を防止してきたが、
モールド封止したばかりの無捺印状態で類似品が
混入するとウエハー又はペレツト状態のように視
覚によるペレツト上の品名チエツクが出来ないた
め、本来良品であつた製品（類似品）が不良品と
して扱われ、そのICの出荷品質レベルを悪くす
るという問題点があつた。
本考案の目的はICの機能を損うことなく類似
品種のICを選別できる機能を含んだICを提供す
るものである。
品種のICを選別できる機能を含んだICを提供す
るものである。
本考案は、第１の外部端子にアノードを第２の
外部端子にカソードをそれぞれ接続し、通常動作
状態では逆バイアス状態にあるダイオードあるい
はツエナーダイオードを設けることにより、この
ダイオード又はツエナーダイオードをICの機能
選別に利用するものである。
外部端子にカソードをそれぞれ接続し、通常動作
状態では逆バイアス状態にあるダイオードあるい
はツエナーダイオードを設けることにより、この
ダイオード又はツエナーダイオードをICの機能
選別に利用するものである。
すなわち、第１、第２の端子にダイオード又は
ツエナーダイオードが導通する電圧以上の電圧を
与えることによつて、ダイオード又はツエナーダ
イオードが第１、第２の端子間に設けられておら
れば、第１、第２の端子間に電流が流れるので、
その電流の有無により判別できる。
ツエナーダイオードが導通する電圧以上の電圧を
与えることによつて、ダイオード又はツエナーダ
イオードが第１、第２の端子間に設けられておら
れば、第１、第２の端子間に電流が流れるので、
その電流の有無により判別できる。
以下、本考案の実施例を図面により説明する。
第１図は本考案の一実施例を示し、ブロツク構
成、機能、外形、および外部端子の配置は同じで
あるが、特性の一部が異なる二つのIC１および
８が示されている。IC１および８は内部に増幅
器７が構成されたものであり、入力端子２、低電
位電源端子３、出力端子４、高電位電源端子５、
および増幅動作に必要な他の端子を同一配置に有
する。IC１は増幅器７が構成された半導体基板
と同じ基板上に形成されたダイオード６を有し、
このアノードは入力端子２に、カソードは高電位
電源端子５にそれぞれ接続されている。一方、
IC８には第１図で示したダイオードは設けられ
ていない。
第１図は本考案の一実施例を示し、ブロツク構
成、機能、外形、および外部端子の配置は同じで
あるが、特性の一部が異なる二つのIC１および
８が示されている。IC１および８は内部に増幅
器７が構成されたものであり、入力端子２、低電
位電源端子３、出力端子４、高電位電源端子５、
および増幅動作に必要な他の端子を同一配置に有
する。IC１は増幅器７が構成された半導体基板
と同じ基板上に形成されたダイオード６を有し、
このアノードは入力端子２に、カソードは高電位
電源端子５にそれぞれ接続されている。一方、
IC８には第１図で示したダイオードは設けられ
ていない。
通常動作時には、入力端子２の電位は高電位電
源端子５のそれよりも低い。よつて、ダイオード
６は逆バイアスの状態になつており、ダイオード
６の整流作用によりこれに電流は流れず、IC１
の機能に影響なく正常に動作する。
源端子５のそれよりも低い。よつて、ダイオード
６は逆バイアスの状態になつており、ダイオード
６の整流作用によりこれに電流は流れず、IC１
の機能に影響なく正常に動作する。
類似品種のIC、すなわち、IC１とIC８とをチ
エツクする時には入力端子２に高電位、高電位電
源端子５に低電位をそれぞれ加える。これによつ
て、ダイオード６は順方向にバイアスされて入力
端子２からダイオード６を介して高電位電源端子
５に電流が流れる。一方、IC８ではダイオード
がないため、入力端子２から高電位電源端子５に
電流は流れない。すなわち、IC１と８とを区別
できる。
エツクする時には入力端子２に高電位、高電位電
源端子５に低電位をそれぞれ加える。これによつ
て、ダイオード６は順方向にバイアスされて入力
端子２からダイオード６を介して高電位電源端子
５に電流が流れる。一方、IC８ではダイオード
がないため、入力端子２から高電位電源端子５に
電流は流れない。すなわち、IC１と８とを区別
できる。
以上のように、IC１と８とが混入しても、端
子２−５間に電流が流れるか否かを判別すること
によりIC１と８とを区別できる。すなわち、ダ
イオードの有無による電流の有無を検出すること
により無捺印状態で混入した類似品種のICを容
易に選別出来ることで出荷品質レベルが向上され
る。
子２−５間に電流が流れるか否かを判別すること
によりIC１と８とを区別できる。すなわち、ダ
イオードの有無による電流の有無を検出すること
により無捺印状態で混入した類似品種のICを容
易に選別出来ることで出荷品質レベルが向上され
る。
尚、ダイオードの代わりにツエナーダイオード
のような整流作用をもつ素子を使用でき、定常動
作時には逆バイアスされるような電位関係をもつ
端子間にそれらを接続してもよい。第２図は本考
案の他の実施例を示すものである。第２図ａの
IC１１および同図ｂのIC２０は第１図と同じよ
うに同一の機能、ブロツク構成、外形、および外
部導出ピン配置を有し、しかし特性の一部が異な
つている。よつて、それらを選別するために、選
別用の素子としてトランジスタ１８を用いてい
る。トランジスタ１８のベースはIC１１内に構
成された増幅器１９の第２の入力端子用ピン１７
に接続され、ベースは第１の入力端子用ピン１２
に接続され、そしてエミツタは高電位電源供給用
ピン１６に接続されている。トランジスタ１８は
増幅器１９と共に同一の半導体基板上に形成され
ている。他の外部導出ピン１３，１４および１５
はそれぞれ増幅器１９の低電位電源供給端子、出
力端子および例えば機能補償用端子である。通常
動作時は、トランジスタ１８のベース・エミツタ
間PN接合が逆バイアスされるので、オフ状態に
あり、動作に支障をきたすことはない。選別時に
は、端子１７を高電位に端子１６を低電位にする
ことによつてトランジスタ１８のベース・エミツ
タ接合が順バイアスされてオン状態となり、端子
１７−１６間および１２−１７間に電流が流れ
る。これによつてIC１１と２０とを選別できる。
のような整流作用をもつ素子を使用でき、定常動
作時には逆バイアスされるような電位関係をもつ
端子間にそれらを接続してもよい。第２図は本考
案の他の実施例を示すものである。第２図ａの
IC１１および同図ｂのIC２０は第１図と同じよ
うに同一の機能、ブロツク構成、外形、および外
部導出ピン配置を有し、しかし特性の一部が異な
つている。よつて、それらを選別するために、選
別用の素子としてトランジスタ１８を用いてい
る。トランジスタ１８のベースはIC１１内に構
成された増幅器１９の第２の入力端子用ピン１７
に接続され、ベースは第１の入力端子用ピン１２
に接続され、そしてエミツタは高電位電源供給用
ピン１６に接続されている。トランジスタ１８は
増幅器１９と共に同一の半導体基板上に形成され
ている。他の外部導出ピン１３，１４および１５
はそれぞれ増幅器１９の低電位電源供給端子、出
力端子および例えば機能補償用端子である。通常
動作時は、トランジスタ１８のベース・エミツタ
間PN接合が逆バイアスされるので、オフ状態に
あり、動作に支障をきたすことはない。選別時に
は、端子１７を高電位に端子１６を低電位にする
ことによつてトランジスタ１８のベース・エミツ
タ接合が順バイアスされてオン状態となり、端子
１７−１６間および１２−１７間に電流が流れ
る。これによつてIC１１と２０とを選別できる。
第１図ａ，ｂは本考案の一実施例を示す図であ
る。第２図ａ，ｂは他の実施例を示す図である。 １……IC、２……入力端子、３……低電位端
子、４……出力端子、５……高電位端子、６……
ダイオード、７……増幅器、８……IC１とは特
性の一部が異なるIC。
る。第２図ａ，ｂは他の実施例を示す図である。 １……IC、２……入力端子、３……低電位端
子、４……出力端子、５……高電位端子、６……
ダイオード、７……増幅器、８……IC１とは特
性の一部が異なるIC。
Claims (1)
- 整流接合をもつ素子を、該整流接合が通常動作
時には逆バイアスとなるような電位関係を有する
外部端子間に接続し、前記素子を選別工程に利用
することを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5458183U JPS59159948U (ja) | 1983-04-12 | 1983-04-12 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5458183U JPS59159948U (ja) | 1983-04-12 | 1983-04-12 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59159948U JPS59159948U (ja) | 1984-10-26 |
| JPS638126Y2 true JPS638126Y2 (ja) | 1988-03-10 |
Family
ID=30184924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5458183U Granted JPS59159948U (ja) | 1983-04-12 | 1983-04-12 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59159948U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770630B2 (ja) * | 1986-02-18 | 1995-07-31 | 松下電子工業株式会社 | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776854A (en) * | 1980-10-30 | 1982-05-14 | Nec Corp | Semiconductor device |
-
1983
- 1983-04-12 JP JP5458183U patent/JPS59159948U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776854A (en) * | 1980-10-30 | 1982-05-14 | Nec Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59159948U (ja) | 1984-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4800418A (en) | Integrated circuit with improved monitoring function by use of built-in elements | |
| US5550480A (en) | Method and means for controlling movement of a chuck in a test apparatus | |
| EP0202905A2 (en) | Semiconductor integrated circuit (IC) including circuit elements for evaluating the IC and means for testing the circuit elements | |
| US3762037A (en) | Method of testing for the operability of integrated semiconductor circuits having a plurality of separable circuits | |
| US5502399A (en) | Power semiconductor device with a gate withstand-voltage test terminal | |
| CA1213681A (en) | Monolithic microwave integrated circuit with pads for measuring dc characteristics | |
| US5006736A (en) | Control circuit for rapid gate discharge | |
| JPS638126Y2 (ja) | ||
| KR910019236A (ko) | 반도체장치 | |
| US6205162B1 (en) | Semiconductor laser device | |
| US5418383A (en) | Semiconductor device capable of previously evaluating characteristics of power output element | |
| US4153883A (en) | Electrically alterable amplifier configurations | |
| US3993934A (en) | Integrated circuit structure having a plurality of separable circuits | |
| US4558286A (en) | Symmetrical diode clamp | |
| JPS5743453A (en) | Integrated circuit | |
| JPH05190770A (ja) | 半導体装置 | |
| JP2643500B2 (ja) | インターフェイス回路 | |
| JPH0629394A (ja) | ラッチアップ検証装置 | |
| JPH0357314A (ja) | 半導体装置 | |
| JPS60160158A (ja) | 電流の過渡を抑止するモノリシツク回路にて使用する保護クランプ回路 | |
| JP2545815B2 (ja) | 半導体集積回路の良品・不良品判別方法 | |
| JPS6126160B2 (ja) | ||
| JP2589876B2 (ja) | 半導体集積回路装置 | |
| JPH04188643A (ja) | 半導体集積回路 | |
| JP2832994B2 (ja) | 半導体集積回路 |