JPH05190770A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05190770A JPH05190770A JP4002167A JP216792A JPH05190770A JP H05190770 A JPH05190770 A JP H05190770A JP 4002167 A JP4002167 A JP 4002167A JP 216792 A JP216792 A JP 216792A JP H05190770 A JPH05190770 A JP H05190770A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode
- electrodes
- semiconductor
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置に関し、半導体チップ
の電極と半導体チップの電極を電気的に接続する際、α
線の影響をほとんど受けることなく多ピン化することが
でき、素子信頼性を向上させることができる半導体装置
を提供することを目的とする。 【構成】 半導体チップに形成された電極と半導体チッ
プに形成された電極とが非接触で電気的に接続されてな
るように構成する。
の電極と半導体チップの電極を電気的に接続する際、α
線の影響をほとんど受けることなく多ピン化することが
でき、素子信頼性を向上させることができる半導体装置
を提供することを目的とする。 【構成】 半導体チップに形成された電極と半導体チッ
プに形成された電極とが非接触で電気的に接続されてな
るように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、半
導体集積回路における半導体チップと半導体チップを電
気的に接続する方法に適用することができ、特に、半導
体チップと半導体チップを電気的に接続する際、半田等
によるα線の悪影響をほとんどなくして素子の信頼性を
向上させることができる半導体装置に関する。
導体集積回路における半導体チップと半導体チップを電
気的に接続する方法に適用することができ、特に、半導
体チップと半導体チップを電気的に接続する際、半田等
によるα線の悪影響をほとんどなくして素子の信頼性を
向上させることができる半導体装置に関する。
【０００２】近年、半導体集積回路が高密度化するに伴
い、フリップチップの様に、半導体チップ同志を直接接
続する方法が開発されている。このため、チップ同志の
接続方法がより重要になっており、従来の公知技術の他
に新たなコンセプトに基づく方法も必要になってきてい
る。
い、フリップチップの様に、半導体チップ同志を直接接
続する方法が開発されている。このため、チップ同志の
接続方法がより重要になっており、従来の公知技術の他
に新たなコンセプトに基づく方法も必要になってきてい
る。
【０００３】
【従来の技術】従来、半導体チップ同志を電気的に接続
する半導体装置には、エリアバンプ法により形成された
ものが知られており、これは、半導体チップ全体に均等
に電極を配置するとともに、これに対応するように半導
体チップに電極を配置し、半導体チップの電極と半導体
チップの電極をＰｂ−Ｓｎ等の半田バンプを用いて結線
するというものである。
する半導体装置には、エリアバンプ法により形成された
ものが知られており、これは、半導体チップ全体に均等
に電極を配置するとともに、これに対応するように半導
体チップに電極を配置し、半導体チップの電極と半導体
チップの電極をＰｂ−Ｓｎ等の半田バンプを用いて結線
するというものである。
【０００４】
【発明が解決しようとする課題】上記したエリアバンプ
法により形成された従来の半導体装置では、半導体チッ
プ側の電極及び半導体チップ側の電極を半田を用いて直
接接合することにより結線する際、半導体チップ及び半
導体チップ共全体に均等に電極を配置しているため、半
田に含まれる放射性の不純物がα線を放出してしまい、
この放出されたα線が半導体回路に入射し、半導体回路
が誤動作する等、素子の信頼性が著しく低下してしまう
という問題があった。これは微細化される程顕著になる
傾向があり、電極の高密度化する際の弊害となってい
た。
法により形成された従来の半導体装置では、半導体チッ
プ側の電極及び半導体チップ側の電極を半田を用いて直
接接合することにより結線する際、半導体チップ及び半
導体チップ共全体に均等に電極を配置しているため、半
田に含まれる放射性の不純物がα線を放出してしまい、
この放出されたα線が半導体回路に入射し、半導体回路
が誤動作する等、素子の信頼性が著しく低下してしまう
という問題があった。これは微細化される程顕著になる
傾向があり、電極の高密度化する際の弊害となってい
た。
【０００５】そこで本発明は、半導体チップの電極と半
導体チップの電極を電気的に接続する際、α線の影響を
ほとんど受けることなく多電極化することができ、素子
信頼性を向上させることができる半導体装置を提供する
ことを目的としている。
導体チップの電極を電気的に接続する際、α線の影響を
ほとんど受けることなく多電極化することができ、素子
信頼性を向上させることができる半導体装置を提供する
ことを目的としている。
【０００６】
【課題を解決するための手段】本発明による半導体装置
は上記目的達成のため、半導体チップに形成された電極
と半導体チップに形成された電極とが非接触で電気的に
接続されてなるものである。本発明に係る半導体チップ
には、シリコン等の半導体、ＧａＡｓ、ＩｎＧａＡｓＰ
等の化合物半導体からなるものが挙げられる。
は上記目的達成のため、半導体チップに形成された電極
と半導体チップに形成された電極とが非接触で電気的に
接続されてなるものである。本発明に係る半導体チップ
には、シリコン等の半導体、ＧａＡｓ、ＩｎＧａＡｓＰ
等の化合物半導体からなるものが挙げられる。
【０００７】本発明において、シリコンで構成する際は
受光素子に適用させることができ、また、ＧａＡｓ等の
化合物半導体で構成する際は、受光素子及び発光素子両
方に適用させることができる。本発明においては、キャ
パシタに適用させることができ、この場合構成される半
導体の材質は問わない。そして、伝達できる信号は交流
／パルス信号に限られ、ＤＣでは伝達することはできな
い。
受光素子に適用させることができ、また、ＧａＡｓ等の
化合物半導体で構成する際は、受光素子及び発光素子両
方に適用させることができる。本発明においては、キャ
パシタに適用させることができ、この場合構成される半
導体の材質は問わない。そして、伝達できる信号は交流
／パルス信号に限られ、ＤＣでは伝達することはできな
い。
【０００８】
【作用】本発明では、後述する図１に示すように、半導
体チップ１上全体に略均等に電極２を形成するととも
に、これに対応するように半導体チップ３上全体に略均
等に電極４を形成し、半導体チップ１に形成された電極
２と半導体チップ３に形成された電極４とを非接触で電
気的に接続するようにしたため、従来のエリアバンプ法
によるバンプ電極を鍍金で形成する場合に比べると容易
に微細化加工することができ、多電極化することができ
る。しかも、半田ではなくＰドープポリシリコン又はＡ
ｓドープポリシリコンからなる電極２、４を用いて非接
触で電気的に接続するようにしたため、α線の影響をほ
とんど受けることなく電気的に接続することができる。
体チップ１上全体に略均等に電極２を形成するととも
に、これに対応するように半導体チップ３上全体に略均
等に電極４を形成し、半導体チップ１に形成された電極
２と半導体チップ３に形成された電極４とを非接触で電
気的に接続するようにしたため、従来のエリアバンプ法
によるバンプ電極を鍍金で形成する場合に比べると容易
に微細化加工することができ、多電極化することができ
る。しかも、半田ではなくＰドープポリシリコン又はＡ
ｓドープポリシリコンからなる電極２、４を用いて非接
触で電気的に接続するようにしたため、α線の影響をほ
とんど受けることなく電気的に接続することができる。
【０００９】
【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明の一実施例に則した半導体装置の構造を示す
断面概略図である。図１において、１はＳｉ等の半導体
チップであり、この半導体チップ１には略全面に均等に
Ｐドープポリシリコン等からなる 100μｍ角で膜厚 1μ
ｍ程度の電極２が形成されている。次いで、３は半導体
チップ１と 0.1mm間隔で離間するように配置されたＳｉ
等の半導体チップであり、この半導体チップ３には半導
体チップ１に形成された電極２と対応するように略全面
に均等にＰドープポリシリコン等からなる 100μｍ角で
膜厚 1μｍ程度の電極４が形成されている。そして、半
導体チップ１の電極２と半導体チップ３の電極４とは0.
1mm間隔で離間するするように非接触で電気的に接続さ
せるように配置されており、半導体チップ１と半導体チ
ップ３は半導体チップ１に形成されたＰドープポリシリ
コン電極と半導体チップ３に形成されたＰドープポリシ
リコン電極とをキャパシタの電極とすることにより接続
されている。そして、５は電源用入出力ピンであり、６
はコンデンサ回路部であり、半導体チップ３に形成され
たキャパシタ上部電極となる電極４と、半導体チップ１
に形成されたキャパシタ下部電極となる電極２と、電極
２、４間のエアー部の誘電体領域とから構成されてい
る。ここでは信号入出力用のみコンデンサ電極として用
いている。
１は本発明の一実施例に則した半導体装置の構造を示す
断面概略図である。図１において、１はＳｉ等の半導体
チップであり、この半導体チップ１には略全面に均等に
Ｐドープポリシリコン等からなる 100μｍ角で膜厚 1μ
ｍ程度の電極２が形成されている。次いで、３は半導体
チップ１と 0.1mm間隔で離間するように配置されたＳｉ
等の半導体チップであり、この半導体チップ３には半導
体チップ１に形成された電極２と対応するように略全面
に均等にＰドープポリシリコン等からなる 100μｍ角で
膜厚 1μｍ程度の電極４が形成されている。そして、半
導体チップ１の電極２と半導体チップ３の電極４とは0.
1mm間隔で離間するするように非接触で電気的に接続さ
せるように配置されており、半導体チップ１と半導体チ
ップ３は半導体チップ１に形成されたＰドープポリシリ
コン電極と半導体チップ３に形成されたＰドープポリシ
リコン電極とをキャパシタの電極とすることにより接続
されている。そして、５は電源用入出力ピンであり、６
はコンデンサ回路部であり、半導体チップ３に形成され
たキャパシタ上部電極となる電極４と、半導体チップ１
に形成されたキャパシタ下部電極となる電極２と、電極
２、４間のエアー部の誘電体領域とから構成されてい
る。ここでは信号入出力用のみコンデンサ電極として用
いている。
【００１０】次に、図２は本発明の一実施例に則した半
導体チップ１から半導体チップ３に信号を伝える方法を
説明する図である。図２において、図１と同一符号は同
一または相当部分を示す。本実施例では、図２に示すよ
うに、スイッチが入った瞬間から電流を流すことがで
き、例えば電極２、４間に５Ｖ印加すると、10μＡ程度
の電流で１ｎ秒程度のパルス信号を半導体チップ１から
半導体チップ３に伝達することができる。ここでは、コ
ンデンサが完全にチャージされていなければ、スイッチ
が入っている限り電流は次第に小さくなるが、流し続け
ることができる。
導体チップ１から半導体チップ３に信号を伝える方法を
説明する図である。図２において、図１と同一符号は同
一または相当部分を示す。本実施例では、図２に示すよ
うに、スイッチが入った瞬間から電流を流すことがで
き、例えば電極２、４間に５Ｖ印加すると、10μＡ程度
の電流で１ｎ秒程度のパルス信号を半導体チップ１から
半導体チップ３に伝達することができる。ここでは、コ
ンデンサが完全にチャージされていなければ、スイッチ
が入っている限り電流は次第に小さくなるが、流し続け
ることができる。
【００１１】このように、コンデンサにより電気的な接
続を保ち、これに印加する電圧を適宜変化させることに
より、コンデンサ回路に流れる電流のＯＮ／ＯＦＦの制
御を行い、このスイッチングで外部との信号のやりとり
を行う。このように本実施例では、半導体チップ１上全
体に略均等に電極２を形成するとともに、これに対応す
るように半導体チップ３上全体に略均等に電極４を形成
し、半導体チップ１に形成された電極２と半導体チップ
３に形成された電極４とを非接触で電気的に接続するよ
うにしたため、従来のエリアバンプ法によるバンプ電極
を鍍金で形成する場合に比べると容易に微細化加工する
ことができ、多電極化することができる。従来のエリア
バンプ法の場合では電極数が2000本しか多電極化するこ
とができなかったものが、本実施例では2500本と従来の
場合よりも更に多電極化することができる。しかも、半
田ではなくＰドープポリシリコンからなる電極２、４を
用いて非接触で電気的に接続するようにしたため、α線
の影響をほとんど受けることなく接続することができ
る。従って、素子信頼性を向上させることができる。
続を保ち、これに印加する電圧を適宜変化させることに
より、コンデンサ回路に流れる電流のＯＮ／ＯＦＦの制
御を行い、このスイッチングで外部との信号のやりとり
を行う。このように本実施例では、半導体チップ１上全
体に略均等に電極２を形成するとともに、これに対応す
るように半導体チップ３上全体に略均等に電極４を形成
し、半導体チップ１に形成された電極２と半導体チップ
３に形成された電極４とを非接触で電気的に接続するよ
うにしたため、従来のエリアバンプ法によるバンプ電極
を鍍金で形成する場合に比べると容易に微細化加工する
ことができ、多電極化することができる。従来のエリア
バンプ法の場合では電極数が2000本しか多電極化するこ
とができなかったものが、本実施例では2500本と従来の
場合よりも更に多電極化することができる。しかも、半
田ではなくＰドープポリシリコンからなる電極２、４を
用いて非接触で電気的に接続するようにしたため、α線
の影響をほとんど受けることなく接続することができ
る。従って、素子信頼性を向上させることができる。
【００１２】なお、上記実施例では、コンデンサを構成
し、コンデンサ回路に流れる電流のＯＮ／ＯＦＦ制御を
行ってスイッチングで外部との信号のやりとりを行う場
合について説明したが、本発明はこれに限定されるもの
ではなく、例えばフォトダイオードで構成し、フォトダ
イオードに電流を流してフォトンを放出させ、このフォ
トンを対向するフォトダイオードでディテクトしこれを
電流に交換し、次いで、フォトダイオード回路に流れる
電流をＯＮ／ＯＦＦすることで外部との信号のやりとり
をする場合であってもよい。
し、コンデンサ回路に流れる電流のＯＮ／ＯＦＦ制御を
行ってスイッチングで外部との信号のやりとりを行う場
合について説明したが、本発明はこれに限定されるもの
ではなく、例えばフォトダイオードで構成し、フォトダ
イオードに電流を流してフォトンを放出させ、このフォ
トンを対向するフォトダイオードでディテクトしこれを
電流に交換し、次いで、フォトダイオード回路に流れる
電流をＯＮ／ＯＦＦすることで外部との信号のやりとり
をする場合であってもよい。
【００１３】
【発明の効果】本発明によれば、半導体チップの電極と
半導体チップの電極を電気的に接続する際、α線の影響
をほとんど受けることなく多電極化することができ、素
子信頼性を向上させることができるという効果がある。
半導体チップの電極を電気的に接続する際、α線の影響
をほとんど受けることなく多電極化することができ、素
子信頼性を向上させることができるという効果がある。
【図１】本発明の一実施例に則した半導体装置の構造を
示す断面概略図である。
示す断面概略図である。
【図２】本発明の一実施例に則した半導体チップから半
導体チップに信号を伝える方法を説明する図である。
導体チップに信号を伝える方法を説明する図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18
Claims (2)
- 【請求項１】 半導体チップに形成された電極と半導体
チップに形成された電極とが非接触で電気的に接続され
てなることを特徴とする半導体装置。 - 【請求項２】 前記半導体チップ及び前記半導体チップ
上全体に略均等に前記電極が形成されてなることを特徴
とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4002167A JPH05190770A (ja) | 1992-01-09 | 1992-01-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4002167A JPH05190770A (ja) | 1992-01-09 | 1992-01-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190770A true JPH05190770A (ja) | 1993-07-30 |
Family
ID=11521810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4002167A Withdrawn JPH05190770A (ja) | 1992-01-09 | 1992-01-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190770A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093999A (ja) * | 2003-09-05 | 2005-04-07 | Sun Microsyst Inc | 電気的にアライメントされた向上した近接性通信 |
| JP2005535116A (ja) * | 2002-07-29 | 2005-11-17 | サン・マイクロシステムズ・インコーポレイテッド | 容量的結合チップパッドを電気的にアラインメントするための方法および装置 |
| JP2006121076A (ja) * | 2004-10-22 | 2006-05-11 | Sun Microsyst Inc | 対面するチップ間の容量性通信を助長するためのインターポーザの使用法 |
| WO2008111409A1 (ja) * | 2007-03-09 | 2008-09-18 | Nec Corporation | 半導体チップ及び半導体装置 |
| JP2009259898A (ja) * | 2008-04-14 | 2009-11-05 | Denso Corp | 半導体装置およびその製造方法 |
| JP2010516057A (ja) * | 2007-01-11 | 2010-05-13 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 多層デバイスの層の容量結合 |
-
1992
- 1992-01-09 JP JP4002167A patent/JPH05190770A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005535116A (ja) * | 2002-07-29 | 2005-11-17 | サン・マイクロシステムズ・インコーポレイテッド | 容量的結合チップパッドを電気的にアラインメントするための方法および装置 |
| JP2005093999A (ja) * | 2003-09-05 | 2005-04-07 | Sun Microsyst Inc | 電気的にアライメントされた向上した近接性通信 |
| JP2006121076A (ja) * | 2004-10-22 | 2006-05-11 | Sun Microsyst Inc | 対面するチップ間の容量性通信を助長するためのインターポーザの使用法 |
| JP2010516057A (ja) * | 2007-01-11 | 2010-05-13 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 多層デバイスの層の容量結合 |
| KR101409309B1 (ko) * | 2007-01-11 | 2014-06-18 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 다중층 디바이스의 용량성 결합층들 |
| WO2008111409A1 (ja) * | 2007-03-09 | 2008-09-18 | Nec Corporation | 半導体チップ及び半導体装置 |
| US7990747B2 (en) | 2007-03-09 | 2011-08-02 | Nec Corporation | Semiconductor chip and semiconductor device |
| JP2009259898A (ja) * | 2008-04-14 | 2009-11-05 | Denso Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6060772A (en) | Power semiconductor module with a plurality of semiconductor chips | |
| KR930006870A (ko) | 플립-칩 (Flip-Chip) 장착 방법을 위한 반도체 패키지 | |
| US6008527A (en) | Diode device | |
| JPH08111497A (ja) | 樹脂封止型半導体装置 | |
| USRE37982E1 (en) | Method for preventing electrostatic discharge failure in an integrated circuit package | |
| JPH05190770A (ja) | 半導体装置 | |
| US6015723A (en) | Lead frame bonding distribution methods | |
| US4864373A (en) | Semiconductor circuit device with voltage clamp | |
| JPH0315852B2 (ja) | ||
| JPS5571030A (en) | Mounting system for semiconductor device | |
| US5345094A (en) | Light triggered triac device and method of driving the same | |
| US6201263B1 (en) | Semiconductor device | |
| US4757367A (en) | Light triggered semiconductor device with detachable auxiliary thyrister | |
| JP2740435B2 (ja) | 固体リレー | |
| US6404060B1 (en) | Semiconductor device having a chip-on-chip structure | |
| JPH03105968A (ja) | 集積回路装置 | |
| JP2754969B2 (ja) | バンプ形成領域を有する半導体装置 | |
| JPH02119171A (ja) | 半導体集積回路装置 | |
| EP0395862A2 (en) | Semiconductor device comprising a lead member | |
| JPH0360050A (ja) | 半導体装置 | |
| JPH04162682A (ja) | 複合ダイオード | |
| JPS63104434A (ja) | 半導体装置 | |
| JPH1084073A (ja) | 半導体装置 | |
| JP2592691B2 (ja) | 集積回路素子 | |
| JPH06268247A (ja) | 光結合型半導体リレー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |