JP2754969B2 - バンプ形成領域を有する半導体装置 - Google Patents
バンプ形成領域を有する半導体装置Info
- Publication number
- JP2754969B2 JP2754969B2 JP3226764A JP22676491A JP2754969B2 JP 2754969 B2 JP2754969 B2 JP 2754969B2 JP 3226764 A JP3226764 A JP 3226764A JP 22676491 A JP22676491 A JP 22676491A JP 2754969 B2 JP2754969 B2 JP 2754969B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- electrode
- bump formation
- formation region
- substrate contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明はバンプ形成領域を有する
半導体装置に関する。
半導体装置に関する。
【０００２】
【従来の技術】例えばハイブリッド型赤外線センサは、
半導体基板上に赤外線検出素子が配設された光電変換用
半導体チップと、これの出力信号を処理するための信号
処理回路が形成されたシリコンＩＣ半導体チップとを組
み合わせることにより製造されている。このような半導
体チップを電気的及び機械的に接続する場合には、通
常、双方の半導体チップにインジウム等の軟質金属から
なる突起状のバンプ電極を形成し、このバンプ電極を相
互に目合わせして熱圧着する方法がある。
半導体基板上に赤外線検出素子が配設された光電変換用
半導体チップと、これの出力信号を処理するための信号
処理回路が形成されたシリコンＩＣ半導体チップとを組
み合わせることにより製造されている。このような半導
体チップを電気的及び機械的に接続する場合には、通
常、双方の半導体チップにインジウム等の軟質金属から
なる突起状のバンプ電極を形成し、このバンプ電極を相
互に目合わせして熱圧着する方法がある。
【０００３】図２は従来のバンプ形成領域を有する半導
体装置の側断面図である。同図において、信号入力部１
３のバンプ形成領域１１は、ｎ+ 拡散層３上に設けられ
た信号入力電極６と接続され、基板コンタクト部１５の
バンプ形成領域１１は、Ｐ+ 拡散層４上に設けられた基
板コンタクト電極８と接続されている。
体装置の側断面図である。同図において、信号入力部１
３のバンプ形成領域１１は、ｎ+ 拡散層３上に設けられ
た信号入力電極６と接続され、基板コンタクト部１５の
バンプ形成領域１１は、Ｐ+ 拡散層４上に設けられた基
板コンタクト電極８と接続されている。
【０００４】このようなバンプ形成領域１１にバンプ電
極を形成する方法としては、次の２つの方式が一般的で
ある。第１は、半導体装置の表面に真空蒸着法によりメ
ッキ下地金属を設け、バンプ形成領域１１を含む領域に
開口部を有するフォトレジスト膜を形成し、メッキ下地
金属からメッキ電流を供給し、開口部内の金属膜上にイ
ンジウムなどの軟質金属をバンプ電極として積層形成し
た後バンプ電極をマスクとするエッチングによってメッ
キ下地金属膜を選択的に除去して各素子間を電気的に切
り離し、バンプ電極を形成する方法である。第２は、ま
ず基板コンタクト部のバンプ形成領域を含む領域に開口
部を有するフォトレジスト膜を形成し、メッキ下地金属
を真空蒸着した後、フォトレジスト膜を除去する。次
に、メッキ下地金属上の領域に開口部を有するフォトレ
ジスト膜を形成し、基板コネクタ電極よりメッキ電流を
供給し、メッキ下地金属上の開口部にインジウムなどの
軟質金属をバンプ電極として積層した後フォトレジスト
を除去する。基板コンタクト部に行った工程と同じ工程
を信号入力部に実施し、信号入力部のバンプ形成領域に
バンプ電極を形成する。ただし、メッキ電流は基板コネ
クタ電極から半導体基板を通し供給されるが、信号入力
部のＰｎ接合は電気的に非導通の方向で構成されている
ため外部より光を照射し、電流が流れるようにする必要
がある。
極を形成する方法としては、次の２つの方式が一般的で
ある。第１は、半導体装置の表面に真空蒸着法によりメ
ッキ下地金属を設け、バンプ形成領域１１を含む領域に
開口部を有するフォトレジスト膜を形成し、メッキ下地
金属からメッキ電流を供給し、開口部内の金属膜上にイ
ンジウムなどの軟質金属をバンプ電極として積層形成し
た後バンプ電極をマスクとするエッチングによってメッ
キ下地金属膜を選択的に除去して各素子間を電気的に切
り離し、バンプ電極を形成する方法である。第２は、ま
ず基板コンタクト部のバンプ形成領域を含む領域に開口
部を有するフォトレジスト膜を形成し、メッキ下地金属
を真空蒸着した後、フォトレジスト膜を除去する。次
に、メッキ下地金属上の領域に開口部を有するフォトレ
ジスト膜を形成し、基板コネクタ電極よりメッキ電流を
供給し、メッキ下地金属上の開口部にインジウムなどの
軟質金属をバンプ電極として積層した後フォトレジスト
を除去する。基板コンタクト部に行った工程と同じ工程
を信号入力部に実施し、信号入力部のバンプ形成領域に
バンプ電極を形成する。ただし、メッキ電流は基板コネ
クタ電極から半導体基板を通し供給されるが、信号入力
部のＰｎ接合は電気的に非導通の方向で構成されている
ため外部より光を照射し、電流が流れるようにする必要
がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来のバンプ形成領域を有する半導体装置のバンプ形
成には、以下のような問題点がある。
た従来のバンプ形成領域を有する半導体装置のバンプ形
成には、以下のような問題点がある。
【０００６】上述の第１のバンプ電極形成方式では、メ
ッキ下地金属をエッチングする際にバンプ電極自体もエ
ッチングされ、バンプ電極の直下域のメッキ下地金属膜
がその周囲から侵食されてバンプ電極の接続強度が低下
する。さらに表面保護膜も若干エッチングされ、半導体
装置の素子特性が劣化してしまう。
ッキ下地金属をエッチングする際にバンプ電極自体もエ
ッチングされ、バンプ電極の直下域のメッキ下地金属膜
がその周囲から侵食されてバンプ電極の接続強度が低下
する。さらに表面保護膜も若干エッチングされ、半導体
装置の素子特性が劣化してしまう。
【０００７】また、上述の第２のバンプ電極形成方式で
は、信号入力部と基板コンタクト部のバンプ形成を別々
の工程で行う必要があり、時間がかかる上に、信号入力
部と基板コンタクト部とで同じ高さ、同じ形状のバンプ
電極を形成することは極めて困難である。
は、信号入力部と基板コンタクト部のバンプ形成を別々
の工程で行う必要があり、時間がかかる上に、信号入力
部と基板コンタクト部とで同じ高さ、同じ形状のバンプ
電極を形成することは極めて困難である。
【０００８】以上のように従来の半導体装置上のバンプ
電極を形成すると、工程が複雑となり時間がかかり、信
頼性が低下するという問題点がある。
電極を形成すると、工程が複雑となり時間がかかり、信
頼性が低下するという問題点がある。
【０００９】本発明の目的は、かかる問題点を解消し、
バンプ形成工程を簡素化し、従来よりも迅速にかつ信頼
性の高いバンプ電極を形成することができるバンプ形成
領域を有する半導体装置を提供することにある。
バンプ形成工程を簡素化し、従来よりも迅速にかつ信頼
性の高いバンプ電極を形成することができるバンプ形成
領域を有する半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
集積回路が形成された半導体基板上に、信号入力部の信
号入力電極に接続されＮ型ウェルのＰ+ 拡散層上に設け
られた第１のバンプ形成領域と、基板コンタクト用バン
プ形成部の基板コンタクト用バンプ電極に接続されＮ型
ウェルＰ+ 拡散層上に設けられた第２のバンプ形成領域
と前記基板コンタクト用バンプ電極に接続された第１の
ボンディング領域と、基板コンタクト部のＰ+ 拡散層上
に設けられた基板コンタクト電極に接続された第２のボ
ンディング領域とを形成してある。
集積回路が形成された半導体基板上に、信号入力部の信
号入力電極に接続されＮ型ウェルのＰ+ 拡散層上に設け
られた第１のバンプ形成領域と、基板コンタクト用バン
プ形成部の基板コンタクト用バンプ電極に接続されＮ型
ウェルＰ+ 拡散層上に設けられた第２のバンプ形成領域
と前記基板コンタクト用バンプ電極に接続された第１の
ボンディング領域と、基板コンタクト部のＰ+ 拡散層上
に設けられた基板コンタクト電極に接続された第２のボ
ンディング領域とを形成してある。
【００１１】
【実施例】図１は本発明の一実施例の側断面図である。
同図において、半導体基板１上には、信号入力電極６に
接続されＮ型ウェル２のＰ+ 拡散層４上に設けられたバ
ンプ形成領域１１とｎ+ 拡散層３と、ゲート電極９とか
らなる信号入力部１３と、基板コンタクト用バンプ電極
７に接続されＮ型ウェル２のＰ+ 拡散層４上に設けられ
たバンプ形成領域１１と、基板コンタクト用バンプ電極
７に接続されたボンディング領域１２とからなる基板コ
ンタクト用バンプ形成部１４と、半導体基板１上のＰ+
拡散層４上に設けられた基板コンタクト電極８に接続さ
れたボンディング領域１２を有する基板コンタクト部１
５とが形成されている。
同図において、半導体基板１上には、信号入力電極６に
接続されＮ型ウェル２のＰ+ 拡散層４上に設けられたバ
ンプ形成領域１１とｎ+ 拡散層３と、ゲート電極９とか
らなる信号入力部１３と、基板コンタクト用バンプ電極
７に接続されＮ型ウェル２のＰ+ 拡散層４上に設けられ
たバンプ形成領域１１と、基板コンタクト用バンプ電極
７に接続されたボンディング領域１２とからなる基板コ
ンタクト用バンプ形成部１４と、半導体基板１上のＰ+
拡散層４上に設けられた基板コンタクト電極８に接続さ
れたボンディング領域１２を有する基板コンタクト部１
５とが形成されている。
【００１２】このように構成することにより、信号入力
部１３と基板コンタクト用バンプ形成部１４とのバンプ
形成領域１１を含む領域に開口部を有するフォトレジス
ト膜を形成し、メッキ下地金属を真空蒸着した後、フォ
トレジストを除去し、バンプ形成領域１１上に残ったメ
ッキ下地金属上の領域に開口部を有するフォトレジスト
膜を形成し、基板コネクタ電極８から半導体基板１とＮ
型ウェル２とで形成される電気的逆方向のＰｎ接合に光
を照射し導通状態としてメッキ電流を供給し、バンプ形
成領域１１上のメッキ下地金属膜上の開口部にインジウ
ムなど軟質金属をバンプ電極として積層させた後、フォ
トレジストを除去し、信号入力部１３と基板コンタクト
用バンプ形成部１４とのバンプ形成領域１１に同時にバ
ンプ電極を形成させることができる。これにより、バン
プ形成工程を簡素化でき従来よりも迅速にかつ信頼性の
高いバンプ電極を形成することができる。
部１３と基板コンタクト用バンプ形成部１４とのバンプ
形成領域１１を含む領域に開口部を有するフォトレジス
ト膜を形成し、メッキ下地金属を真空蒸着した後、フォ
トレジストを除去し、バンプ形成領域１１上に残ったメ
ッキ下地金属上の領域に開口部を有するフォトレジスト
膜を形成し、基板コネクタ電極８から半導体基板１とＮ
型ウェル２とで形成される電気的逆方向のＰｎ接合に光
を照射し導通状態としてメッキ電流を供給し、バンプ形
成領域１１上のメッキ下地金属膜上の開口部にインジウ
ムなど軟質金属をバンプ電極として積層させた後、フォ
トレジストを除去し、信号入力部１３と基板コンタクト
用バンプ形成部１４とのバンプ形成領域１１に同時にバ
ンプ電極を形成させることができる。これにより、バン
プ形成工程を簡素化でき従来よりも迅速にかつ信頼性の
高いバンプ電極を形成することができる。
【００１３】また、信号入力部１１と基板コンタクト用
バンプ形成部１４とのバンプ形成領域１１とＮ型ウェル
２の形状および寸法を同一にすることにより、半導体装
置上に形成されるバンプ電極をすべて同じ高さ、同じ形
状で形成することがが容易にできる。
バンプ形成部１４とのバンプ形成領域１１とＮ型ウェル
２の形状および寸法を同一にすることにより、半導体装
置上に形成されるバンプ電極をすべて同じ高さ、同じ形
状で形成することがが容易にできる。
【００１４】このようにバンプ電極を形成した後、基板
コンタクト用バンプ形成部のボンディング領域１２とを
ボンディングにより接合することにより基板コンタクト
用のバンプ電極が完成する。
コンタクト用バンプ形成部のボンディング領域１２とを
ボンディングにより接合することにより基板コンタクト
用のバンプ電極が完成する。
【００１５】
【発明の効果】以上説明したように本発明によれば、信
号入力部及び基板コンタクト用バンプ形成部のバンプ形
成領域の直下域にＮ型ウェルとＰ+ 拡散層を設けて半導
体基板に接続し、Ｎ型ウェルと半導体基板で形成される
電気的に逆方向のＰｎ接合に光を照射し導通状態として
基板コンタクト電極からメッキ電流を供給できる構造と
することにより、半導体装置上のすべてのバンプ形成領
域に容易に、迅速に、信頼性の高いバンプ電極を形成さ
せることができる。
号入力部及び基板コンタクト用バンプ形成部のバンプ形
成領域の直下域にＮ型ウェルとＰ+ 拡散層を設けて半導
体基板に接続し、Ｎ型ウェルと半導体基板で形成される
電気的に逆方向のＰｎ接合に光を照射し導通状態として
基板コンタクト電極からメッキ電流を供給できる構造と
することにより、半導体装置上のすべてのバンプ形成領
域に容易に、迅速に、信頼性の高いバンプ電極を形成さ
せることができる。
【００１６】さらにバンプ形成領域とＮ型ウェルとの形
状および寸法を同一にしておけば、半導体装置上に形成
されるバンプ電極は高さ、形状とも均一の信頼性の高い
ものを形成することができる。
状および寸法を同一にしておけば、半導体装置上に形成
されるバンプ電極は高さ、形状とも均一の信頼性の高い
ものを形成することができる。
【図１】本発明の実施例の側断面図。
【図２】従来のバンプ形成領域を有する半導体装置の側
断面図。
断面図。
【符号の説明】 １ 半導体基板 ２ Ｎ型ウェル ３ ｎ+ 拡散層 ４ Ｐ+ 拡散層 ５ 絶縁膜 ６ 信号入力電極 ７ ゲート電極 ８ 基板コンタクト電極 ９ ゲート電極 １０ 表面保護膜 １１ バンプ形成領域 １２ ボンディング領域 １３ 信号入力部 １４ 基板コンタクト用バンプ形成部 １５ 基板コンタクト部
Claims (1)
- 【請求項１】 集積回路が形成された半導体基板上に、
信号入力部の信号入力電極に接続されＮ型ウェルのＰ+
拡散層上に設けられた第１のバンプ形成領域と、基板コ
ンタクト用バンプ形成部の基板コンタクト用バンプ電極
に接続されＮ型ウェルＰ+ 拡散層上に設けられた第２の
バンプ形成領域と前記基板コンタクト用バンプ電極に接
続された第１のボンディング領域と、基板コンタクト部
のＰ+ 拡散層上に設けられた基板コンタクト電極に接続
された第２のボンディング領域とを形成してあることを
特徴とするバンプ形成領域を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3226764A JP2754969B2 (ja) | 1991-09-06 | 1991-09-06 | バンプ形成領域を有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3226764A JP2754969B2 (ja) | 1991-09-06 | 1991-09-06 | バンプ形成領域を有する半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567619A JPH0567619A (ja) | 1993-03-19 |
| JP2754969B2 true JP2754969B2 (ja) | 1998-05-20 |
Family
ID=16850252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3226764A Expired - Lifetime JP2754969B2 (ja) | 1991-09-06 | 1991-09-06 | バンプ形成領域を有する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754969B2 (ja) |
-
1991
- 1991-09-06 JP JP3226764A patent/JP2754969B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0567619A (ja) | 1993-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0197089B1 (en) | Wafer-scale-integrated assembly | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| US7271466B2 (en) | Semiconductor device with sidewall wiring | |
| CN100593232C (zh) | 制造倒装芯片器件的结构和方法 | |
| US7446307B2 (en) | Sensor semiconductor device and fabrication method of the sensor semiconductor device | |
| JPH09330934A (ja) | 半導体装置及びその製造方法 | |
| US6008527A (en) | Diode device | |
| US3965568A (en) | Process for fabrication and assembly of semiconductor devices | |
| US5753537A (en) | Method of manufacturing a semiconductor device for surface mounting | |
| US7105910B2 (en) | Semiconductor device having SOI construction | |
| JPS59121871A (ja) | 半導体装置 | |
| KR20080037681A (ko) | 반도체 칩 및 그 제조 방법 및 반도체 장치 | |
| CN105023931A (zh) | 一种背照式影像芯片模组结构及其制作方法 | |
| US7247949B2 (en) | Semiconductor device with stacked chips | |
| US3371148A (en) | Semiconductor device package and method of assembly therefor | |
| US6153921A (en) | Diode device | |
| JP2005520346A (ja) | 画素センサーのアレーとその製造方法 | |
| JP2754969B2 (ja) | バンプ形成領域を有する半導体装置 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| US4672415A (en) | Power thyristor on a substrate | |
| CN211088245U (zh) | 电子器件和半导体封装 | |
| US4025793A (en) | Radiation detector with improved electrical interconnections | |
| JPH02170434A (ja) | バンプ電極を備える半導体集積回路装置 | |
| JP2886909B2 (ja) | 半導体集積回路装置 | |
| CN117012789A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980203 |