JPS60160158A - 電流の過渡を抑止するモノリシツク回路にて使用する保護クランプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明は、モノリシック集積回路で使用される保護回路
に関する。より詳細には、本発明は、＠フローテングエ
ビタキシャル・タブの中に拡散抵抗を含むモノリシック
回路において形成され５る寄生シリコン制御整流素子（
８０Ｒ）のターン・オンを抑止する保護回路に関する。

絶縁分離エピタキシャル領域、即ち１フローテングエビ
タキシヤル・タブに配置された拡散抵抗な利用する集積
回路（ＩＣ’ｓ）がある。例えば、そのようなＩＣの１
例は、第１図の概略的に図示さｎるモトローラ社ＴｊＩ
！ＭＣ１４８９ライン・レシーバである。ＭＣ１４８９
は、ＩＣの外部ビン間でその内部六方トランジスタのベ
ースに結合される入力抵抗を具える。この抵抗は、ＩＣ
のエピタキシャル層の分離領域内に拡散され、ＩＣのエ
ピタキシャル層は、周知のように拡散アイランド（ｉｓ
ムｎｄ）の使用により他のエピタキシャル領域又はタブ
と分離され、それにより、エピタキシャル・タブにプレ
オーミック接触なしでエピタキシャル・タブを形成する
（以後フローテング・エビ・アイラントド呼ぶ）。

一般にＩＣの基板は、１個の分離領域を介して追加の外
部ビンに接続され、■ｃの正常の使用のあいだは接地さ
れることを予定している。同様にＩＣに対する動作電位
は、ＩＣのもう１つの分離エピタキシャル・タブ接続さ
れる。

普通の場合、ｒｃ製造業者は、最終パッケージ組立の後
に、ＩＣが電気的仕様に合致するかゼ確かめるため、Ｉ
Ｃの評価をする。その試験は、試験六方信号及び電源電
圧をそこに連続的に供給させる１ホツトソケツト”にＩ
Ｃを挿入したり、取りはずすことを含む。前述したよう
に、　ＩＣの基板は、起り得ることではあるが、接地さ
れていない場合、ＩＣをホット・ソケットに挿入または
取りはず′す間に。

ＩＣを故障させ、または、破壊させる故障モードが発生
することが見出されている。この故障モードは、抵抗が
形成されるフローテング・エピタキシャル・タブに関係
する寄性ＳＣＲから生ずるものである。観測される大電
流スパイクは、なかんずくＩＣ上の金属接続通路を蒸発
させることにより　ＩＣを実際に破壊する寄生ＳＣＲに
より発生させる。それ故に、前述した電流の過渡（ｔｒ
ａｎａｌｅｎｔ　）を抑止するかまたは、少なくとも厳
しく制限する保護回路に対する必要性が存在する。

発明の要約 したが・りて１本発明の目的は、モノリシック回路に使
用するショットキ・ダイオード保護回路を提供すること
である。

本発明の他の目的は、ショットキ・ダイオード保護回路
を有するモノリシック・ライン・レシーバを提供するこ
とである。

本発明の更に他の目的は、モノリシック回路において寄
生ＳＣＲのターンオンを抑止する回路を提供することで
ある。

前述の及び他の目的にもとづき、モノリシック集積回路
が具えられており、モノリシック集積回路は、基板及び
基板上に形成された多数の分離エピタキシャル・タブ、
１つのエピタキシャル・タブに形成され入力と第２エピ
タキシヤル・タブ間に接続された抵抗、供給動作電圧に
接触される第６分離エピタキシャル・タブを含み、集積
回路は、第１シヨツトキ・ダイオードを前記第１タブに
形成させ、第２シヨツトキ・ダイオードを前記第２タブ
に形成させ、それにより前記第１及び第２エピタキシヤ
ル・タブ間に形成される寄生シリコン制御整流素子は、
基板が接地されず、他方、入力信号及び動作電圧がモノ
リシック集積回路に供給されている場合、ターンオンを
抑止するようにクランプされる集積回路である。

好ましい実施例の詳細説明 第１及び２図は、典型的なモノリシック集積回路１０を
示すもので、それは、あ゛る動作条件のもとで集積回路
を損傷し、または破壊までもする寄生シリコン制御整流
素子（８０Ｒ）構造１２（点線で図示）を内部に形成さ
せることにより損害を受ける。

説明の目的で１回路１！２はモトローラ社ＭＣ１４８９
ライン・レシーバにより例示される。このライン・レシ
ーバは、　ＥＩＡ標準番号Ｒ８−２３２０の仕様書に適
合しデータ端子装置をデータ通信装置とインタフェース
するよう設計されている。この応用ではライン・レシー
バは、大きさが正と負２５ボルトの間の入力電圧を外部
ビン１４において検出する。正常な応用では、ＩＣの基
板は、理解されるように外部ビン１６を介して接地され
、ＩＣは９代表的な５ボルトの動作電位ｖｃｃを供給さ
れる。ライン・レシーバ１０は、６個の増幅器段１８　
、２０　、２２を含み、第２中間段２０から抵抗２４を
介し入力段１８までの内部帰還を有する。３個の増幅器
段層、よ、夫々トランジスタ２６　、２８　、５０及び
抵抗３２　、３４゜′５６を含む。端子１４１ζ加えら
れた入力電圧に応答して、対応する出力信号は出力端子
５８に供給される。抵抗４０は入力１４とトランジスタ
２６の′ベースの間Ｖこ結付され、エビ電位が抵抗に加
えられた最大の正電位より多くても１φだけ低い電位で
”フロート”するフローテング・エビ・アイランドの中
に配置される。但しφはダイオード電圧降下である。抵
抗４２及びダイオード４４は、夫々トランジスタ２６の
バイアス及びクランプ機能を与える。

前述した通り、基板が接地されていない時には。

ＩＣ１０の試験中に１重大な電流過渡問題が発生するで
あろう。この問題が起こるのな理解するため。

ＩＣ１０の断面図が第２図に図示される。図示の通り、
ＩＣ１０は、第１の即ち、Ｐ形半導体材料で形成される
基板５０を具える。次に、エピタキシャル層即ち、エビ
層５２が基板５０の上に形成される。

このエビ層は、第２の即ちＮ形半導体材料である。

そこに選択的な開口を形成させている誘電体層５４は、
エビ層５２の上面に配置される。また、この製造工程の
間、Ｎ＋＋半導体材料の埋込み層５６及び５Ｂが、エビ
層５２と基板５００間に形成される。製造中に、Ｐ分離
領域が、公知のように互に異なるエビ領域またはタブを
分離するように、エビ層を介して選択的に形成される。

例えば９分離領域６０及び６２は、エビ層５２内に分離
したエビ・タブ６４及び追加のタブ６６を与える。次に
、抵抗４０は、分離タブ６４の中にＰ影領域６Ｂにより
形成され。

Ｐ＋形領領域７０７２の間に配置される。導電金属層が
誘電体層５４の上に選択的に蒸着され、必要とす、る回
路接続な形成する。入力端子１４は、それによりＰ＋領
域７２を介し抵抗４０に接続された金属層７４を含む金
属通路に接続される。同様に抵抗４０（領域６Ｂ）の遠
端は、Ｐ＋領域７０及び金属層７６を介して端子ｖ１に
示されるようにトランジスタ２６０ベースに接続される
。トランジスタ２６はトランジスタ２８及び５０と同様
に、公知の普通の方法でエビ層５２に形成される。外部
電源電圧は、層７８のような金属通路を介して供給され
る。基板５０は、適当な金属通路を介して普通の使用で
Ｉよ接地される外部ビン１６に接続される。図示のごと
く。

Ｐ十分離領域６２は、金属層８０を介してピン１６に接
触され、基板５０をビンに接続させるか又は、いかなる
同様なＰ分離領域を介しても基板は接続可能であり、こ
の接続を与えることができよ５゜鹸接点８２を介しｖｃ
ｃに接触される外に９分離エビ・タブ６６は、理解され
るように１個またその以上の回路素子を含むことが可能
である。ＩＣｌ０を製造する製造段階及び工程は、当業
技術者にとっては普通の方法であり、知られている。

第２図において明らかなように、寄生ＳＣＲ１２は、抵
抗４０（Ｐ領域６Ｂ　、　７０　、及び７２からなる）
。

Ｎエビ領域６４．Ｐ基板５０．及びＮエビ領域６６を含
む拡散層により形成される。普通の回路動作では、基板
５０は接地に接続さｎ、この寄生ＳＣＲをターンオン出
来る機構はなにも具えていない。かくして基板５０の接
地により、５ＣＲ１２の寄生トランジス、り４６（第１
図）は、オフの状態に保たれる。

それ故、トランジスタ４６も４日も、　ＩＣ１００回路
動作に影響しない。しかし基板５０が接地されないと、
ＩＣｌ０がホット・ソケット、即ちＶ（１６及び入力信
号が供給されるソケットに挿入され、または、取りはず
゛される間に起ることが可能であるように、トランジス
タ４６は、もは・Ｐ、オフ状態であるとは保証されない
。

例えば、若し、入力１４に加えられたＶＩＮがＶＣＣよ
り大であるとすれば、これは場合によってはそうである
が、基板５０に電流を供給するように導通にされている
トランジスタ２６（または他の単一のパス）により、故
障モードが−りくられることが考えられる。基板５０の
電位をフローテングにすれば、基板を介して電流パスが
与えられ、ＳＣＲ１２のトランジスタ４６を、Ｐ領域６
２．ゲート電極＠Ｇ＃をつうじターンオンさせる。これ
はトランジスタ４８が導通にされる再生動作を発生する
。ＳＣＲ１２は急速にラッチされ、ＩＣを破壊すること
も可能な大電流スパイクを発生する。

第３図を参照するに、そこには、好ましい実施例のショ
ットキ・ダイオード保護クランプ回路を輯明する断面図
が示され、ＳＣＲ１２が前に説明したように導通になる
ことを抑止する。１８２図において使用されたのと同一
の参照番号が第５図において使用され、対応素子を識別
することが理解されるべきである。追加のＰ領域８４は
エピタキシャル領域６４に形成され、そこに金属付着層
７４が接触される。同様に追加のＰ領域８６がタブ６６
に形成され、そこに金属層８０が接触される。かくして
、１対のショットキ・ダイオードが＊、ａ図に図示され
るように、寄生トランジスタ４６と４８ノヘ一スーエミ
ツタ接合間に形成される。ショットキ・ダイオード８８
及び９０は、トランジスタ４８及び４６のペース−エミ
ッタ接合をそれぞれクランプする。これらダ、イオード
は、トランジスタまたは寄生ＳＣＲ１２が活動の動作領
域に入るのを制限する。それ故、そうでなければ第１図
及び２図のＩＣ１０に発生されることが可能な電流スパ
イクは、ショットキ・ダイオード・クランプ保護回路に
より抑止される。これはダイオード８８がタブ６４のエ
ビ電圧を次の値Ｖａ−Ｖ（正のｖＮに対し）にクランプ
する働きをする事実による。ただしｖＭはビン１４に存
在する入力電圧であり、ショットキ・ダイオードの順方
向電圧降下である。普通の回路動作の間はこれは明らか
（ｔｒａｎｐａｒ＠ｎｔ　）であり。

前に説明されたように基板５０が接地されずにＩＣ１０
カ不注意に動作されると、トランジス／４８の能動動作
（ａｃｔｉマ・ｏｐ＠ｒａｔｉｏｎ）を妨げるであろう
。ダイオード９０は、普通の動作の間は逆バイアスされ
。

しかし基板が７０−テングのま為である時には、トラン
ジスタ４６のベース−エミッタ接合なｐにクランプする
であろう。

°かくして以上説明されたものが新規なショットキ・ダ
イオードクランプ保護回路であり、ＩＣが基板を非接地
で動作されることにより、寄生５ＣＲ（部分的に７０−
テング・エピタキシャル・アイランドの中の拡散抵抗よ
りなる）のターンオンを抑止する。

【図面の簡単な説明】

第１図は、その内部に形成される寄生８０１回路を図示
するモノリシック回路の概略図である。 第２図は、第１図のモノリシック回路の１部分の断面図
である。 第５図は９本発明の保護回路を含む第１図のモノリシッ
ク回路の断面図である。 ４４図は、好ましい実施例の寄生ＳＣＲと結合した保護
回路の概略図である。 第３図、第４図において １２は寄生ＳＣＲ，８４は追加Ｐ＋領域（第１図の６４
中に追加）、８６は追加Ｐ＋領域（第１図の６６中に追
加）、４６．４８は寄生トランジスタ（第１図の点線に
示す）、８８．９０はショットキ・ダイオード 特許出願人　モトローラ・インコーボレーテッド代理人
弁理士玉蟲久五部

Claims (1)

1. 【特許請求の範囲】 ＋１１　第１導電率形の第１半導体材料の基板、第２導
   電率形の第２半導体材料のエピタキシャル層。 エピタキシャル層の所定領域をそのような他の領域から
   分離する回路に形成された第１４電率形の半導体材料の
   多数の領域、より形成され１分離エピタキシャル領域の
   第１領域に形成された少なくとも１個のトランジスタ、
   及び分離領域の第２領域に成形さＡｔた１個の抵抗、入
   力信号を供給される予定の第１端子と第１回路ノードの
   間の抵抗を接続する導通手段、及び回路に動作電位を供
   給する手段、を具えるモノリシック集積回路において、
   基板が固定の基準電位に維持さｎず、また入力信号と動
   作電位が同時に回路に加えられた時に１発生する電流過
   渡（ｃｕｒｒｅｎｔ　ｔｒａｎｓｉｓｎｔａ　）を抑止
   する保護回路を具え、該保護回路は、分９離エピタキシ
   ャル領域の第２領域に形成された第１シ田ツトキ・ダイ
   オード−分離エピタキシャル領域の第３領域に形成され
   た第２シヨツトキ・ダイオード図を具え、前記１ｓ１．
   ＠２ショットキ・ダイオードは、基板を介して抵抗と前
   記第３分離エビ！キシャル領域との間に形成される寄生
   デバイスのターンオンを抑止し、電流過渡を抑止するこ
   とを特徴とする保護クランプ回路。 （２）　第１エピタキシヤル領域に形成されるフローテ
   ング抵抗、第１エピタキシャル領域より分離される第２
   エピタキシャル領域、抵抗の１端を第１外部端子に接続
   し、第２エビダキシヤル領域を。 入力信号及び動作電位がそれぞれ供給される第２外部端
   子に接続する手段、第１及び第２エピタキシヤル領域の
   両方より分離される第３エピタキシヤル領域に形成され
   抵抗の他端に接続された増幅器段、ライン・レシーバの
   基板が接地されない場合に発生し、入力信号及び動作電
   圧が同時にそこに印加された場合、抵抗、Ｗ１１エピタ
   キシャル領域、第２エビメキシヤル領域の間に基板を介
   し形成される寄生デバイスが導通にされていることによ
   り１発生する電流過渡を抑止する保護回路、を具えＷＩ
   １１エピメキシャル領域に形成される第１シヨツトキ・
   ダイオード−；Ｉ８２エピタキシャル領域に形成される
   ｉｉ２ショットキ・ダイオードを具備し、前記第１及び
   第２シヨツトキ・ダイオードは寄生デバイスのターンオ
   ン、するのを抑止することを特徴とするモノリシック集
   積ラインーレシーバ回路。