JPH02278171A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02278171A
JPH02278171A JP1099112A JP9911289A JPH02278171A JP H02278171 A JPH02278171 A JP H02278171A JP 1099112 A JP1099112 A JP 1099112A JP 9911289 A JP9911289 A JP 9911289A JP H02278171 A JPH02278171 A JP H02278171A
Authority
JP
Japan
Prior art keywords
test
input terminal
terminal
test circuit
burn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1099112A
Other languages
English (en)
Inventor
Koichi Mizugaki
浩一 水垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1099112A priority Critical patent/JPH02278171A/ja
Publication of JPH02278171A publication Critical patent/JPH02278171A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置のテスト回路に関する。
［従来の技術］ 従来のＭＯ５型半導体装置の入力端子は、基本的には、
第３図の様な構造をしていて、入力端子を開放すると、
人力段のトランジスタのゲート電位が定まらなかった。
［発明が解決しようとする課題］ 従来の入力端子構造では、入力端子を開放すると、入力
段のトランジスタのゲート電位が定まらず、トランジス
タのソース、ドレイン間に、ショート電流が流れたに のため、バーイン・スクリーニング等の通電試験をする
際には、入力端子に電圧を印加し、ショート電流が流れ
ない様に、バーイン・ボード上で配線をする必要があっ
た。
そこで、本発明は、従来バーイン・ボード上で入力端子
に電圧が印加できる様に配線する必要があったのを、入
力端子と電源の間に抵抗素子が接続されるようなテスト
回路を入れることにより解決した半導体装置を提供する
ことを目的とする。
［課題を解決するための手段］ 本発明の半導体装置は、テスト端子、テスト回路及び抵
抗素子を有し、テスト端子に電圧を印加することにより
、入力端子と電源の間に抵抗素子が接続するようにテス
ト回路が動作し、入力端子がプルアップまたはプルダウ
ンさせることを特徴とする。
［実　施　例］ 本発明の半導体装置は、基本的には第１図で示される構
造をしている。
１０１は入力端子であり、１０３は人力段トラジスタで
ある。
１０４はテスト端子であり、このテスト端子は１０５の
プルアップ抵抗素子でプルアップされている。１０２は
テスト回路であり、オン抵抗の大きなトランジスターつ
から成る。以下、本発明の詳細な説明していく。
まず、１０４のテスト端子を開放するか、または、１０
４にハイレベルを印加すると、１０２のテスト回路はオ
フ状態となり、従来の第３図と等価な回路となる。これ
に対し、１０４にローレベルを印加すると、１０２のテ
スト回路はオン状態となる。このとき、１０２はオン抵
抗の大きなトランジスタであるので、１０２は抵抗素子
となり入力端子１０１とプラス電源の間に抵抗素子が接
続され、１０１はプルアップされたことになる。
従って、バーイン・ボードを配線する際、テスト端子１
０４にローレベルを印加すれば、入力端子を開放しても
、入力段トランジスタにショート電流の流れないバーイ
ン・ボードが実現可能となる。
以上、テスト回路により、入力端子をプルアップする実
施例を述べたが、第２図のテスト回路を用いれば、入力
端子をプルダウンすることができる。この場合、テスト
端子２０４にハイレベルを印加すれば、入力端子がプル
ダウンされ、同様の効果が期待できる。
［発明の効果］ 以上述べた本発明によれば、テスト端子に電圧を印加す
れば、入力端子を開放しても、入力段トランジスタにシ
ョート電流の流れないバーインボードができるので、バ
ーイン・ボードの配線が容易な半導体装置を提供できる
。
【図面の簡単な説明】
第１図は、本発明の半導体装置を示す回路図。 第２図は、本発明の半導体装置の第２番目の実施例を示
す回路図。 第３図は、従来の半導体装置を示す回路図。 １０１　　・　・ １０２　・　・ １０３　　・　・ １０４　・ １０５　　・ ２０１　　・　・ ２０２　　　・ ２０３　　・　・ ２０４　・　・ ２０５　・　・ ３０１　・　・ ３０２　・　・ 入力端子 テスト回路 入力段トランジスタ テスト端子 プルアップ抵抗素子 入力端子 テスト回路 入力段トランジスタ テスト端子 プルダウン抵抗素子 入力端子 入力段トランジスタ 以 上 出願人　セイコーエプソン株式会社

Claims (1)

    【特許請求の範囲】
  1. （１）テスト端子、テスト回路及び抵抗素子を有しテス
    ト端子に電圧を印加することにより、入力端子と電源の
    間に抵抗素子が接続するようにテスト回路が動作し、入
    力端子がプルアップまたはプルダウンされることを特徴
    とする半導体装置。
JP1099112A 1989-04-19 1989-04-19 半導体装置 Pending JPH02278171A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1099112A JPH02278171A (ja) 1989-04-19 1989-04-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1099112A JPH02278171A (ja) 1989-04-19 1989-04-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH02278171A true JPH02278171A (ja) 1990-11-14

Family

ID=14238735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1099112A Pending JPH02278171A (ja) 1989-04-19 1989-04-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH02278171A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343622A (ja) * 1992-06-10 1993-12-24 Nec Corp 自己診断回路を有する半導体集積回路
JPH0643205A (ja) * 1992-07-22 1994-02-18 Mitsubishi Electric Corp コレクタ・エミッタ間電圧モニタ回路
US5475330A (en) * 1991-09-04 1995-12-12 Sharp Kabushiki Kaisha Integrated circuit with voltage setting circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475330A (en) * 1991-09-04 1995-12-12 Sharp Kabushiki Kaisha Integrated circuit with voltage setting circuit
JPH05343622A (ja) * 1992-06-10 1993-12-24 Nec Corp 自己診断回路を有する半導体集積回路
JPH0643205A (ja) * 1992-07-22 1994-02-18 Mitsubishi Electric Corp コレクタ・エミッタ間電圧モニタ回路

Similar Documents

Publication Publication Date Title
US6493047B2 (en) Liquid crystal display panel having electrostatic discharge prevention circuitry
KR920008742A (ko) 저항 회로 분기용 다증 데이타 출력을 갖는 집적 회로
KR880006848A (ko) 집적회로 및 이 회로에 사용하기 적합한 제어수단
KR900017265A (ko) 정전 챠크의 전압인가 방법 및 그의 장치
KR900013626A (ko) 접지 되튀기(bounce) 제어 출력 버퍼
CA2010240A1 (en) Circuit for measuring the resistance of test-pieces
JPH02278171A (ja) 半導体装置
KR950030148A (ko) 클램프 회로 및 이 클램프 회로를 내장한 반도체 장치
JP2724104B2 (ja) プログラマブル入力回路
KR950013044A (ko) 양방향 핀을 구비한 집적회로
KR900005446A (ko) 반도체 디바이스
US5952870A (en) Circuit with hysteresis and method using same
JPH06130131A (ja) 混成集積回路装置
KR830004730A (ko) 풀다운 트랜지스터를 이용한 고전압 솔리드 스레이트 스위치용 제어회로
KR950001875A (ko) 반도체 집적회로장치
US20060245122A1 (en) Electrical load switch
JPH02278172A (ja) 半導体装置
KR970003257A (ko) 반도체 메모리 장치
US4868903A (en) Safe logic zero and one supply for CMOS integrated circuits
JPS55165682A (en) Mos field effect semiconductor device
KR880702003A (ko) 전기적 매개변수 변화 장치
US6972595B2 (en) Electrical circuit
KR840006894A (ko) 다이리스터형 또는 트라이액형 반도체장치의 제어회로
US20230408571A1 (en) Method for reduction of sic mosfet gate voltage glitches
JPH01264012A (ja) 半導体集積回路