KR950013044A - 양방향 핀을 구비한 집적회로 - Google Patents

양방향 핀을 구비한 집적회로 Download PDF

Info

Publication number
KR950013044A
KR950013044A KR1019940027913A KR19940027913A KR950013044A KR 950013044 A KR950013044 A KR 950013044A KR 1019940027913 A KR1019940027913 A KR 1019940027913A KR 19940027913 A KR19940027913 A KR 19940027913A KR 950013044 A KR950013044 A KR 950013044A
Authority
KR
South Korea
Prior art keywords
circuit
terminal
pin
coupled
voltage
Prior art date
Application number
KR1019940027913A
Other languages
English (en)
Inventor
몬티 마르고
Original Assignee
삐에로 카포첼리
에스지에스-톰손 마이크로엘렉트로닉스 에스.알.엘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삐에로 카포첼리, 에스지에스-톰손 마이크로엘렉트로닉스 에스.알.엘 filed Critical 삐에로 카포첼리
Publication of KR950013044A publication Critical patent/KR950013044A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microcomputers (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 양방향 핀을 결합한 반도체 집적회로에 관한 것이다. 본발명의 목적은 듀얼 모드에서 출력단자 또는 입력단자로서 동작하기에 적합한 핀인 적어도 하나의 양방향 핀을 구비하는 집적회로를 제공하기 위한 것이다. 본 발명에 의하면 단일의 핀은 전자회로가 핀의 논리상태를 검출하는 동안 디지탈입력 및 디지탈 출력으로서 동작한다. 상기 핀은 외부 레지스턴스와 스위치를 통하여 그라운드와 접지되는 것이 바람직하다. 상기 회로는 핀과 내부 레지스턴스와 결합되는 액츄에이터 블럭을 포함하는 것이 바람직하다. 액츄에이터 블럭의 출력은 비교기의 한 단자의 입력이며 다른 단자는 기준 전압과 결합된다.
※선택도 제2도

Description

양방향 핀을 구비한 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명은 이용한 집적회로의 개략도,
제3도는 제2도의 상세도,
제4도는 제3도에 도시된 회로의 실시개략도.

Claims (27)

  1. 입력단자를 가지며 제1기능을 실행하는 제1회로와; 출력단자를 가지며 제2기능을 실행하는 제2회로와; 제1회로의 입력신호와 제2회로의 출력신호가 핀에서 동시에 나타날 수 있도록 출력단자와 입력단자에 결합된 단일핀과; 핀의 상태를 검출하기 위한 제1회로, 제2회로 및 핀과 결합한 제3회로를 포함하는 것을 특징으로 하는 양방향 핀을 구비한 집적회로.
  2. 제1항에 있어서, 핀과 전기적으로 결합한 내부 임피던스와; 기준신호와 결합된 제1단자와 내부 임피던스와 결합된 제2단자를 구비하며 핀에 나타나는 신호의 변화를 검출하기 위한 비교기를 포함하는 것을 특징으로 하는 양방향 핀을 구비한 집적회로.
  3. 제2항에 있어서, 다수의 스위치를 구비하는 액츄에이터 블럭과, 비교기의 제2단자에 병렬로 내부 임피던스를 결합하는 스위치를 포함하는 것을 특징으로 하는 양방향 핀을 구비한 집적회로.
  4. 제3항에 있어서, 상기 스위치는 전계효과 트랜지스터를 포함하는 것을 특징으로 하는 양방향 핀을 구비한 집적회로.
  5. 제2항에 있어서, 상기 내부 임피던스는 직렬로 접속된 다수의 저항기를 포하하는 것을 특징으로 하는 양방향 핀을 구비한 집적회로.
  6. 제5항에 있어서, 저항기의 세트는 적어도 세개의 저항기를 포함하는 것을 특징으로 하는 양방향 핀을 구비한 집적회로.
  7. 제1항에 있어서, 스위치에 결합되며 핀과도 결합된 외부 레지스턴스와 스위치를 포함하는 것을 특징으로 하는 양방향 핀을 구비한 집적회로.
  8. 제1논리 기능을 실행하는 입력단자를 가지는 제1회로와 제2논리 기능을 실행하는 출력단자를 가지는 제2회로를 가지는 회로장치에 있어서, 입력및 출력 단자에 전기적으로 양방향 핀과, 제1회로에 핀을 경유하여 제1신호를 제공하기 위하여 그리고 제2회로로부터 단일핀으로 제2신호를 제공하기 위한, 단일핀과 제1 및 제2회로와 결합한 회로를 포함하고 제2신호는 제1신호가 제1회로에 제공되는 동일 시간에 핀에서 감출되는 것을 특징으로 하는 회로장치.
  9. 제8항에 있어서, 상기 회로는 제어 단자를 가지는 스위치를 포함하고, 입력신호는 제어단자에서 신호를 전송하는 것을 특징으로 하는 회로장치.
  10. 제9항에 있어서, 상기 스위치는 마이크로프로세서의 게이트를 포함하는 것을 특징으로 하는 회로장치.
  11. 제8항에 있어서, 상기 회로는, 핀, 입력및 출력 단자에 전기적으로 결합되는 내부 임피던스를 포함하는 것을 특징으로 하는 회로장치.
  12. 제11항에 있어서, 내부 임피던스와 결합한 전류 소오스와 내부 임피던스에 인가되는 전압으로부터 전송되는 전압을 검출하기 위한 비교기를 포함하는 것을 특징으로 하는 회로장치.
  13. 제12항에 있어서, 내부 임피던스에 인가된 전압으로부터 전송된 전압이 임피던스 제어 스위치의 위치에 따라 변화되게 하기 위하여 내부 임피던스를 제어하기 위한 제1 및 제2위치를 가지는 적어도 하나의 임피던스 제어스위치를 포함하는 것을 특징으로 하는 회로장치.
  14. 제13항에 있어서, 임피던스 제어 스위치는 출력 단자와 전기적으로 결합하는 제어 단자를 가지는 것을 특징으로 하는 회로장치.
  15. 제14항에 있어서, 임피던스 제어스 위치는 MOS 트랜지스터를 포함하는 특징으로 하는 회로장치.
  16. 제13항에 있어서, 상기 비교기는 기준전압에 결합한 입력단자를 가지고, 상기 스위치가 제1위치에 있다면 전송된 전압은 기준전압을 초과하고, 상기 스위치가 제2위치에 있다면 전송된 전압은 기준전압을 초과하지 않는 것을 특징으로 하는 회로장치.
  17. 입력신호를 수신하기 위한 입력단자를 가지는 제1회로와 출력신호를 출력하기 위한 출력단자를 가지는 제2회로를 이용하기 위한 장치에 있어서, 입력 및 출력단자에 전기적으로 결합된 단일 단자핀과: 제어단자를 가지며 단자 핀에 결합되는 스위치와: 입력신호를 스위치위의 제어단자에서의 신호에 따라 제1회로로 제공하기 위하여 그리고 입력신호를 제1회로에 제공하는 동시에 출력신호에서부터 전송된 핀에서 신호를 제공하기 위하여 핀과 결합한 회로를 포함하는 것을 특징으로 하는 제1 및 제2회로를 이용하기 위한 장치.
  18. 제17항에 있어서, 상기 회로는 단자 핀과 결합하는 제어 가능한 임피던스와 전류원을 포함하고, 상기 임피던스는 적어도 부분적으로 제어 단자의 신호에 따라 그리고 적어도 부분적으로 출력신호에 따라 제어되는 것을 특징으로 하는 제1 및 제2회로를 이용하기 위한 장치.
  19. 제18항에 있어서, 상기 회로는 적어도 하나가 출력단자에 결합하고 있는 입자다수의 전기 스위치를 추가로 포함하는 것을 특징으로 하는 제1 및 제2회로를 이용하기 위한 장치.
  20. 입력단자에서 입력신호를 수신하기 위한 제1 회로와 입력단자에서 출력신호를 수신하기 위한 제2회로를 가지고, 상기 입출력 단자는 동시에 핀에 전기적으로 결합하고, 상기 핀은 제어단자를 가지는 스위치와 결합하는 집적회로를 이용하기 위한 방법에 있어서, 핀에 나타나는 신호로부터 출력신호를 전송하는 단계화; 신호를 제어단자에 제공함에 의하여 제1회로로 입력신호를 제공하는 단계를 포함하는 것을 특징으로 하는 집적회로를 이용하기 위한 방법.
  21. 출력단자에서 제1및 제2전압 레벨을 가지는 출력신호를 제공하기 위한 제1회로와 입력단자에서 제1 및 제2전압 레벨을 가지는 입력신호를 수신하기 위한 제2회로를 가지는 디지탈 회로장치에 있어서, 단자핀과; 단자핀 및 기준전압에 전기적으로 결합하기 위한 스위치와; 단자 핀, 입력단자 및 출력단자에 결합된 회로를 포함하고, 상기 회로는 제1회로로부터 출력신호를 수신하며 제1회로로 입력신호를 제공하고, 상기 회로는 스위치에 따라 제2회로로 제1및 제2전압레벨 중 하나를 제공하고, 상기 회로는 출력단자에서 전압 레벨에 따라 단자 핀으로 전압레벨을 제공하는 것을 특징으로 하는 디지탈 회로장치.
  22. 제21항에 있어서, 상기 제1전압 레벨은 하이 디지탈 전압 레벨이고, 제2전압 레벨은 로우 디지탈 전압 레벨인 것을 특징으로 하는 디지탈 회로장치.
  23. 출력단자에서 출력신호를 제공하기 위한 출력단자를 가지는 제1회로와 입력단자에서 입력신호를 수신하기 위한 제2회로를 이용하기 위한 회로에 있어서, 입출력 단자와 결합한 제어 가능한 임피던스' 임피던스와 출력단자에 결합한 적어도 하나의 전기적 스위치; 제어 가능한 임피던스에 결합한 단일 단자 핀, 단자 핀에 결합한 레지스턴스; 레지스턴스에 직렬결합한 스위치를 포함하는바, 상기 스위치와 레지스턴스는 단자 핀과 기준전압간에 직렬결합하는 것을 특징으로 하는 제1 및 제2회로를 이용하기 위한 회로.
  24. 제23항에 있어서, 전류를 임피던스와 레지스턴스에 제공하기 위한 전류원과 임피던스를 경유하여 흐르는 전류로부터 전송되는 전압을 검출하기 위한 전압 검출기를 추가로 포함하는 것을 특징으로 하는 제1 및 제2회로를 이용하기 위한 회로.
  25. 제24항에 있어서, 상기 검출기는 비교기인 것을 특징으로하는 제1 및 제2회로를 이용하기 위한 회로.
  26. 제24항에 있어서, 전송전압은 전기적 스위치 및 레지스턴스와 직렬결합된 스위치가 개방인지 또는 폐쇄인지에 따라 변화하는 것을 특징으로 하는 제1 및 제2회로를 이용하기 위한 회로.
  27. 제23항에 있어서, 상기 회로는 임피던스에 전류를 제공하기 위한 전류원과 임피던스를 경유하여 흐르는 전류로부터 전송되는 전압을 검출하기 위한 비교기를 추가로 포함하고, 상기 비교기는 기준전압과 결합되고, 적어도 여러개가 출력단자에 결합하는 다수의 전자 스위치가 있고, 임피던스를 경유하여 흐르는 전류로부터 전송되는 전압은 전기적 스위치 및 레지스턴스와 직렬결합된 스위치가 개방인지 또는 폐쇄인지에 따라 응답하고, 상기 제1 및 제2회로는 제1 및 제2비트값에 일치하는 하이 및 로우 범위내에서 전압을 각각 수신 및 제공하기 위한 디지탈 회로이고, 레지스턴스에 직렬결합된 스위치가 폐쇄된다면 검출된 전송전압은 기준전압보다 더 크므로 비교기가 하이범위인 전압을 제공하고, 레지스턴스에 직렬결합된 스위치가 개방된다면 검출된 전송전압은 기준전압보다 더 작으므로 비교기가 로우범위인 전압을 제공하고, 출력신호가 하이 범위인 전압을 가진다면 단자 핀은 하이범위의 전압을 가지고, 출력신호가 하로우범위의 전압을 가진다면 단자 핀은 로우범위의 전압을 가지는 것을 특징으로 하는 제1 및 제2회로를 이용하기 위한 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940027913A 1993-10-29 1994-10-28 양방향 핀을 구비한 집적회로 KR950013044A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP93830437.5 1993-10-29
EP93830437A EP0651513B1 (en) 1993-10-29 1993-10-29 Integrated circuit with bidirectional pin

Publications (1)

Publication Number Publication Date
KR950013044A true KR950013044A (ko) 1995-05-17

Family

ID=8215242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940027913A KR950013044A (ko) 1993-10-29 1994-10-28 양방향 핀을 구비한 집적회로

Country Status (5)

Country Link
US (1) US5557236A (ko)
EP (1) EP0651513B1 (ko)
JP (1) JPH07183791A (ko)
KR (1) KR950013044A (ko)
DE (1) DE69312939T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59500516D1 (de) * 1995-05-05 1997-09-18 Siemens Ag Konfigurierbare integrierte Schaltung
JPH10332790A (ja) * 1997-06-05 1998-12-18 Mitsubishi Electric Corp 集積回路装置及びその検査方法
KR100657255B1 (ko) * 2000-06-16 2006-12-14 삼성전자주식회사 비디오 신호 처리 시스템
US6922820B1 (en) * 2000-10-12 2005-07-26 Cypress Semiconductor Corp. Circuit for generating silicon ID for PLDS
US7123729B2 (en) * 2001-10-09 2006-10-17 Thomson Licensing Dual use of an integrated circuit pin and the switching of signals at said pin
US6833728B2 (en) * 2001-10-23 2004-12-21 Infineon Technologies Ag Simultaneous bidirectional signal transmission
US7222198B2 (en) 2003-05-13 2007-05-22 Hewlett-Packard Development Company, L.P. System for transferring data between devices by making brief connection with external contacts that extend outwardly from device exterior
US7834235B2 (en) * 2006-08-31 2010-11-16 Kimberly-Clark Worldwide, Inc. System for interactively training a child and a caregiver to assist the child to overcome bedwetting
GB2484524A (en) 2010-10-14 2012-04-18 Powervation Ltd Pin programming a power supply controller
US9658664B2 (en) 2012-04-26 2017-05-23 Nxp Usa, Inc. Electronic device having a pin for setting its mode of operation and method to set a mode of operation for an electronic device having a pin
US20170294909A1 (en) * 2016-04-12 2017-10-12 Microchip Technology Incorporated Power-Up Based Integrated Circuit Configuration
JP7031636B2 (ja) * 2019-04-03 2022-03-08 カシオ計算機株式会社 電子機器、ウェアラブルデバイス、信号処理方法、及びプログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2925331C2 (de) * 1978-06-23 1982-12-09 RCA Corp., 10020 New York, N.Y. Integrierte Schaltung mit mehrfach benutzbaren Anschlüssen
US4350906A (en) * 1978-06-23 1982-09-21 Rca Corporation Circuit with dual-purpose terminal
JPS5860825A (ja) * 1981-10-06 1983-04-11 Nec Corp 半導体回路
US4752700A (en) * 1985-01-31 1988-06-21 Maxim Integrated Products, Inc. Apparatus for pre-defining circuit characteristics
US4797569A (en) * 1987-01-27 1989-01-10 Maxim Integrated Products Apparatus for pre-defining circuit characteristics
US4835414A (en) * 1988-03-14 1989-05-30 Advanced Micro Devices, Inc. Flexible, reconfigurable terminal pin
JPH01256212A (ja) * 1988-04-06 1989-10-12 Matsushita Electric Ind Co Ltd 双方向バッファ回路
JPH03148827A (ja) * 1989-11-06 1991-06-25 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH04212519A (ja) * 1990-09-03 1992-08-04 Fujitsu Ltd バス端子の切替回路
JPH04262440A (ja) * 1991-02-18 1992-09-17 Nec Corp 半導体集積回路

Also Published As

Publication number Publication date
EP0651513B1 (en) 1997-08-06
DE69312939T2 (de) 1998-01-02
DE69312939D1 (de) 1997-09-11
EP0651513A1 (en) 1995-05-03
JPH07183791A (ja) 1995-07-21
US5557236A (en) 1996-09-17

Similar Documents

Publication Publication Date Title
US4680490A (en) MOSFET AC switch
KR920008742A (ko) 저항 회로 분기용 다증 데이타 출력을 갖는 집적 회로
US5086364A (en) Circuitry for detecting a short circuit of a load in series with an fet
KR950013044A (ko) 양방향 핀을 구비한 집적회로
US5777496A (en) Circuit for preventing more than one transistor from conducting
KR950023885A (ko) 복수의 입력을 받아 그 중의 하나를 선택적으로 출력하는 전압 선택장치
ATE156948T1 (de) Halbleiterrelais
DE69414310T2 (de) Integrierte Halbleiterschaltung mit Prüfschaltung
JP3797186B2 (ja) クランプ回路
US5952850A (en) Input/output circuit and a method for controlling an input/output signal
JP2746172B2 (ja) 半導体集積回路装置
KR970022255A (ko) 서미스터회로감시장치
TW367411B (en) Signal generator
KR100331257B1 (ko) 일정한지연을갖는지연회로
EP0809361A3 (de) Elektronisches Schaltgerät und Schaltungsanordnung zur Überwachung einer Anlage
KR20010062040A (ko) 고 주파 ｍｏｓ 스위치
KR970701945A (ko) 다수의 트랜지스터를 구비하는 연결 장치(connecting arrangement)
US20230223931A1 (en) Method and device for attenuating oscillations on bus lines of a bus system based on differential voltage signals
JPS5799029A (en) Input device for electronic watch
KR100889596B1 (ko) 다중 슈미트 트리거 회로
US7038493B2 (en) Circuit for eliminating leakage current in signal transmission
JPS6034861B2 (ja) シリアルデ−タ転送回路
US4348695A (en) Noise processor defeat switch
KR970060728A (ko) 차동 신호로 이진 데이터를 전송하기 위한 회로 장치
JPH04175675A (ja) 信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application