JPH03207116A - プルアップまたはプルダウン回路付き電子回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 外部から入力される信号により動作する電子回路の信号
入力端子の電位を安定化した電子回路に関し、 プルアノプまたはプルダウン接続した入力端子からの外
部信号に対応して抵抗値を制御し、電位を常時安定化す
ることにより、低消費電力とした・電子回路を提供する
ことを目的とし、 外部からの信号を入力する端子にプルアノプまたはプル
ダウン接続する回路を具備する電子回路において、該ブ
ルアノブまたはプルダウン接続用抵抗として、前記信号
により制御されない高抵抗値を有する回路と、入力され
た信号により制御されて低抵抗値となる回路とを、前記
入力端子６こ並列接続することで構戒する。

Ｅ産業上の利用分野］ 本発明は外部から入力される信号により動作する電子回
路の信号入力端子の電位を安定化した電子回路６こ関す
る。

外部信号入力端子付きの電子回路では、端子の電位を安
定化するため、プルアソプ接続などを行っていたが、従
来回路では電力消費のことと、電位レベルの安定化とは
対立する状態となって、両状態を共に満足させることは
できなかった。そのため共に満足できる回路構戒を開発
することが要望された。

［従来の技術 近年の半導体装置はシステムの多様化により、電源電圧
が異なる装置や、Ｌレヘル・高インピータンス状態のみ
でインタフェースする装置など、色々な装置とのインタ
フェースが要求されている。

そのため半導体装置の入力端子にはプルアノプ回路を付
けて動作させている。第５図はそのような電子回路の措
或図を示している。第５図において、１はインハー夕の
ような半導体電子回路、２は外部信号の入力端子、３は
電子回路の信号出力端子、４はプルア，ブ回路としての
トランジスタを示す。

プルアノプ回路４は電子回路１の入力端子と、外部信号
入力端子２とに接続され、両端子の雷位を安定化するた
め使用される。プルアノプ回路４が動作しているとき、
トランジスタを介して接地または外部信号入力端子へ直
流電流が流れて電力を消費するから、流れ出る電流を少
なくし低消費電力化とする必要がある。そのためトラン
ジスタ４の直流抵抗を大とするように動作させていた。

［発明が解決しようとする課題］ 外部信号入力端子２に接続される回路は種々のものがあ
り、トライステート回路を接続することもある。トライ
ステート回路の出力側の状態は、″Ｈ″，“Ｌ”，“高
インピーダンス”の３つの状態に制御できる。今、高イ
ンピーダンス状態であったとして、電子回路ｌの入力端
子の電位を“Ｈ”レベルに安定化させるためには、プル
アップ回路４の抵抗値を小さくする必要が生し、ここに
流れる電流のため信号処理に対し無駄な電力を消費する
欠点を生した。

本発明の目的は前述の欠点を改善し、プルアンプまたは
プルダウン接続した入力端子からの外部信号に対応して
抵抗値を制御し、電位を常時安定化することにより、低
消費電力化とした電子回路を提供することにある。

［課題を解決するための手段］ 第１図は本発明の原理構或を示す図である。第１図にお
いて、１は電子回路、２は外部信号入力端子、３は電子
回路の出力端子、５はプルアノプ接続された高抵抗値の
回路、６はブルアソプ接続された低抵抗値の回路、７は
抵抗値制御回路を示す。

外部からの信号を入力する端子２にブルアソブまたはプ
ルダウン接続する回路を具備する電子回路において、本
発明は下記の構戒としている。即ち、 該ブルアノプまたはプルダウン接続用抵抗として、前記
信号により制御されない高抵抗値を有する回路５と、入
力された信号により制御されて低抵抗値となる回路６と
を、前記入力端子２に並列接続することで構威する。

［作用］ 高抵抗値の回路５は外部信号入力端子２と接続され、端
子２と接続された図示しない回路が高インピーダンス性
であるときに、入力端子２を″Ｈ”に保持し、且つその
レヘルを安定化するように動作する。低抵抗値の回路６
はそのとき抵抗値制御回路７により制御されて低抵抗値
となっている。

次に外部信号入力端子２が“Ｌ”レベルとなったとき、
回路５の抵抗値は高いままで、低抵抗値の回路６は抵抗
値制御回路７により制御されて、極めて高い抵抗値の回
路に制御される。このとき外部信号入力端子２へ流れる
電流は抵抗５からのみとなり、低消費電力である。

［実施例］ 第２図は本発明の実施例の回路を示す図である。

第２図においては、第ｌ図の電子回路１と、抵抗値制ａ
回路７とをインハーク回路８で共用し、且つ高抵抗値回
路を抵抗素子９とした例である。なお従来の場合と同様
にトランジスタを使用しても良い。低抵抗値回路６はＦ
ＥＴ素子で構威している。ＦＥＴ素子６はインバータ回
路８により制御されてオン・オフとなるから、オンであ
ってもその抵抗値、したがって流れる電流値が極めて小
さくなるように調整できる。

第３図はプルアンプの代わりにプルダウン回路１０４．
１０−２を使用する場合の回路図である。第３図のプル
ダウン回路の場合は、外部信号入力端子２と接地との間
に抵抗回路５，６を接続することであり、この場合抵抗
回路は何れもＦＥＴを使用している。端子電位の安定化
と低消費電力の点は第２図の場合と同様に動作している
。

第４図は第２図に対応するプルダウン回路の例を示す図
である。その動作と効果は第２図と同様である。

［発明の効果］ このようにして本発明によると、外部信号入力端子の電
位により抵抗値を制御された抵抗回路を、制御されない
抵抗回路と並列接続したため、端子電位のレヘルの安定
化と消費電力の大小とを条件良く組合せることが出来る
。そのため半導体素子回路のような電子回路において、
素子の発熱による誤動作、破壊を防止し、システムの電
源回路を簡略化させたり、小型化に寄与することが大で
ある。

【図面の簡単な説明】

第ｌ図は本発明の原理構戒を示す図、 第２図は本発明の実施例の構戒を示す図、第３図・第４
図は本発明の他の実施例の構或を示す図、 第５図は従来の回路の構戒を示す図である。 １　−−−電子回路 ２一外部信号入力端子 ５−高抵抗値回路 ６−低抵抗値回路

Claims (1)

1. 【特許請求の範囲】 　外部からの信号を入力する端子（２）にプルアップま
   たはプルダウン接続する回路を具備する電子回路におい
   て、 該プルアップまたはプルダウン接続用抵抗として、前記
   信号により制御されない高抵抗値を有する回路（５）と
   、 入力された信号により制御されて低抵抗値となる回路（
   ６）とを、 前記入力端子（２）に並列接続すること を特徴とする電子回路。