JPS599730A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPS599730A JPS599730A JP57120044A JP12004482A JPS599730A JP S599730 A JPS599730 A JP S599730A JP 57120044 A JP57120044 A JP 57120044A JP 12004482 A JP12004482 A JP 12004482A JP S599730 A JPS599730 A JP S599730A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- circuit block
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロコンピュータ等を使用した機器の′電
源装置に係り、１θｊ単な構成で省′小力化を図ること
のできる優れた電源装置Ｋヲ提供することを目的とする
ものである。
源装置に係り、１θｊ単な構成で省′小力化を図ること
のできる優れた電源装置Ｋヲ提供することを目的とする
ものである。
一般に、マイクロコンピュータ等を使用１した機器にお
いて各回路ブロックシ（電源４供給する場合Ｖ（Ｉｒ、
Ｌ各々の回路ブロックにそＪ′Ｌぞ７１専用の安定化電
源回路を用いることが多い。すなわち、マイクロコンピ
ータのように短時間Ｖ（人′市流を消費する第１の回路
ブロックと常時通市しておく必要のあるタイマーやＲＡ
Ｍ 活； ｙ５含Ｖｊ・第２の回路ブロックにそれぞ
れ共通の安定化電源回路を介して所定の電源を供給する
ように構成し／ζ場合には安定化電源回路として比較的
大きな′＃献のもの全必要とし、安定化電源回路による
市′力消費も非常に大きくなるという問題がある。その
ため、従来−より安定化電源回路をそれぞれ別々に形成
し、ケ（１時間に大市流を消費する第１のＩＩＪＪ路ブ
ロツブロックな時のみオンするように構成しでいる。し
かしながら、この場合でも常時通′屯してお・く心変の
あるタイマーやＲＡＭ等を含む第２の回路ブロックが短
時間ＶＣ大市、流を消費する第１の回路ブロックの１ｌ
ｉｌｌ ｉＵ１］のもとでＩフ１開動作状態になるよ、
うＶこ構成さ７Ｉでいることが多いので第２の回路ブロ
ック月１（１）７１：定化電鯨回路として相当容ｉ；の
大きいものを用意しておく心安があり依然として省電力
化という而て充分なもので＆Ｊ、なかった。
いて各回路ブロックシ（電源４供給する場合Ｖ（Ｉｒ、
Ｌ各々の回路ブロックにそＪ′Ｌぞ７１専用の安定化電
源回路を用いることが多い。すなわち、マイクロコンピ
ータのように短時間Ｖ（人′市流を消費する第１の回路
ブロックと常時通市しておく必要のあるタイマーやＲＡ
Ｍ 活； ｙ５含Ｖｊ・第２の回路ブロックにそれぞ
れ共通の安定化電源回路を介して所定の電源を供給する
ように構成し／ζ場合には安定化電源回路として比較的
大きな′＃献のもの全必要とし、安定化電源回路による
市′力消費も非常に大きくなるという問題がある。その
ため、従来−より安定化電源回路をそれぞれ別々に形成
し、ケ（１時間に大市流を消費する第１のＩＩＪＪ路ブ
ロツブロックな時のみオンするように構成しでいる。し
かしながら、この場合でも常時通′屯してお・く心変の
あるタイマーやＲＡＭ等を含む第２の回路ブロックが短
時間ＶＣ大市、流を消費する第１の回路ブロックの１ｌ
ｉｌｌ ｉＵ１］のもとでＩフ１開動作状態になるよ、
うＶこ構成さ７Ｉでいることが多いので第２の回路ブロ
ック月１（１）７１：定化電鯨回路として相当容ｉ；の
大きいものを用意しておく心安があり依然として省電力
化という而て充分なもので＆Ｊ、なかった。
本発明は以］二のような従来の欠点を除去するものであ
り、簡午な構成て省電力化に有利な優れた市、源装置を
・提供するものである。
り、簡午な構成て省電力化に有利な優れた市、源装置を
・提供するものである。
以１・、本発明の′電源装置ＶＣついて一実施例の図面
とともに説明する。＋４において１は外部電源端子、２
は電池、３は第１の安定化電源回路、４は第１の回路ブ
ロック、６は第２の安定化電源回路、６は第２の回路ブ
ロックである。
とともに説明する。＋４において１は外部電源端子、２
は電池、３は第１の安定化電源回路、４は第１の回路ブ
ロック、６は第２の安定化電源回路、６は第２の回路ブ
ロックである。
尚、第１の安定化電源回路３はトランジスタＱ１゜Ｑ２
．抵抗Ｒ２，Ｒ３，Ｒ４、ダイオ−ドＤ４、ツェナーダ
イオードＤ３Ｖ？：、よって構成されており、第２の安
定化′電源回路５ばトランジスタＱ３．Ｑ４．Ｑ５、抵
抗Ｒ６，Ｒ７，Ｒ８，Ｒ９、ダイオードＤ６によって構
成されている。そして、第１の回路ブロック４は第２図
に７４くずようにタイマー回路やＲＡＭ、キーボード竹
を含んでおり第２の回路ブロック６はマイクロコンビュ
タＲＯＭ、アドレスデコーダ等を含んでいる。そ１．
て第１の回路ブロック４と第２の回路ブロック４と第２
の１１１１路ブロツク６とに１、ＪｔＶＣ７）レス７
イア 、 チー ’ｌ ラ（ｌ、’ｉ（＆コ、１： −
１−ＣＪｇ：続されており、第１の回路ブロック４から
の情報て第２の回路ブロック６か励信し、第２の回路ブ
ロック６からの情報て第１の回路〕ｒＪ ツク４か動ず
′１するように構成されている。
．抵抗Ｒ２，Ｒ３，Ｒ４、ダイオ−ドＤ４、ツェナーダ
イオードＤ３Ｖ？：、よって構成されており、第２の安
定化′電源回路５ばトランジスタＱ３．Ｑ４．Ｑ５、抵
抗Ｒ６，Ｒ７，Ｒ８，Ｒ９、ダイオードＤ６によって構
成されている。そして、第１の回路ブロック４は第２図
に７４くずようにタイマー回路やＲＡＭ、キーボード竹
を含んでおり第２の回路ブロック６はマイクロコンビュ
タＲＯＭ、アドレスデコーダ等を含んでいる。そ１．
て第１の回路ブロック４と第２の回路ブロック４と第２
の１１１１路ブロツク６とに１、ＪｔＶＣ７）レス７
イア 、 チー ’ｌ ラ（ｌ、’ｉ（＆コ、１： −
１−ＣＪｇ：続されており、第１の回路ブロック４から
の情報て第２の回路ブロック６か励信し、第２の回路ブ
ロック６からの情報て第１の回路〕ｒＪ ツク４か動ず
′１するように構成されている。
なお、図中Ｄ１．Ｄ２．Ｒ１は電池２ ＶＣ接続さｉ’
Ｌ Ｒ，ダイオ １・及び抵Ｊノ°：４、Ｒ５，Ｑ６１
１：第１の安定化電源回路３夕構成する抵抗Ｒ４ｖこ／
・１してｔ（ｌ／ｃ並列Ｖ（接続ネＪ１／（抵抗及びト
ランジスタてありこのトランジスタＱ６のベースは第２
の回路ブロック月１安定化電（検回路らの出力錨；ｖＣ
接続σれ又いる。
Ｌ Ｒ，ダイオ １・及び抵Ｊノ°：４、Ｒ５，Ｑ６１
１：第１の安定化電源回路３夕構成する抵抗Ｒ４ｖこ／
・１してｔ（ｌ／ｃ並列Ｖ（接続ネＪ１／（抵抗及びト
ランジスタてありこのトランジスタＱ６のベースは第２
の回路ブロック月１安定化電（検回路らの出力錨；ｖＣ
接続σれ又いる。
上記実施例において、第１の安定化電源回路３には常時
電池２又は外部’Ｆｂ ｍ端子１からの電ＩＦが印加さ
れている。したがって、第１の安定化′１Ｌ源回路３は
常時動作状態ｅ（あり、第１の回路ブロック４ＶＣｉＩ
ｉその出力が印加されている。そして、定常の状態では
第１の回路ブロック４の出力端にハイレベルの出力が現
われており、第２の安定化電源回路６を構成するトラン
ジスタＱ３はオフの状態にある。そのため、第２の安定
化電源回路５は非動作状態にあり、第２の回路ブロック
６も同様に非動作状態にある。
電池２又は外部’Ｆｂ ｍ端子１からの電ＩＦが印加さ
れている。したがって、第１の安定化′１Ｌ源回路３は
常時動作状態ｅ（あり、第１の回路ブロック４ＶＣｉＩ
ｉその出力が印加されている。そして、定常の状態では
第１の回路ブロック４の出力端にハイレベルの出力が現
われており、第２の安定化電源回路６を構成するトラン
ジスタＱ３はオフの状態にある。そのため、第２の安定
化電源回路５は非動作状態にあり、第２の回路ブロック
６も同様に非動作状態にある。
今、第１の回路ブロック４’ｉ構成するタイマー回路や
キーボードの働きによって第１の回路ブロック４の出力
端Ａ［おける出力がローレベルになったとすると上記出
力がトランジスタＱ３のベースに印加されるため、トラ
ンジスタＱ３．Ｑ５．Ｑ４がハｙＩ次動作状態ＶＣなり
第２の安定化電源回路６が動作状態になる。そのため、
この状態で第２の回路ブロックｅ ＶＣ所、定の電Ｌｔ
が印加されることになり第２図回路ブロック６が動作し
て第１の回路ブロック４におけるタイマーやキーボード
の情報を信号処理することになる。そして、この信号処
理の結果にもとついて第１の回路ブロック４内の０ＭＯ
３、ＲＡＭやその他の回路全制御することになり、第１
．第２の回路ブロック４，６間で情報の授受が行なわれ
、ることになる。
キーボードの働きによって第１の回路ブロック４の出力
端Ａ［おける出力がローレベルになったとすると上記出
力がトランジスタＱ３のベースに印加されるため、トラ
ンジスタＱ３．Ｑ５．Ｑ４がハｙＩ次動作状態ＶＣなり
第２の安定化電源回路６が動作状態になる。そのため、
この状態で第２の回路ブロックｅ ＶＣ所、定の電Ｌｔ
が印加されることになり第２図回路ブロック６が動作し
て第１の回路ブロック４におけるタイマーやキーボード
の情報を信号処理することになる。そして、この信号処
理の結果にもとついて第１の回路ブロック４内の０ＭＯ
３、ＲＡＭやその他の回路全制御することになり、第１
．第２の回路ブロック４，６間で情報の授受が行なわれ
、ることになる。
ところで、このようにして情報の授受が行なわれると、
第１の回路ブロック４に流れる電流か定常状態のときよ
り相当大きくなる。したがって、第１゛の回路ブロック
４に電流客伊、給する第１の安定化電源回路３もこの電
流全充分に供給できるたけの容にに設ｄ１シなければな
らない。
第１の回路ブロック４に流れる電流か定常状態のときよ
り相当大きくなる。したがって、第１゛の回路ブロック
４に電流客伊、給する第１の安定化電源回路３もこの電
流全充分に供給できるたけの容にに設ｄ１シなければな
らない。
ところで、単にこのようＶ（設謂したたけであれば定常
状態でも第１の安定化電源回路３を構成するトランジス
タＱ２のエミッタに相当大きなＴｈ流が流れることにな
り、省電力化の面できわめて不都合である。そのため、
この実施例ではトランジスタＱ２のエミッタに相当大き
な抵抗Ｒ４を接続して定常状態でのエミッタ’＋１７流
を・相当制限するようにし、情報の授受が行なわれ／こ
ときのみトランジスタＱ２のエミッタに流れる？ｂ、流
が大きくなるようにトランジスタＱ２のエミッタとアー
スラインＧ Ｎ Ｄとの間に抵抗Ｒ６，とトランジスタ
Ｑ６より成る直列回路を接続し、このトランジスタＱ６
のベースを第２の安定電源回路６の出力端に接続してい
る。
状態でも第１の安定化電源回路３を構成するトランジス
タＱ２のエミッタに相当大きなＴｈ流が流れることにな
り、省電力化の面できわめて不都合である。そのため、
この実施例ではトランジスタＱ２のエミッタに相当大き
な抵抗Ｒ４を接続して定常状態でのエミッタ’＋１７流
を・相当制限するようにし、情報の授受が行なわれ／こ
ときのみトランジスタＱ２のエミッタに流れる？ｂ、流
が大きくなるようにトランジスタＱ２のエミッタとアー
スラインＧ Ｎ Ｄとの間に抵抗Ｒ６，とトランジスタ
Ｑ６より成る直列回路を接続し、このトランジスタＱ６
のベースを第２の安定電源回路６の出力端に接続してい
る。
すなわち、このようにすると情報の授受が行なわれてい
ない定常状弗では回路ブロック４の出力端Ａにおける出
力がハイレベルであり、第２の安定化電源回路５の出力
がローレベルでアリ、トランジスタＱ６がオフしている
ため、トランジスタＱ２に流れる電流は抵抗Ｒ４によっ
て決定されて比較的小さい値を呈するが、第２の安定化
′電源回路６が動作してその出力端に所要の出力が現わ
れ情報の授受か行なわれるようになると第２の安定化電
源ＩＣ１路５の出力によってトランジスタＱ６がオフす
ることりこなりトランジスタＱ２のエミッタに流れる電
流がこの時のみ著しく増大することになる。
ない定常状弗では回路ブロック４の出力端Ａにおける出
力がハイレベルであり、第２の安定化電源回路５の出力
がローレベルでアリ、トランジスタＱ６がオフしている
ため、トランジスタＱ２に流れる電流は抵抗Ｒ４によっ
て決定されて比較的小さい値を呈するが、第２の安定化
′電源回路６が動作してその出力端に所要の出力が現わ
れ情報の授受か行なわれるようになると第２の安定化電
源ＩＣ１路５の出力によってトランジスタＱ６がオフす
ることりこなりトランジスタＱ２のエミッタに流れる電
流がこの時のみ著しく増大することになる。
このように上記実施例によれば必要な時のみ安定化電源
回路を動作させたり、その容量を増大させたりすること
ができ、安定化電源回路による電力消費を極端に減少さ
せることができる。そして、上記実施例によれば第２の
安定化電源回路５の出力が一定レベル以上になったとき
オンするトランジスタ０６を第１の安定化電源回路を構
成するトランジスタＱ２のエミッタに接続しているため
第２０安定化電源回路５を構成する各トランジス、りＱ
３．Ｑ４．Ｑ６がオフにな・す、第２の安定化電源回路
５の出力が徐々に低ドする過渡状態ＶＣおいて第２の回
路ブロックが異常の動作を・行ないこれによって第１の
回路ブロックに大市流が流れるような状態が形成された
としてもその間１−記トランジスタ０６ヲオンさせてお
き第１の回路ブロックに充分な電流を流し得る状態Ｖこ
することかでき、実ノ１１１、きわめて有利なもの−Ｃ
ある、。
回路を動作させたり、その容量を増大させたりすること
ができ、安定化電源回路による電力消費を極端に減少さ
せることができる。そして、上記実施例によれば第２の
安定化電源回路５の出力が一定レベル以上になったとき
オンするトランジスタ０６を第１の安定化電源回路を構
成するトランジスタＱ２のエミッタに接続しているため
第２０安定化電源回路５を構成する各トランジス、りＱ
３．Ｑ４．Ｑ６がオフにな・す、第２の安定化電源回路
５の出力が徐々に低ドする過渡状態ＶＣおいて第２の回
路ブロックが異常の動作を・行ないこれによって第１の
回路ブロックに大市流が流れるような状態が形成された
としてもその間１−記トランジスタ０６ヲオンさせてお
き第１の回路ブロックに充分な電流を流し得る状態Ｖこ
することかでき、実ノ１１１、きわめて有利なもの−Ｃ
ある、。
以上、実施例より明らかなように、本発明の屯諒装置は
常時′電蝕を供給しておく必へのある第１の回路ブロッ
ク用の安定化電源回路と必要な時のみＶこ動作状態にな
ればよい第２の回路ブロック用の安定化電源回路とをそ
れぞれ別々に形成し第１の回路ブロックの出力によって
第２の回路ブロック川の安定化市瀞１！！回路をオン、
オフ制側１するように構成すると共ＶＣ第２の安定化′
屯諒回路が動作状態になり、第２の回路ブロックに所要
の電１］三が印加され第１の回路ブロックとの間で信号
、情報等の授受が開始されたとき、第２の安定化′電源
回路の出力によって第１の安定化電源回路の電流容量を
自動的ｖＣ増大させるように構成したものであり、通常
の状態では安定化電源回路による電力消費がきわめて少
なく必要なときのみ安定化電源回路が動作したり、その
容量が増大したりするため、全体としてＩＪｆ力消費の
而できわめて有利であり省電力化に大きく貢献するとい
う利点を有する。
常時′電蝕を供給しておく必へのある第１の回路ブロッ
ク用の安定化電源回路と必要な時のみＶこ動作状態にな
ればよい第２の回路ブロック用の安定化電源回路とをそ
れぞれ別々に形成し第１の回路ブロックの出力によって
第２の回路ブロック川の安定化市瀞１！！回路をオン、
オフ制側１するように構成すると共ＶＣ第２の安定化′
屯諒回路が動作状態になり、第２の回路ブロックに所要
の電１］三が印加され第１の回路ブロックとの間で信号
、情報等の授受が開始されたとき、第２の安定化′電源
回路の出力によって第１の安定化電源回路の電流容量を
自動的ｖＣ増大させるように構成したものであり、通常
の状態では安定化電源回路による電力消費がきわめて少
なく必要なときのみ安定化電源回路が動作したり、その
容量が増大したりするため、全体としてＩＪｆ力消費の
而できわめて有利であり省電力化に大きく貢献するとい
う利点を有する。
第１図は本発明の市７源装置における一実施例の概略電
気的結線図、第２図は同要部のブロック図である。 １・・・・外部市；源嬬子、２・・・・・・電池、３・
・ 第１の安定化電＋％’、Ｉ＋Ｊ路、４・・・・・・
第１の回路ブｏ、り、６・・・・・・第２の安定化電源
ＩＬ！回路、６・・・・・・第２の回路ブロック〇
気的結線図、第２図は同要部のブロック図である。 １・・・・外部市；源嬬子、２・・・・・・電池、３・
・ 第１の安定化電＋％’、Ｉ＋Ｊ路、４・・・・・・
第１の回路ブｏ、り、６・・・・・・第２の安定化電源
ＩＬ！回路、６・・・・・・第２の回路ブロック〇
Claims (1)
- 常時電鯨ヲ供給しておく必要のある第１の回路ブロック
用の安定化電源回路と、必要なときのみに動作すれば良
い第２の回路ブロック用の安定化電源回路をそれぞれ別
々に形成し、第１の回路ブロックの出力によって第２の
回路ブロック用の安定化電源回路をオン、オフ制御する
ように構成すると共に、第２の回路ブロック用の安定化
電源回路の出力によって」二記第２の回路ブロック用安
定化電源回路の出力か一定しベル以−Ｅのとき第１の回
路ブロック用安定化電源回路の電流容置全自動的に増大
させるように構成して成る電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57120044A JPS599730A (ja) | 1982-07-09 | 1982-07-09 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57120044A JPS599730A (ja) | 1982-07-09 | 1982-07-09 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS599730A true JPS599730A (ja) | 1984-01-19 |
Family
ID=14776503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57120044A Pending JPS599730A (ja) | 1982-07-09 | 1982-07-09 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599730A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6351536U (ja) * | 1986-09-19 | 1988-04-07 | ||
| FR2690768A1 (fr) * | 1992-04-30 | 1993-11-05 | Innovatron Sa | Système d'échange de données entre un objet portatif à microcircuit électronique et un dispositif de transfert à tension d'alimentation de fonctionnement adaptative. |
-
1982
- 1982-07-09 JP JP57120044A patent/JPS599730A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6351536U (ja) * | 1986-09-19 | 1988-04-07 | ||
| JPH051961Y2 (ja) * | 1986-09-19 | 1993-01-19 | ||
| FR2690768A1 (fr) * | 1992-04-30 | 1993-11-05 | Innovatron Sa | Système d'échange de données entre un objet portatif à microcircuit électronique et un dispositif de transfert à tension d'alimentation de fonctionnement adaptative. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2176729B1 (en) | Integrated electronic device including circuitry for providing a system supply voltage from a primary power supply | |
| JPS61199323A (ja) | スイツチング装置 | |
| JPS599730A (ja) | 電源装置 | |
| JP2003284241A (ja) | 低消費電流回路および該低消費電流回路を備えたボルテージレギュレータならびにｄｃ−ｄｃコンバータ | |
| JP2000148268A (ja) | 自動解消式起動パルス発生器 | |
| JPS6346660B2 (ja) | ||
| JPH08205400A (ja) | 電子機器類の電源供給回路 | |
| JP2007156641A (ja) | 電源回路 | |
| JPS5928936B2 (ja) | 光電スイッチ | |
| KR880002186Y1 (ko) | 오디오 기기에서의 전원 온,오프 제어회로 | |
| JPS61199397A (ja) | 通話路用ル−プ回路 | |
| JP2633455B2 (ja) | 短絡保護システム | |
| JPH04211A (ja) | 半導体スイッチ | |
| JP2546812Y2 (ja) | 電源回路 | |
| JPS58112117A (ja) | 処理装置のリセツト回路 | |
| JP2690788B2 (ja) | 半導体装置 | |
| JPH0360329A (ja) | 電源逆入力保護回路 | |
| JPH0746038Y2 (ja) | 保護装置 | |
| JP2856482B2 (ja) | 電源回路 | |
| JPH0934569A (ja) | レギュレータ回路 | |
| JPS62147955A (ja) | 定電圧電源回路の過電圧防止装置 | |
| JPS6235927A (ja) | Ｉｃへの駆動電圧制御装置 | |
| JPS63187315A (ja) | 電源制御装置 | |
| JPH03178525A (ja) | パワーオンリセット回路 | |
| JPH1080072A (ja) | 電源制御装置 |