JP2690788B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2690788B2 JP2690788B2 JP1254626A JP25462689A JP2690788B2 JP 2690788 B2 JP2690788 B2 JP 2690788B2 JP 1254626 A JP1254626 A JP 1254626A JP 25462689 A JP25462689 A JP 25462689A JP 2690788 B2 JP2690788 B2 JP 2690788B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- mode switching
- terminal
- switching circuit
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、複数の動作モードの中から１つの動作モ
ードを選択するモード切換回路を備えたDRAM等の半導体
装置に関するものである。
ードを選択するモード切換回路を備えたDRAM等の半導体
装置に関するものである。
［従来の技術］ 従来、モード切換回路は、第２図に示すように構成さ
れていた。すなわち、パッド１を電源Vccと接続した場
合には、インバータ２により出力端子３は“L"となる。
また、パッド１をどこにも接続しない場合には、Ｎチャ
ンネル（Nch）トランジスタ４により、パッド１の電荷
が引き抜かれ、パッド１は“L"となり、インバータ２の
出力はハイレベル“H"となる。なおNchトランジスタ４
は接地端（Gnd）に接続されている。
れていた。すなわち、パッド１を電源Vccと接続した場
合には、インバータ２により出力端子３は“L"となる。
また、パッド１をどこにも接続しない場合には、Ｎチャ
ンネル（Nch）トランジスタ４により、パッド１の電荷
が引き抜かれ、パッド１は“L"となり、インバータ２の
出力はハイレベル“H"となる。なおNchトランジスタ４
は接地端（Gnd）に接続されている。
［発明が解決しようとする課題］ ところで、上述したモードの切換回路では、Nchトラ
ンジスタ４は常に導通しているので、パッド１を電源Vc
cに接続した場合には、常に電流が流れることになる。
半導体装置が待機状態の時は、全体の消費電流が小さい
ために、前記のような電流が流れることは、特に問題と
なる。
ンジスタ４は常に導通しているので、パッド１を電源Vc
cに接続した場合には、常に電流が流れることになる。
半導体装置が待機状態の時は、全体の消費電流が小さい
ために、前記のような電流が流れることは、特に問題と
なる。
上記課題を解決するため本発明は、パッドと接地端子
または電源との間に二つのトランジスタを並列に設け、
一つは動作状態と待機状態を区別する信号で導通・非導
通を制御し、もう一つのトランジスタは、動作状態のパ
ッドの電位を維持できる様にパッドの電位で導通・非導
通を制御することにより、待機時の消費電力の少ないモ
ード切換回路を備えた半導体装置を提供する。
または電源との間に二つのトランジスタを並列に設け、
一つは動作状態と待機状態を区別する信号で導通・非導
通を制御し、もう一つのトランジスタは、動作状態のパ
ッドの電位を維持できる様にパッドの電位で導通・非導
通を制御することにより、待機時の消費電力の少ないモ
ード切換回路を備えた半導体装置を提供する。
［課題を解決するための手段］ 前記目的を達成するため、本発明は下記の構成からな
る。すなわち本発明による半導体装置は、動作状態と待
機状態とが切り換えられ、かつ、複数の動作モードを有
する主要回路部と、モード切換用端子を第１の電位に接
続するか否かによって、前記主要回路部の動作モードを
切り換えるモード切換回路とを備え、前記モード切換回
路は、前記モード切換用端子と第２の電位（例えば接地
電位）との間に並列に設けられた第１及び第２の接続路
と、モード切換回路の入力端子と、モード切換回路の出
力端子とを有し、前記第１の接続路には第１のスイッチ
ング素子（例えばトランジスタ）が介装され、前記第２
の接続路には、前記モード切換用端子の電位が前記第２
の電位であるときに導通し、前記第１の電位であるとき
に非導通になる第２のスイッチング素子が介装され、前
記モード切換回路の出力端子は、前記モード切換用端子
の電位に応じて、その電位が変化し、前記第１のスイッ
チング素子は、前記モード切換回路の入力端子から入力
される、前記主要回路部が動作状態であるか待機状態で
あるかに応じてレベルが変化する信号によって、前記主
要回路部が動作状態のときに導通し、待機状態のときに
非導通になることを特徴とする。
る。すなわち本発明による半導体装置は、動作状態と待
機状態とが切り換えられ、かつ、複数の動作モードを有
する主要回路部と、モード切換用端子を第１の電位に接
続するか否かによって、前記主要回路部の動作モードを
切り換えるモード切換回路とを備え、前記モード切換回
路は、前記モード切換用端子と第２の電位（例えば接地
電位）との間に並列に設けられた第１及び第２の接続路
と、モード切換回路の入力端子と、モード切換回路の出
力端子とを有し、前記第１の接続路には第１のスイッチ
ング素子（例えばトランジスタ）が介装され、前記第２
の接続路には、前記モード切換用端子の電位が前記第２
の電位であるときに導通し、前記第１の電位であるとき
に非導通になる第２のスイッチング素子が介装され、前
記モード切換回路の出力端子は、前記モード切換用端子
の電位に応じて、その電位が変化し、前記第１のスイッ
チング素子は、前記モード切換回路の入力端子から入力
される、前記主要回路部が動作状態であるか待機状態で
あるかに応じてレベルが変化する信号によって、前記主
要回路部が動作状態のときに導通し、待機状態のときに
非導通になることを特徴とする。
さらに、好ましくは、前記モード切換用端子に入力側
が接続され、出力側が前記モード切換回路の出力端子に
接続されたインバータを備え、このインバータの出力電
位によって前記第２のスイッング素子の導通・非導通が
制御される。
が接続され、出力側が前記モード切換回路の出力端子に
接続されたインバータを備え、このインバータの出力電
位によって前記第２のスイッング素子の導通・非導通が
制御される。
なお、第１及び第２の電位と電源及び接地電位との対
応関係は逆でもよい。また、接地電位に代えて他の電源
電圧を用いてもよい。
応関係は逆でもよい。また、接地電位に代えて他の電源
電圧を用いてもよい。
［作用］ 上記の構成によれば、モード切換用端子を第１の電位
（電源）に接続したとき、動作状態では第１のスイッチ
ング素子を介して第１の電位（電源）と第２の電位（接
地）との間に電流が流れるが、待機状態では第１及び第
２のスイッチング素子が共に非導通であるので、電流が
流れない。したがって、待機状態の省電力が実現され
る。
（電源）に接続したとき、動作状態では第１のスイッチ
ング素子を介して第１の電位（電源）と第２の電位（接
地）との間に電流が流れるが、待機状態では第１及び第
２のスイッチング素子が共に非導通であるので、電流が
流れない。したがって、待機状態の省電力が実現され
る。
一方、モード切換用端子を第１の電位（電源）に接続
しないとき、動作状態では第１のスイッチング素子を介
してモード切換用端子が第２の電位（接地）に接続され
るが、待機状態では第１及び第２のスイッチング素子が
共に非導通であるので、モード切換用端子では不安定な
フローティング（ハイインピーダンス）状態となり得
る。しかし、一旦、動作状態になってモード切換用端子
が第１のスイッチング素子を介して第２の電位（接地）
に接続されると、第２のスイッチング素子も導通するの
で、その後待機状態に移行してもモード切換用端子は第
２の電位に保持され不安定にはならない。したがって、
主要回路部が一旦動作状態になれば、その後待機状態に
移行してもモード切換状態が確実に保持される。
しないとき、動作状態では第１のスイッチング素子を介
してモード切換用端子が第２の電位（接地）に接続され
るが、待機状態では第１及び第２のスイッチング素子が
共に非導通であるので、モード切換用端子では不安定な
フローティング（ハイインピーダンス）状態となり得
る。しかし、一旦、動作状態になってモード切換用端子
が第１のスイッチング素子を介して第２の電位（接地）
に接続されると、第２のスイッチング素子も導通するの
で、その後待機状態に移行してもモード切換用端子は第
２の電位に保持され不安定にはならない。したがって、
主要回路部が一旦動作状態になれば、その後待機状態に
移行してもモード切換状態が確実に保持される。
［実施例］ 以下本発明を実施例を用いてさらに詳細に説明する。
なお本発明は下記の実施例に限定させるものではない。
なお本発明は下記の実施例に限定させるものではない。
第１図は本発明の一実施例の構成を示すもので、11〜
15はインバータ、16はモード切換用端子（以下パッドと
略す）、17〜19はＮチャンネル（Nch）トランジスタ、2
0はＰチャンネル（Pch）トランジスタ、21はコンデン
サ、22及び23は抵抗、24は入力端子、25は出力端子、Vc
cは電源、Gndは接地端子を示している。
15はインバータ、16はモード切換用端子（以下パッドと
略す）、17〜19はＮチャンネル（Nch）トランジスタ、2
0はＰチャンネル（Pch）トランジスタ、21はコンデン
サ、22及び23は抵抗、24は入力端子、25は出力端子、Vc
cは電源、Gndは接地端子を示している。
第１図において、パッド16が電源Vccに接続されてい
る場合、スタンバイ状態では、入力端子24は“H"となっ
ているために、Pchトランジスタ20が非導通となる。さ
らに、インバータ15の出力端子25は“L"となるために、
Nchトランジスタ18も非導通となり、パッド16から接地
端子Gndに電流は流れない。
る場合、スタンバイ状態では、入力端子24は“H"となっ
ているために、Pchトランジスタ20が非導通となる。さ
らに、インバータ15の出力端子25は“L"となるために、
Nchトランジスタ18も非導通となり、パッド16から接地
端子Gndに電流は流れない。
動作状態では、入力端子24が“L"となるために、Pch
トランジスタ20が導通し、パッド16から接地端子Gndに
電流が流れる。また、インバータ15の出力端子25は“L"
となるために、Nchトランジスタ18は非導通のままであ
る。すなわち、パッド16を電源Vccに接続した場合に
は、動作状態のみ電流が消費され、出力端子25には待機
状態・動作状態にかからず“L"が出力される。
トランジスタ20が導通し、パッド16から接地端子Gndに
電流が流れる。また、インバータ15の出力端子25は“L"
となるために、Nchトランジスタ18は非導通のままであ
る。すなわち、パッド16を電源Vccに接続した場合に
は、動作状態のみ電流が消費され、出力端子25には待機
状態・動作状態にかからず“L"が出力される。
パッド16がどこにも接続されていない場合、動作状態
・待機状態にかかわらず、パッド16から接地端子Gndに
電流は流れない。また、待機状態では、入力端子24が
“H"のために、Pchトランジスタ20が非導通となる。
・待機状態にかかわらず、パッド16から接地端子Gndに
電流は流れない。また、待機状態では、入力端子24が
“H"のために、Pchトランジスタ20が非導通となる。
その結果パッド16が浮遊状態となり、インバータ15の
出力端子25が定まらず、Nchトランジスタ18の導通・非
導通が定まらない。
出力端子25が定まらず、Nchトランジスタ18の導通・非
導通が定まらない。
しかし、一度動作状態になれば、Pchトランジスタ20
が導通するために、パッド16は“L"に固定され、インバ
ータ15の出力は、“H"となり、Nchトランジスタ18は導
通し、パッド16の電荷を引き抜き続ける。
が導通するために、パッド16は“L"に固定され、インバ
ータ15の出力は、“H"となり、Nchトランジスタ18は導
通し、パッド16の電荷を引き抜き続ける。
したがって、一度動作状態になれば、再び待機状態に
戻り、Pchトランジスタ20が非導通状態になっても、Nch
トランジスタ18が導通しつづけるために、パッド16は
“L"のままで、出力端子25は“H"となる。すなわち、パ
ッド16をどこにも接続しない場合には、一度動作状態に
なれば、出力端子25は“H"となり、パッド16をどこにも
接続しない時のモード切換が確実となる。
戻り、Pchトランジスタ20が非導通状態になっても、Nch
トランジスタ18が導通しつづけるために、パッド16は
“L"のままで、出力端子25は“H"となる。すなわち、パ
ッド16をどこにも接続しない場合には、一度動作状態に
なれば、出力端子25は“H"となり、パッド16をどこにも
接続しない時のモード切換が確実となる。
なお、第１図において、Pchトランジスタ20のかわり
にNchトランジスタを用い、待機時に非導通、動作時に
導通するように構成しても、同様な効果が得られること
は言うまでもない。
にNchトランジスタを用い、待機時に非導通、動作時に
導通するように構成しても、同様な効果が得られること
は言うまでもない。
また、パッド16と接地端子Gndの間に、主要な機能を
司るトランジスタ20、18を設けているが、パッド16と電
源Vcc間に同じ機能をするトランジスタを設けてもよ
い。
司るトランジスタ20、18を設けているが、パッド16と電
源Vcc間に同じ機能をするトランジスタを設けてもよ
い。
また、いくつもの動作モードを有するDRAM等のモード
切換回路などにとくに有用である。
切換回路などにとくに有用である。
［発明の効果］ 以上説明したように、この発明によれば、パッドと接
地端子または電源との間に二つのトランジスタを並列に
設け、一つのトランジスタは動作状態と待機状態を区別
する信号で導通・非導通を制御し、もう一つのトランジ
スタは、動作状態のパッドの電位を維持できるようにパ
ッドの電位で導通・非導通を制御するようにしたので、
主回路部をなすDRAM等が待機している時は低消費電力で
あり、かつ動作確実のモード切換回路を備えた半導体装
置が得られるという顕著な効果を有する。
地端子または電源との間に二つのトランジスタを並列に
設け、一つのトランジスタは動作状態と待機状態を区別
する信号で導通・非導通を制御し、もう一つのトランジ
スタは、動作状態のパッドの電位を維持できるようにパ
ッドの電位で導通・非導通を制御するようにしたので、
主回路部をなすDRAM等が待機している時は低消費電力で
あり、かつ動作確実のモード切換回路を備えた半導体装
置が得られるという顕著な効果を有する。
第１図は、この発明の一実施例に係るモード切換回路を
示し、第２図は、従来のモード切換回路を示す。 １……パッド、２……インバータ ３……出力端子、４……Nchトランジスタ 11〜15……インバータ 16……パッド 17〜19……Nchトランジスタ 20……Pchトランジスタ 21……コンデンサ、22〜23……抵抗 24……入力端子、25……出力端子
示し、第２図は、従来のモード切換回路を示す。 １……パッド、２……インバータ ３……出力端子、４……Nchトランジスタ 11〜15……インバータ 16……パッド 17〜19……Nchトランジスタ 20……Pchトランジスタ 21……コンデンサ、22〜23……抵抗 24……入力端子、25……出力端子
Claims (3)
- 【請求項１】動作状態と待機状態とが切り換えられ、か
つ、複数の動作モードを有する主要回路部と、モード切
換用端子を第１の電位に接続するか否かによって、前記
主要回路部の動作モードを切り換えるモード切換回路と
を備え、 前記モード切換回路は、前記モード切換用端子と第２の
電位との間に並列に設けられた第１及び第２の接続路
と、モード切換回路の入力端子と、モード切換回路の出
力端子とを有し、前記第１の接続路には第１のスイッチ
ング素子が介装され、前記第２の接続路には、前記モー
ド切換用端子の電位が前記第２の電位であるときに導通
し、前記第１の電位であるときに非導通になる第２のス
イッチング素子が介装され、 前記モード切換回路の出力端子は、前記モード切換用端
子の電位に応じて、その電位が変化し、 前記第１のスイッチング素子は、前記モード切換回路の
入力端子から入力される、前記主要回路部が動作状態で
あるか待機状態であるかに応じてレベルが変化する信号
によって、前記主要回路部が動作状態のときに導通し、
待機状態のときに非導通になることを特徴とする半導体
装置。 - 【請求項２】前記モード切換用端子に入力側が接続さ
れ、出力側が前記モード切換回路の出力端子に接続され
たインバータを備え、このインバータの出力電位によっ
て前記第２のスイッチング素子の導通・非導通が制御さ
れる請求項１記載の半導体装置。 - 【請求項３】前記第１の電位が電源電位であり、前記第
２の電位が接地電位である請求項１又は２記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254626A JP2690788B2 (ja) | 1989-09-29 | 1989-09-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254626A JP2690788B2 (ja) | 1989-09-29 | 1989-09-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03116598A JPH03116598A (ja) | 1991-05-17 |
| JP2690788B2 true JP2690788B2 (ja) | 1997-12-17 |
Family
ID=17267641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1254626A Expired - Fee Related JP2690788B2 (ja) | 1989-09-29 | 1989-09-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2690788B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161495A (ja) * | 1984-09-03 | 1986-03-29 | 株式会社日立製作所 | 電線ストツカ− |
| JPS6361495A (ja) * | 1986-08-29 | 1988-03-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH01165659U (ja) * | 1988-05-10 | 1989-11-20 |
-
1989
- 1989-09-29 JP JP1254626A patent/JP2690788B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03116598A (ja) | 1991-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236194B1 (en) | Constant voltage power supply with normal and standby modes | |
| US4754160A (en) | Power supply switching circuit | |
| US5534804A (en) | CMOS power-on reset circuit using hysteresis | |
| US6448812B1 (en) | Pull up/pull down logic for holding a defined value during power down mode | |
| US4948995A (en) | Disenabling circuit for power-on event | |
| US5696465A (en) | Semiconductor circuit having constant power supply circuit designed to decrease power consumption | |
| US4937469A (en) | Switched current mode driver in CMOS with short circuit protection | |
| JPH0451093B2 (ja) | ||
| US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
| US4716305A (en) | Switching device having a feedback means for rendering a control circuit inoperative in response to a current supply circuit being inoperative | |
| US5777496A (en) | Circuit for preventing more than one transistor from conducting | |
| US5325074A (en) | Oscillator with supply voltage changeover according to activated and disabled states of a microcomputer | |
| JP2690788B2 (ja) | 半導体装置 | |
| US5952850A (en) | Input/output circuit and a method for controlling an input/output signal | |
| JP2665754B2 (ja) | 増幅回路 | |
| JPS5941205B2 (ja) | 電子回路 | |
| JPH05259833A (ja) | コンパレ−タ始動回路 | |
| JP2692368B2 (ja) | Ｉｃカード | |
| KR940005690B1 (ko) | 전류미러 센스증폭기 | |
| JPS58103230A (ja) | スイツチング回路 | |
| JPH066204A (ja) | 信号入力回路 | |
| JPH0744523A (ja) | Ｏｔｐマイコン | |
| JP2663732B2 (ja) | 論理判定回路 | |
| JPH0653810A (ja) | 半導体集積回路 | |
| JPH08320741A (ja) | 待機／動作制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |