JP2692368B2 - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JP2692368B2 JP2692368B2 JP2284836A JP28483690A JP2692368B2 JP 2692368 B2 JP2692368 B2 JP 2692368B2 JP 2284836 A JP2284836 A JP 2284836A JP 28483690 A JP28483690 A JP 28483690A JP 2692368 B2 JP2692368 B2 JP 2692368B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- card
- signal terminal
- control circuit
- battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Credit Cards Or The Like (AREA)
- Power Sources (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はICカードに関し、特に接続されるシステムの
消費電力を改善するICカードに関する。
消費電力を改善するICカードに関する。
従来、この種のICカードは外部システムに接続される
と、プルダウン抵抗等を用いているため信号端子に印加
される電位によっては外部電源を消耗する構成になって
いる。
と、プルダウン抵抗等を用いているため信号端子に印加
される電位によっては外部電源を消耗する構成になって
いる。
第３図はかかる従来の一例を示すICカードの回路図で
ある。
ある。
第３図に示すように、従来のICカードの内部回路は、
電源端子４および信号端子５と、内部に設けられたバッ
クアップ用の電池３と、電圧検出機能を備えた電源端子
４からの外部電源および電池３を切換える電源制御回路
1Aと、信号端子５および電源制御回路1Aに接続されたCM
OS半導体集積回路２と、信号端子５および接地間に接続
されるプルダウン抵抗９とを有している。この電源端子
４は外部電源に接続され、また信号端子５は外部からIC
カードに与えられるライトネーブルやアウトプットイネ
ーブル等の制御信号やアドレス信号およびデータ信号が
入出力される。尚、信号端子５は複数あるが、ここでは
代表して一本のみを示している。また、CMOS半導体集積
回路２は、バッテリバックアップされるが、これは電源
制御回路1Aにより電源端子４の電圧に応じて電池３との
電源切替えが行われる。
電源端子４および信号端子５と、内部に設けられたバッ
クアップ用の電池３と、電圧検出機能を備えた電源端子
４からの外部電源および電池３を切換える電源制御回路
1Aと、信号端子５および電源制御回路1Aに接続されたCM
OS半導体集積回路２と、信号端子５および接地間に接続
されるプルダウン抵抗９とを有している。この電源端子
４は外部電源に接続され、また信号端子５は外部からIC
カードに与えられるライトネーブルやアウトプットイネ
ーブル等の制御信号やアドレス信号およびデータ信号が
入出力される。尚、信号端子５は複数あるが、ここでは
代表して一本のみを示している。また、CMOS半導体集積
回路２は、バッテリバックアップされるが、これは電源
制御回路1Aにより電源端子４の電圧に応じて電池３との
電源切替えが行われる。
いま、ICカードが非接続状態、又はシステムに接続さ
れていてもシステム側の電圧が或る基準より低い状態の
とき、電源制御回路1Aの制御によりCMOS半導体集積回路
２は電池３の電源が供給されている。このとき、信号端
子５が接続されるCMOS半導体集積回路２は、通常PMOSと
NMOSを直列接続したインバータ構造の入力バッファ（図
示省略）を備えている。この入力バッファは、例えば、
PMOSのソースを電源（すなわち、電源制御回路1Aからの
接続線）に、NMOSのドレインをグランドに接続する一
方、各々のゲートを共通に信号端子５に接続している。
このような場合、信号端子５の入力電位によっては、電
源（CMOS半導体集積回路２に供給される電源接続線）と
接地間に貫通電流が流れ、電池を早く消耗してしまう。
れていてもシステム側の電圧が或る基準より低い状態の
とき、電源制御回路1Aの制御によりCMOS半導体集積回路
２は電池３の電源が供給されている。このとき、信号端
子５が接続されるCMOS半導体集積回路２は、通常PMOSと
NMOSを直列接続したインバータ構造の入力バッファ（図
示省略）を備えている。この入力バッファは、例えば、
PMOSのソースを電源（すなわち、電源制御回路1Aからの
接続線）に、NMOSのドレインをグランドに接続する一
方、各々のゲートを共通に信号端子５に接続している。
このような場合、信号端子５の入力電位によっては、電
源（CMOS半導体集積回路２に供給される電源接続線）と
接地間に貫通電流が流れ、電池を早く消耗してしまう。
要するに、上述した入力バッファにおいては、ゲート
にハイ・レベルが入力されるとオンするNMOSと、ゲート
にロウ・レベルが入力されるとオンするPMOSとは、ゲー
トが共通であるため、そのゲートに供給される信号端子
５の電位が中間電位（電源電圧と接地電位との中間）に
なると、NMOS,PMOSが共に中途半端ながらオンし、電源
（電源制御回路1Aからの接続線）と接地間に貫通電流が
流れる。これを解決するために、従来は、プルダウン抵
抗９を用いている。従来はこれを防止するためにプルダ
ウン抵抗９を接続し、信号端子５が中間電位になるのを
防止している。
にハイ・レベルが入力されるとオンするNMOSと、ゲート
にロウ・レベルが入力されるとオンするPMOSとは、ゲー
トが共通であるため、そのゲートに供給される信号端子
５の電位が中間電位（電源電圧と接地電位との中間）に
なると、NMOS,PMOSが共に中途半端ながらオンし、電源
（電源制御回路1Aからの接続線）と接地間に貫通電流が
流れる。これを解決するために、従来は、プルダウン抵
抗９を用いている。従来はこれを防止するためにプルダ
ウン抵抗９を接続し、信号端子５が中間電位になるのを
防止している。
上述した従来のICカードは、信号端子がプルダウン抵
抗により接地されているため、システムに接続された状
態で信号端子に高電位が供給されると、システムの電源
を消耗するという欠点がある。
抗により接地されているため、システムに接続された状
態で信号端子に高電位が供給されると、システムの電源
を消耗するという欠点がある。
本発明の目的は、かかるシステムに接続された状態で
信号端子に高電位が供給されても、システム側の電源を
消耗しないようにするICカードを提供することにある。
信号端子に高電位が供給されても、システム側の電源を
消耗しないようにするICカードを提供することにある。
本発明のICカードは、外部電源および信号をそれぞれ
供給される電源端子および信号端子と、前記電源のバッ
クアップのための電池と、前記電源端子の電圧に応じて
前記外部電源および前記電池の切換えを行う電源制御回
路と、前記信号端子および前記電源制御回路に接続され
るCMOS半導体集積回路と、前記信号端子および接地間に
接続され且つ前記電池によってバックアップされる時に
のみ前記電源制御回路から制御されて導通する半導体ス
イッチとを有して構成される。
供給される電源端子および信号端子と、前記電源のバッ
クアップのための電池と、前記電源端子の電圧に応じて
前記外部電源および前記電池の切換えを行う電源制御回
路と、前記信号端子および前記電源制御回路に接続され
るCMOS半導体集積回路と、前記信号端子および接地間に
接続され且つ前記電池によってバックアップされる時に
のみ前記電源制御回路から制御されて導通する半導体ス
イッチとを有して構成される。
第１図は本発明の第一の実施例を示すICカードのブロ
ック図である。
ック図である。
第１図に示すように、本実施例は電源端子４および電
池３の陽極側が各々電源制御回路１の入力部に接続さ
れ、その電源制御回路２の出力部はバックアップされる
CMOS半導体集積回路２に接続されている。また、信号端
子５は電源制御回路２に接続され、電源制御回路１から
の信号でオン・オフする半導体スイッチ６が信号端子５
および接地間に接続される。この半導体スイッチ６を構
成するMOSトランジスタのゲートは電源制御回路１から
制御される。
池３の陽極側が各々電源制御回路１の入力部に接続さ
れ、その電源制御回路２の出力部はバックアップされる
CMOS半導体集積回路２に接続されている。また、信号端
子５は電源制御回路２に接続され、電源制御回路１から
の信号でオン・オフする半導体スイッチ６が信号端子５
および接地間に接続される。この半導体スイッチ６を構
成するMOSトランジスタのゲートは電源制御回路１から
制御される。
次に、かかるICカードの動作について、カードがシス
テムに接続されていないか、またはシステムに接続され
ていてもシステムからの電源電圧レベルが一定値に達せ
ず、バッテリバックアップの状態にある時と、システム
に接続され、所定値以上の電源電圧が供給されている状
態にある時とに分けて説明する。
テムに接続されていないか、またはシステムに接続され
ていてもシステムからの電源電圧レベルが一定値に達せ
ず、バッテリバックアップの状態にある時と、システム
に接続され、所定値以上の電源電圧が供給されている状
態にある時とに分けて説明する。
まず、バッテリバックアップ時、電源制御回路１の出
力信号により半導体スイッチ６はオンし、信号端子５の
電位は接地電位になる。それ故、バッテリバックアップ
されるCMOS半導体集積回路２はその内部で無用に電源を
消耗することがない。
力信号により半導体スイッチ６はオンし、信号端子５の
電位は接地電位になる。それ故、バッテリバックアップ
されるCMOS半導体集積回路２はその内部で無用に電源を
消耗することがない。
一方、カードがシステムに接続され、システムから所
定値以上の電源電圧が供給されている状態にある時、電
源制御回路１の出力信号により半導体スイッチ６はオフ
し、信号端子５に高電位が入ってもシステムの電源を消
耗することがない。
定値以上の電源電圧が供給されている状態にある時、電
源制御回路１の出力信号により半導体スイッチ６はオフ
し、信号端子５に高電位が入ってもシステムの電源を消
耗することがない。
第２図は本発明の第二の実施例を示すICカードの回路
図である。
図である。
第２図に示すように、本実施例は、前述した第一の実
施例と比較し、半導体スイッチ６をバックアップされる
CMOS半導体集積回路2Aの内部に設けたことに相違点があ
る。尚、７は入力パッドであり、８はバッファである。
施例と比較し、半導体スイッチ６をバックアップされる
CMOS半導体集積回路2Aの内部に設けたことに相違点があ
る。尚、７は入力パッドであり、８はバッファである。
このため、部品数および実装面積を少なくするととも
に生産コストを減少させ信頼性を増大させるという利点
がある。
に生産コストを減少させ信頼性を増大させるという利点
がある。
以上説明したように、本発明のICカードは、プルダウ
ン抵抗の代りにバッテリバックアップされる時のみオン
し、導通する半導体スイッチをカード内部に設けること
により、システムに接続し且つ信号端子に高電位が供給
されてもシステムの電源を消耗しないという効果があ
る。特に、本発明は電池で駆動されるシステムにおいて
その効果が大きい。
ン抵抗の代りにバッテリバックアップされる時のみオン
し、導通する半導体スイッチをカード内部に設けること
により、システムに接続し且つ信号端子に高電位が供給
されてもシステムの電源を消耗しないという効果があ
る。特に、本発明は電池で駆動されるシステムにおいて
その効果が大きい。
第１図は本発明の第一の実施例を示すICカードの回路
図、第２図は本発明の第二の実施例を示すICカードの回
路図、第３図は従来の一例を示すICカードの回路図であ
る。 １…電源制御回路、２…バックアップされるCMOS半導体
集積回路、３…バックアップ用電池、４…電源端子、５
…信号端子、６…半導体スイッチ、７…入力パッド、８
…バッファ。
図、第２図は本発明の第二の実施例を示すICカードの回
路図、第３図は従来の一例を示すICカードの回路図であ
る。 １…電源制御回路、２…バックアップされるCMOS半導体
集積回路、３…バックアップ用電池、４…電源端子、５
…信号端子、６…半導体スイッチ、７…入力パッド、８
…バッファ。
Claims (2)
- 【請求項１】外部電源および信号をそれぞれ供給される
電源端子および信号端子と、前記電源のバックアップの
ための電池と、前記電源端子の電圧に応じて前記外部電
源および前記電池の切換えを行う電源制御回路と、前記
信号端子および前記電源制御回路に接続されるCMOS半導
体集積回路と、前記信号端子および接地間に接続され且
つ前記電池によってバックアップされる時にのみ前記電
源制御回路から制御されて導通する半導体スイッチとを
有することを特徴とするICカード。 - 【請求項２】請求項１記載の半導体スイッチは、CMOS半
導体集積回路の内部に形成されることを特徴とするICカ
ード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2284836A JP2692368B2 (ja) | 1990-10-23 | 1990-10-23 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2284836A JP2692368B2 (ja) | 1990-10-23 | 1990-10-23 | Ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04158423A JPH04158423A (ja) | 1992-06-01 |
| JP2692368B2 true JP2692368B2 (ja) | 1997-12-17 |
Family
ID=17683644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2284836A Expired - Fee Related JP2692368B2 (ja) | 1990-10-23 | 1990-10-23 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692368B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0814781B2 (ja) * | 1988-07-18 | 1996-02-14 | 三菱電機株式会社 | Ｉｃメモリカード |
-
1990
- 1990-10-23 JP JP2284836A patent/JP2692368B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04158423A (ja) | 1992-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4754160A (en) | Power supply switching circuit | |
| US4275312A (en) | MOS decoder logic circuit having reduced power consumption | |
| US6448812B1 (en) | Pull up/pull down logic for holding a defined value during power down mode | |
| US5696465A (en) | Semiconductor circuit having constant power supply circuit designed to decrease power consumption | |
| US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
| EP0419902B1 (en) | Rush current prevention circuit | |
| JPH08153798A (ja) | ボンディング・オプション回路 | |
| US5325074A (en) | Oscillator with supply voltage changeover according to activated and disabled states of a microcomputer | |
| US4894558A (en) | Power saving input buffer for use with a gate array | |
| US20040008075A1 (en) | Semiconductor integrated circuit with stabilizing capacity | |
| JP2692368B2 (ja) | Ｉｃカード | |
| JPH05206420A (ja) | 半導体集積回路 | |
| US5265256A (en) | Data processing system having a programmable mode for selecting operation at one of a plurality of power supply potentials | |
| JP2703890B2 (ja) | 半導体集積回路 | |
| US6150844A (en) | High voltage tolerance output stage | |
| JPH0955470A (ja) | 半導体回路及び半導体回路装置 | |
| EP0419117B1 (en) | Wafer-scale semiconductor device having fail-safe circuit | |
| US6353560B1 (en) | Semiconductor memory device | |
| JPS5815805B2 (ja) | 集積回路装置 | |
| US5751654A (en) | Driver device for selection lines for a multiplexer, to be used in a wide range of supply voltages, particularly for non-volatile memories | |
| JP3589805B2 (ja) | 低消費電力型の半導体装置 | |
| JPH08233914A (ja) | マイクロコントローラのテスト回路 | |
| US6433594B1 (en) | Semiconductor integrated circuit and semiconductor integrated circuit system | |
| JP2697024B2 (ja) | 出力回路 | |
| JP2726736B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |