JPS61199323A - スイツチング装置 - Google Patents
スイツチング装置Info
- Publication number
- JPS61199323A JPS61199323A JP60038899A JP3889985A JPS61199323A JP S61199323 A JPS61199323 A JP S61199323A JP 60038899 A JP60038899 A JP 60038899A JP 3889985 A JP3889985 A JP 3889985A JP S61199323 A JPS61199323 A JP S61199323A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- state
- control circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分￥ｆ］
本発明はスイッチング装置に係り、特に制御信号によっ
て負荷への電力供給を制御するスイッチング装置に関す
る。
て負荷への電力供給を制御するスイッチング装置に関す
る。
本発明は、たとえば低消費電力化を必要とする電気機器
等におけるスイッチング装置に適用される。
等におけるスイッチング装置に適用される。
［従来技術の問題点］
従来のスイッチング装置は、負荷へ電流を供給する電流
供給回路を非動作としても、それを制御する制−回路の
消費電流が存在し、消費電力の低減化の支障となってい
た。このような非動作時の消費電流を抑えることは、特
にバッテリー駆動の電気機器では極めて重要である。
供給回路を非動作としても、それを制御する制−回路の
消費電流が存在し、消費電力の低減化の支障となってい
た。このような非動作時の消費電流を抑えることは、特
にバッテリー駆動の電気機器では極めて重要である。
［問題点を解決するだめの手段］
上記問題点を解決するために、本発明によるスイッチン
グ装置は、負荷に電流を供給する電流供給回路と、１該
′心流供給回路の動作又は非動作を制御する制御回路と
を有するスイッチング装置において、 前記電流供給回路から前記制御回路への帰還手段を設け
、前記電流供給回路が非動作状態になれば前記ｎＪＩ御
回路も非動作状態になることを特徴とする。
グ装置は、負荷に電流を供給する電流供給回路と、１該
′心流供給回路の動作又は非動作を制御する制御回路と
を有するスイッチング装置において、 前記電流供給回路から前記制御回路への帰還手段を設け
、前記電流供給回路が非動作状態になれば前記ｎＪＩ御
回路も非動作状態になることを特徴とする。
［作用］
このように構成することで、非動作時のスイッチング装
置全体の消費電流をＰＡオーダ以下にすることかでき、
消費電力は実質的に零となる。
置全体の消費電流をＰＡオーダ以下にすることかでき、
消費電力は実質的に零となる。
［実施例］
以下、本発明の実施例を図面を用いて詳細に説明する。
添付図面は、本発明によるスイッチング装置の一実施例
の回路図である。
の回路図である。
同図において、ＰＮＰトランジスタＱｌ、Ｑ２．ＱＥｉ
およびＮＰＮ ）ランジスタＱ３ 、 Ｑ４ 、 Ｑ５
によって制御回路が構成され、ＰＮＰ トランジスタＱ
７ 、 Ｑ８ 、 Ｑｌｌ。
およびＮＰＮ ）ランジスタＱ３ 、 Ｑ４ 、 Ｑ５
によって制御回路が構成され、ＰＮＰ トランジスタＱ
７ 、 Ｑ８ 、 Ｑｌｌ。
Ｑｌ４ 、ＮＰＮ トランジスタＱ９ 、 ＱＩＯ、Ｑ
ｌ２ 、Ｑｌ３および抵抗器Ｒ１によってセルフバイア
ス式定電流回路が構成されている。制御回路は、制御端
子１から入力する制御信号に従って、定電流回路の動作
又は非動作を制御する。定電流回路は電流供給回路であ
り、動作時に負荷２へ電流を供給し、非動作時には電流
を供給しない。
ｌ２ 、Ｑｌ３および抵抗器Ｒ１によってセルフバイア
ス式定電流回路が構成されている。制御回路は、制御端
子１から入力する制御信号に従って、定電流回路の動作
又は非動作を制御する。定電流回路は電流供給回路であ
り、動作時に負荷２へ電流を供給し、非動作時には電流
を供給しない。
本実施例の構成をより詳細に述べる。ＱｌおよびＱ２の
各ベース電極は制御端子１に共通に接続され、各エミッ
タ電極は電源（Ｖｃｃ）の正電極３に共通に接続されて
いる。また、Ｑｌのコレクタ電極はＱ３のベース電極に
接続され、Ｑ２のコレクタ電極はＱ４のコレクタ電極お
よびベース電極に接続されている。
各ベース電極は制御端子１に共通に接続され、各エミッ
タ電極は電源（Ｖｃｃ）の正電極３に共通に接続されて
いる。また、Ｑｌのコレクタ電極はＱ３のベース電極に
接続され、Ｑ２のコレクタ電極はＱ４のコレクタ電極お
よびベース電極に接続されている。
Ｑ３のエミッタ電極は接地され、コレクタ電極はＱ５（
７）ベース電極およびＱ６のコレクタ電極に接続されて
いる。またＱ４のコレクタ電極およびベース電極はＱ９
のベース電極に接続され、Ｑ４のエミッタ電極は接地さ
れている。後述するように、Ｑ４およびＱ９は定電流回
路を起動するだめのスタートアップ回路を形成している
。Ｑ５のベース電極は、Ｑ３のコレクタ電極とともに０
６のコレクタ電極に接続され、Ｑ５のエミッタ電極は接
地されている。したがって、Ｑ５がＯＮ状態である時は
、Ｑ５のベース電流はＱ６を通して供給される。
７）ベース電極およびＱ６のコレクタ電極に接続されて
いる。またＱ４のコレクタ電極およびベース電極はＱ９
のベース電極に接続され、Ｑ４のエミッタ電極は接地さ
れている。後述するように、Ｑ４およびＱ９は定電流回
路を起動するだめのスタートアップ回路を形成している
。Ｑ５のベース電極は、Ｑ３のコレクタ電極とともに０
６のコレクタ電極に接続され、Ｑ５のエミッタ電極は接
地されている。したがって、Ｑ５がＯＮ状態である時は
、Ｑ５のベース電流はＱ６を通して供給される。
Ｑ６のエミッタ電極は電源の正電極３に接続され、ベー
ス電極はＱｌ、Ｑ８およびＱｌ４の各ベース電極に接続
されている。また、ＱＢのコレクタ電極はＱ５のベース
電極に接続されているために、Ｑ６は定電流回路から制
御回路への帰還手段となっている。Ｑｌのコレクタ電極
は、Ｑｌｌのベース電極とＱ８およびＱＩＯの各コレク
タ電極に接続され、Ｑ９およびＱＩＯの各エミッタ電極
は共に抵抗器Ｒ１を介して接地されている。Ｑ８のベー
ス電極はコレクタ電極と接続されるとともに、Ｑｌｌの
エミッタ電極に接続されている。Ｑｌｌのコレクタ電極
はＱｌ２のコレクタ電極およびベース電極に接続され、
さらにＱｌ２のベース電極はＱＩＯのベース電極および
Ｑ５のコレクタ電極に接続されている。また、Ｑｌ２の
エミッタ電極はＱｌ３のベース電極およびコレクタ電極
に接続され、Ｑｌ３のエミッタ電極は接地されている。
ス電極はＱｌ、Ｑ８およびＱｌ４の各ベース電極に接続
されている。また、ＱＢのコレクタ電極はＱ５のベース
電極に接続されているために、Ｑ６は定電流回路から制
御回路への帰還手段となっている。Ｑｌのコレクタ電極
は、Ｑｌｌのベース電極とＱ８およびＱＩＯの各コレク
タ電極に接続され、Ｑ９およびＱＩＯの各エミッタ電極
は共に抵抗器Ｒ１を介して接地されている。Ｑ８のベー
ス電極はコレクタ電極と接続されるとともに、Ｑｌｌの
エミッタ電極に接続されている。Ｑｌｌのコレクタ電極
はＱｌ２のコレクタ電極およびベース電極に接続され、
さらにＱｌ２のベース電極はＱＩＯのベース電極および
Ｑ５のコレクタ電極に接続されている。また、Ｑｌ２の
エミッタ電極はＱｌ３のベース電極およびコレクタ電極
に接続され、Ｑｌ３のエミッタ電極は接地されている。
Ｑｌ４のコレクタ電極は負荷２を介して接地され、Ｑｌ
４がＯＨ２態の時だけ負荷２へ電流が供給される。また
、Ｑｌ、Ｑ８およびＱｌ４の各エミッタ電極は、電源の
正電極３に接続されている。
４がＯＨ２態の時だけ負荷２へ電流が供給される。また
、Ｑｌ、Ｑ８およびＱｌ４の各エミッタ電極は、電源の
正電極３に接続されている。
次に、上記構成を有する本実施例の動作を説明する。
まず、制御端子ｌにローレベルが入力すると、Ｑｌおよ
びＱ２がＯＮ状態となるために、Ｑ３およびＱ４のべ’
−−ｊＩヂ千祐清く佑飴 雨中、什ｎＭ４ト清
し かス ｎ９清くＯＮ状態になることで０５がＯＦ
Ｆ状態となり、Ｑ４のベースと共通に接続されたＱ９の
ベースに電流が流れることで、Ｑ９がＯＮ状態になる。
びＱ２がＯＮ状態となるために、Ｑ３およびＱ４のべ’
−−ｊＩヂ千祐清く佑飴 雨中、什ｎＭ４ト清
し かス ｎ９清くＯＮ状態になることで０５がＯＦ
Ｆ状態となり、Ｑ４のベースと共通に接続されたＱ９の
ベースに電流が流れることで、Ｑ９がＯＮ状態になる。
ＯＮ状態となったＱ９のコレクタ電流によって、Ｑｌｌ
のベース電流が流れ、ＱｌｌがＯＮ状態となる。
のベース電流が流れ、ＱｌｌがＯＮ状態となる。
ＱｌｌがＯＮ状態となることで、Ｑ８、Ｑｌｌ 、 Ｑ
ｌ２、Ｑｌ３を通して電流が流れる。この時、Ｑ８と同
様に、 ＱＢ、Ｑｌ、Ｑｌ４にもベース電流が流れるた
めに、各トランジスタはＯＮ状態となり、電流ミラー型
回路を形成しているＱｌ４を通して負荷２へ電流が供給
される。また、 Ｑ５がＯＦＦ状態となっているために
、Ｑｌ２と同様にＱＩＯにもベース電流が流れ、ＱＩＯ
もＯＮ状態となる。しかし、ＱＩＯのベースはＱｌ２お
よびＱｌ３によってバイアスされるのに対して、Ｑ９の
ベースはＱ４によってバイアスされているために、ＱＩ
ＯがＯＮ状態となるとＱ９はＯＦＦ状態となる。すなわ
ち、Ｑ９は、定電流回路を起動する時だけＯＮ ８ 態
となり、通常はＯＦＦ状態となっている。こうして、制
御端子１にローレベルが印加された時、制御回路は定電
流回路を動作させ、定電流口路は負荷２に電流を供給す
る。
ｌ２、Ｑｌ３を通して電流が流れる。この時、Ｑ８と同
様に、 ＱＢ、Ｑｌ、Ｑｌ４にもベース電流が流れるた
めに、各トランジスタはＯＮ状態となり、電流ミラー型
回路を形成しているＱｌ４を通して負荷２へ電流が供給
される。また、 Ｑ５がＯＦＦ状態となっているために
、Ｑｌ２と同様にＱＩＯにもベース電流が流れ、ＱＩＯ
もＯＮ状態となる。しかし、ＱＩＯのベースはＱｌ２お
よびＱｌ３によってバイアスされるのに対して、Ｑ９の
ベースはＱ４によってバイアスされているために、ＱＩ
ＯがＯＮ状態となるとＱ９はＯＦＦ状態となる。すなわ
ち、Ｑ９は、定電流回路を起動する時だけＯＮ ８ 態
となり、通常はＯＦＦ状態となっている。こうして、制
御端子１にローレベルが印加された時、制御回路は定電
流回路を動作させ、定電流口路は負荷２に電流を供給す
る。
次に、制御端子１にハイレベルが印加されて。
又は制御端子１が開放されて、ＱｌおよびＱ２がＯＦＦ
状態になると、ベース電流が流れないために、Ｑ３およ
びＱ４はＯＦＦ状態となる。
状態になると、ベース電流が流れないために、Ｑ３およ
びＱ４はＯＦＦ状態となる。
Ｑ３がＯＦＦ状態になることで、Ｑ５のベースにはＱ６
を介してベース電流が流れ、Ｑ５はＯＮ状態となる。
を介してベース電流が流れ、Ｑ５はＯＮ状態となる。
これによって、ＱＩＯおよびＱｌ２のベース電位は接地
電位近くまで下降し、ＱＩＯおよびＱｌ２はＯＦＦ状態
となる。Ｑ８はＯＦＦ状態のままであるから、Ｑｌｌに
はベース電流が流れなくなり、ＱｌｌはＯＦＦ状態とな
る。したがって、Ｑ６、Ｑｌ、Ｑ８およびＱｌ４は、ベ
ース電流が流れなくなるために、ＯＦＦ状態となる。す
なわち、定電流回路は非動作状態となり、電流は負荷２
へ供給されなくなる。さらに、ＱＢがＯＦＦ状態となる
ことで、Ｑ５のベース電流が流れなくなり、Ｑ５もＯＦ
Ｆ状態となる。この時点で０５がＯＦＦ状態となっても
、ＱｌｌがすでにＯＦＦ状態となっているために、定電
流回路は動作しない。
電位近くまで下降し、ＱＩＯおよびＱｌ２はＯＦＦ状態
となる。Ｑ８はＯＦＦ状態のままであるから、Ｑｌｌに
はベース電流が流れなくなり、ＱｌｌはＯＦＦ状態とな
る。したがって、Ｑ６、Ｑｌ、Ｑ８およびＱｌ４は、ベ
ース電流が流れなくなるために、ＯＦＦ状態となる。す
なわち、定電流回路は非動作状態となり、電流は負荷２
へ供給されなくなる。さらに、ＱＢがＯＦＦ状態となる
ことで、Ｑ５のベース電流が流れなくなり、Ｑ５もＯＦ
Ｆ状態となる。この時点で０５がＯＦＦ状態となっても
、ＱｌｌがすでにＯＦＦ状態となっているために、定電
流回路は動作しない。
以上を要約すれば、制御端子１に／＼イレヘルが印加さ
れると、Ｑ５がＯＮ状態となり、制御回路は定電流回路
を非動作状態にする。定電流回路が非動作状態となると
、Ｑ６もＯＦＦ状態となり、したがって０５がＯＦＦ状
態となる。すなわち、定電流回路が非動作状態になるこ
とで、制御回路も非動作状態となる。したがって、制御
回路および定電流回路の全てのトランジスタがＯＦＦ状
態となって安定し、電源から接地側へ流れる電流を実質
的に零とすることができる。
れると、Ｑ５がＯＮ状態となり、制御回路は定電流回路
を非動作状態にする。定電流回路が非動作状態となると
、Ｑ６もＯＦＦ状態となり、したがって０５がＯＦＦ状
態となる。すなわち、定電流回路が非動作状態になるこ
とで、制御回路も非動作状態となる。したがって、制御
回路および定電流回路の全てのトランジスタがＯＦＦ状
態となって安定し、電源から接地側へ流れる電流を実質
的に零とすることができる。
なお、本実施例における各トランジスタの導電型（ＰＮ
ＰまたはＮＰＭ ）を逆転させたスイッチング装置は、
本実施例の回路から容易に想到するものである。
ＰまたはＮＰＭ ）を逆転させたスイッチング装置は、
本実施例の回路から容易に想到するものである。
［発明の効果］
以上詳細に説明したように１本発明によるスイッチング
装置は、負荷へ電流を供給しない非動作時における消費
電流が実質的に零であるために、消費電力の低減化を達
成することができる。
装置は、負荷へ電流を供給しない非動作時における消費
電流が実質的に零であるために、消費電力の低減化を達
成することができる。
添付図面は、本発明によるスイッチング装置の一実施例
−の回路図である。 １・・・制御端子 ２・・・負荷 Ｑｌ、Ｑ２．ＱＢ、Ｑ？、ＱＢ、Ｑｌｌ、Ｑｌ４・・−
ＰＮＰトランジスタ Ｑ３．Ｑ４．Ｑ５．Ｑ９．ＱＩＯ，Ｑｌ２．Ｑｌ３・−
・ＮＰＮ ）ランジスタ
−の回路図である。 １・・・制御端子 ２・・・負荷 Ｑｌ、Ｑ２．ＱＢ、Ｑ？、ＱＢ、Ｑｌｌ、Ｑｌ４・・−
ＰＮＰトランジスタ Ｑ３．Ｑ４．Ｑ５．Ｑ９．ＱＩＯ，Ｑｌ２．Ｑｌ３・−
・ＮＰＮ ）ランジスタ
Claims (1)
- （１）負荷に電流を供給する電流供給回路と、該電流供
給回路の動作又は非動作を制御する制御回路とを有する
スイッチング装置において、前記電流供給回路から前記
制御回路への 帰還手段を設け、前記電流供給回路が非動作状態になれ
ば前記制御回路も非動作状態になることを特徴とするス
イッチング装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60038899A JP2779411B2 (ja) | 1985-03-01 | 1985-03-01 | スイツチング装置 |
| US06/833,616 US4716305A (en) | 1985-03-01 | 1986-02-27 | Switching device having a feedback means for rendering a control circuit inoperative in response to a current supply circuit being inoperative |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60038899A JP2779411B2 (ja) | 1985-03-01 | 1985-03-01 | スイツチング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61199323A true JPS61199323A (ja) | 1986-09-03 |
| JP2779411B2 JP2779411B2 (ja) | 1998-07-23 |
Family
ID=12538042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60038899A Expired - Lifetime JP2779411B2 (ja) | 1985-03-01 | 1985-03-01 | スイツチング装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4716305A (ja) |
| JP (1) | JP2779411B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5201681A (en) * | 1987-02-06 | 1993-04-13 | Canon Kabushiki Kaisha | Method of emitting electrons |
| JP2774189B2 (ja) * | 1989-11-22 | 1998-07-09 | キヤノン株式会社 | 直結型ベース接地増幅器及び該増幅器を含む回路装置、半導体装置並びに情報処理装置 |
| JP2637618B2 (ja) * | 1989-11-22 | 1997-08-06 | キヤノン株式会社 | 定電流回路及び該回路を含む半導体集積回路装置及び該装置を搭載した装置 |
| US5278516A (en) * | 1990-11-19 | 1994-01-11 | Canon Kabushiki Kaisha | Buffer circuit |
| JP2921968B2 (ja) * | 1990-11-19 | 1999-07-19 | キヤノン株式会社 | 比較器 |
| JP3110502B2 (ja) * | 1991-07-31 | 2000-11-20 | キヤノン株式会社 | カレント・ミラー回路 |
| US5245222A (en) * | 1992-02-28 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for buffering electrical signals |
| JP3318365B2 (ja) * | 1992-10-20 | 2002-08-26 | 富士通株式会社 | 定電圧回路 |
| JP2570185B2 (ja) * | 1994-07-08 | 1997-01-08 | 日本電気株式会社 | サンプルホールド回路 |
| FR2728744B1 (fr) * | 1994-12-21 | 1997-03-14 | Sgs Thomson Microelectronics | Circuit de fourniture de tension extremum |
| JPH09200031A (ja) * | 1996-01-19 | 1997-07-31 | Canon Inc | 相補型トランジスタ出力回路 |
| DE69917822T2 (de) * | 1998-02-23 | 2005-06-16 | Canon K.K. | Operationsverstärker |
| JP3315652B2 (ja) | 1998-09-07 | 2002-08-19 | キヤノン株式会社 | 電流出力回路 |
| JP3478760B2 (ja) | 1999-05-19 | 2003-12-15 | キヤノン株式会社 | 信号処理回路及びそれの駆動方法並びに放射線撮像システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148430U (ja) * | 1978-04-06 | 1979-10-16 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3573595A (en) * | 1969-05-28 | 1971-04-06 | Venus Scient Inc | Constant current feedback regulator with adjustable impedance for maintaining constant current |
| US3881150A (en) * | 1972-11-20 | 1975-04-29 | Motorola Inc | Voltage regulator having a constant current controlled, constant voltage reference device |
| US4540893A (en) * | 1983-05-31 | 1985-09-10 | General Electric Company | Controlled switching of non-regenerative power semiconductors |
-
1985
- 1985-03-01 JP JP60038899A patent/JP2779411B2/ja not_active Expired - Lifetime
-
1986
- 1986-02-27 US US06/833,616 patent/US4716305A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148430U (ja) * | 1978-04-06 | 1979-10-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4716305A (en) | 1987-12-29 |
| JP2779411B2 (ja) | 1998-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2925470B2 (ja) | 直列制御形レギュレータ | |
| JPS61199323A (ja) | スイツチング装置 | |
| JPS61230411A (ja) | 電気回路 | |
| JPH06180616A (ja) | 基準電圧発生回路 | |
| JPH0670487A (ja) | 電源切替回路 | |
| JP2900373B2 (ja) | 演算増幅器 | |
| JPH046275Y2 (ja) | ||
| JP2776034B2 (ja) | 定電流回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH0321082Y2 (ja) | ||
| JPH0545079Y2 (ja) | ||
| JPH03220816A (ja) | Ｅｃｌ―ｔｔｌ変換回路 | |
| JPH11202004A (ja) | コンパレータ回路 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPS6126848B2 (ja) | ||
| JPH0476536B2 (ja) | ||
| JPH0472410B2 (ja) | ||
| JPH0934573A (ja) | 起動回路 | |
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JP2605803Y2 (ja) | 過負荷検知回路 | |
| JPH0476537B2 (ja) | ||
| JPH03238512A (ja) | 安定化電源回路の起動装置 | |
| JPH11149322A (ja) | 電圧安定化回路 | |
| JPH03232005A (ja) | 起動回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |