JP2637618B2 - 定電流回路及び該回路を含む半導体集積回路装置及び該装置を搭載した装置 - Google Patents
定電流回路及び該回路を含む半導体集積回路装置及び該装置を搭載した装置Info
- Publication number
- JP2637618B2 JP2637618B2 JP2301092A JP30109290A JP2637618B2 JP 2637618 B2 JP2637618 B2 JP 2637618B2 JP 2301092 A JP2301092 A JP 2301092A JP 30109290 A JP30109290 A JP 30109290A JP 2637618 B2 JP2637618 B2 JP 2637618B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant current
- transistor
- base
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Optical Recording Or Reproduction (AREA)
- Amplifiers (AREA)
- Optical Head (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、定電流回路及び該回路を含む半導体集積回
路装置及び該装置を搭載した装置に関する。
路装置及び該装置を搭載した装置に関する。
［従来技術及び発明が解決しようとする課題］ 従来、半導体集積回路において使用される定電流回路
としては、第１図（ａ）に示したものが知られている。
としては、第１図（ａ）に示したものが知られている。
第１図（ａ）において、T1〜TnはNPNトランジスタ、T
a,TbはトランジスタT1〜Tnに定電流を供給するためのNP
Nトランジスタ、R0〜Rnは抵抗、１は電源に接続される
配線である電源ライン、２は接地電位に保持される配線
であるGNDライン、３は定流電源、６はトランジスタT1
〜Tnに定電流を与えるためのベースラインである。
a,TbはトランジスタT1〜Tnに定電流を供給するためのNP
Nトランジスタ、R0〜Rnは抵抗、１は電源に接続される
配線である電源ライン、２は接地電位に保持される配線
であるGNDライン、３は定流電源、６はトランジスタT1
〜Tnに定電流を与えるためのベースラインである。
第１図（ａ）に示した定電流回路は、回路1,2に対し
て接続される各トランジスタT1〜Tnに定電流を流すため
にNPNトランジスタT1〜Tnのベース・ラインが共通化さ
れ、同バイアスされているという特徴を有している。
て接続される各トランジスタT1〜Tnに定電流を流すため
にNPNトランジスタT1〜Tnのベース・ラインが共通化さ
れ、同バイアスされているという特徴を有している。
しかしながら、第１図（ａ）に示した定電流回路に
は、回路ブロック１と回路ブロック２とが干渉してしま
うという改善すべき技術課題があった。これは、NPNト
ランジスタT1〜Tnのベースラインが共通化されているた
めである。
は、回路ブロック１と回路ブロック２とが干渉してしま
うという改善すべき技術課題があった。これは、NPNト
ランジスタT1〜Tnのベースラインが共通化されているた
めである。
また、この課題を解決するために、干渉させたくない
回路同士をPNPトランジスタの定電流源によって分離し
た定電流源回路も、従来より知られている。このような
定電流回路の一例を第１図（ｂ）に示す。第１図（ｂ）
において、７および７′はPNPトランジスタである。
回路同士をPNPトランジスタの定電流源によって分離し
た定電流源回路も、従来より知られている。このような
定電流回路の一例を第１図（ｂ）に示す。第１図（ｂ）
において、７および７′はPNPトランジスタである。
本発明者の知見によれば、第１図（ｂ）に示した定電
流回路といえども、数10〜数100kHZ程度の周波数では問
題とならなかったものも、数MHZ以上の高周波となる
と、回路ブロック１と回路ブロック２とが干渉してしま
い、その干渉の影響により正確な回路動作を保証するこ
とはできなかった。本発明者の数多くの実験と検討の結
果、これは、PNPトランジスタ7.7′／コレクタ・ベース
間の寄生容量CBCによるものであると思われる。このよ
うに、干渉の影響が大きい数MHZ以上の高周波領域で
は、この課題を解決する技術手段が必要であることが判
明したのである。
流回路といえども、数10〜数100kHZ程度の周波数では問
題とならなかったものも、数MHZ以上の高周波となる
と、回路ブロック１と回路ブロック２とが干渉してしま
い、その干渉の影響により正確な回路動作を保証するこ
とはできなかった。本発明者の数多くの実験と検討の結
果、これは、PNPトランジスタ7.7′／コレクタ・ベース
間の寄生容量CBCによるものであると思われる。このよ
うに、干渉の影響が大きい数MHZ以上の高周波領域で
は、この課題を解決する技術手段が必要であることが判
明したのである。
［課題を解決するための手段］ 本発明の定電流回路は、複数の駆動回路により複数の
回路ブロックを駆動する為の定電流を供給する定電流回
路において、 ベースが共通に接続され、前記複数の駆動回路に電流
を供給する為の複数のトランジスタと、 前記複数のトランジスタのベースに所定の電圧を供給
する為のバイアス回路と、 を有し、前記複数のトランジスタのエミッタが前記複数
の駆動回路に接続されていることを特徴とする。
回路ブロックを駆動する為の定電流を供給する定電流回
路において、 ベースが共通に接続され、前記複数の駆動回路に電流
を供給する為の複数のトランジスタと、 前記複数のトランジスタのベースに所定の電圧を供給
する為のバイアス回路と、 を有し、前記複数のトランジスタのエミッタが前記複数
の駆動回路に接続されていることを特徴とする。
また、本発明の定電流回路は、前記駆動回路がカレン
トミラー回路であることを特徴とする。
トミラー回路であることを特徴とする。
さらに、本発明の定電流回路は、前記バイアス手段
と、前記複数のトランジスタとが、前記カレントミラー
回路とは別のカレントミラー回路を構成していることを
特徴とする。
と、前記複数のトランジスタとが、前記カレントミラー
回路とは別のカレントミラー回路を構成していることを
特徴とする。
さらに、本発明の定電流回路は、前記バイアス回路が
ベース・コレクタ間の短絡されたトランジスタの複数を
含むことを特徴とする。
ベース・コレクタ間の短絡されたトランジスタの複数を
含むことを特徴とする。
さらに、本発明の定電流回路は、前記バイアス回路が
ベース・コレクタ間の短絡された第１のトランジスタ
と、該第１のトランジスタのエミッタにコレクタが接続
された第２のトランジスタ及び該第１のトランジスタの
エミッタにベースが接続された第３のトランジスタと、
を含むことを特徴とする。
ベース・コレクタ間の短絡された第１のトランジスタ
と、該第１のトランジスタのエミッタにコレクタが接続
された第２のトランジスタ及び該第１のトランジスタの
エミッタにベースが接続された第３のトランジスタと、
を含むことを特徴とする。
本発明の半導体集積回路装置は、前記定電流回路がシ
リコン基板上に形成されていることを特徴とする。
リコン基板上に形成されていることを特徴とする。
本発明の装置は、前記半導体集積回路装置を含む信号
処理手段と、 記録媒体を保持する保持手段と、 該記録媒体に対して情報の記録動作及び／又は情報の
再生動作を行う為のヘッドと、 を有することを特徴とする。
処理手段と、 記録媒体を保持する保持手段と、 該記録媒体に対して情報の記録動作及び／又は情報の
再生動作を行う為のヘッドと、 を有することを特徴とする。
［作用］ 本発明によれば、GNDを基準とした定電圧回路を設
け、コレクタ・ベース接合よりも寄生容量の小さいエミ
ッタ・ベース接合を介在させて定電圧化したバイアスラ
インを構成したので、回路相互間の干渉を現象させるこ
とができる。
け、コレクタ・ベース接合よりも寄生容量の小さいエミ
ッタ・ベース接合を介在させて定電圧化したバイアスラ
インを構成したので、回路相互間の干渉を現象させるこ
とができる。
［実施例］ 以下、本発明の実施例について、図を用いて説明す
る。
る。
（実施例１） 本発明の第１の実施例について、第２図（ａ），
（ｂ）を用いて説明する。
（ｂ）を用いて説明する。
第２図（ａ）は基本的な回路構成を示し、第２図
（ｂ）は本実施例の特徴を理解し易いように、駆動すべ
き回路1,2を含めて示した図であり、前述した第１図
（ｂ）と対応させている。
（ｂ）は本実施例の特徴を理解し易いように、駆動すべ
き回路1,2を含めて示した図であり、前述した第１図
（ｂ）と対応させている。
第２図において、１は電源ライン、２はGNDライン、
３は定電流源である。CBEはベースエミッタ内の寄生容
量である。
３は定電流源である。CBEはベースエミッタ内の寄生容
量である。
Q11〜Qn1は、光学ヘッドや磁気ヘッドの駆動回路など
を干渉させたくない回路を互いに分離するためのNPNト
ランジスタである。NPNトランジスタQ11〜Qn1のベース
は、それぞれ、バイアス電圧を与えるNPNトランジスタQ
3のコレクタ、ベースおよび定電流源３の一端に接続さ
れている。また、NPNトランジスタQ11〜Qn1のコレクタ
は、それぞれ電源ライン１に接続されている。
を干渉させたくない回路を互いに分離するためのNPNト
ランジスタである。NPNトランジスタQ11〜Qn1のベース
は、それぞれ、バイアス電圧を与えるNPNトランジスタQ
3のコレクタ、ベースおよび定電流源３の一端に接続さ
れている。また、NPNトランジスタQ11〜Qn1のコレクタ
は、それぞれ電源ライン１に接続されている。
R11〜Rn1は抵抗であり、それぞれ、一端がNPNトラン
ジスタQ11〜Qn1のエミッタに接続され、他端はそれぞれ
NPNトランジスタQ12〜Qn2のベースおよびQ13〜Qn3のコ
レクタに接続されている。
ジスタQ11〜Qn1のエミッタに接続され、他端はそれぞれ
NPNトランジスタQ12〜Qn2のベースおよびQ13〜Qn3のコ
レクタに接続されている。
NPNトランジスタQ13〜Qn3のエミッタはそれぞれ抵抗R
12〜Rn2の一端に接続され、抵抗R12〜Rn2の他端はそれ
ぞれGNDライン２に接続されている。
12〜Rn2の一端に接続され、抵抗R12〜Rn2の他端はそれ
ぞれGNDライン２に接続されている。
定電流源３、トランジスタQ0〜Q3および抵抗R0は定電
圧回路を形成し、トランジスタQ11〜Qn1のベースとGND
ライン２との電位差を一定に保つためのものである。ト
ランジスタQ3のエミッタはトランジスタQ2のコレクタお
よびベースに接続され、トランジスタQ2のエミッタはト
ランジスタQ1のコレクタおよびベースに接続され、トラ
ンジスタQ1のエミッタはトランジスタQ0のコレクタおよ
びベースに接続され、さらに、トランジスタQ0のエミッ
タは抵抗R0の一端に接続され、抵抗R0の他端は接地され
ている。
圧回路を形成し、トランジスタQ11〜Qn1のベースとGND
ライン２との電位差を一定に保つためのものである。ト
ランジスタQ3のエミッタはトランジスタQ2のコレクタお
よびベースに接続され、トランジスタQ2のエミッタはト
ランジスタQ1のコレクタおよびベースに接続され、トラ
ンジスタQ1のエミッタはトランジスタQ0のコレクタおよ
びベースに接続され、さらに、トランジスタQ0のエミッ
タは抵抗R0の一端に接続され、抵抗R0の他端は接地され
ている。
６は回路ブロック1,2等を駆動するための定電流を与
えるために設けられたバイアス・ラインであり、第１図
（ａ）のT1〜Tn及び第１図（ｂ）のT11〜T1n,T21〜T2n
に相当する駆動回路をQ13,Q23とカレント・ミラーを構
成する複数のNPNトランジスタ（第２図（ｂ）におけるT
11〜T1n,T21〜T2n）のベースと接続されている。
えるために設けられたバイアス・ラインであり、第１図
（ａ）のT1〜Tn及び第１図（ｂ）のT11〜T1n,T21〜T2n
に相当する駆動回路をQ13,Q23とカレント・ミラーを構
成する複数のNPNトランジスタ（第２図（ｂ）におけるT
11〜T1n,T21〜T2n）のベースと接続されている。
第２図に示した定電流回路において、定電流源３の電
流をＩ［mA］とし、NPNトランジスタQ11〜Qn1のエミッ
タ電流をI1〜In［mA］とすると、ダイオード接続された
NPNトランジスタQ1,Q2,Q3の順方向電圧と、NPNトランジ
スタQ11、Q12,Q13〜Qn1,Qn2,Qn3の順方向電圧が打ち消
し合うため、次式が成立する。
流をＩ［mA］とし、NPNトランジスタQ11〜Qn1のエミッ
タ電流をI1〜In［mA］とすると、ダイオード接続された
NPNトランジスタQ1,Q2,Q3の順方向電圧と、NPNトランジ
スタQ11、Q12,Q13〜Qn1,Qn2,Qn3の順方向電圧が打ち消
し合うため、次式が成立する。
R0・I0＋VBE(Q0)＝（R11＋R12）I1＝（R21＋R22）I2＝
・・・＝（Rn1＋Rn2）In ここで、R0、I0を適当な値に選ぶことによって、上記
左辺の値をバンドギャップ電圧値とすることができる。
すなわち、バンドギャップ電圧をVBGとすると、 （Rn1＋Rn2）In＝VBG ［VBG＝1.2〜1.3V（単結晶Siのバンドギャップ電圧）］ 従って、 In＝VBG/Rn1＋Rn2 （但し、R0＝R12＝R22＝・・・Rn2） となり、定電流値を決定することができる。
・・・＝（Rn1＋Rn2）In ここで、R0、I0を適当な値に選ぶことによって、上記
左辺の値をバンドギャップ電圧値とすることができる。
すなわち、バンドギャップ電圧をVBGとすると、 （Rn1＋Rn2）In＝VBG ［VBG＝1.2〜1.3V（単結晶Siのバンドギャップ電圧）］ 従って、 In＝VBG/Rn1＋Rn2 （但し、R0＝R12＝R22＝・・・Rn2） となり、定電流値を決定することができる。
このように、本実施例では、定電流源３、トランジス
タQ0〜Q3および抵抗R0により、GNDライン２を基準とし
た定電圧回路を形成し、バイアス・ラインにカレント・
ミラーを構成する複数のNPNトランジスタのエミッタ・
ベース間容量が介在するよう構成した。従って、エミッ
タ・ベース間容量がコレクタ・ベース間容量より通常１
桁以上小さいので、従来の定電流回路よりも格段に、ノ
イズの影響を小さくことができた。
タQ0〜Q3および抵抗R0により、GNDライン２を基準とし
た定電圧回路を形成し、バイアス・ラインにカレント・
ミラーを構成する複数のNPNトランジスタのエミッタ・
ベース間容量が介在するよう構成した。従って、エミッ
タ・ベース間容量がコレクタ・ベース間容量より通常１
桁以上小さいので、従来の定電流回路よりも格段に、ノ
イズの影響を小さくことができた。
例えば回路ブロック1,2を駆動信号のピークtoピーク
が4V,10MH2の駆動信号を扱う回路とした場合にも、その
信号に干渉の影響は見られなかった。
が4V,10MH2の駆動信号を扱う回路とした場合にも、その
信号に干渉の影響は見られなかった。
なお、本実施例ではNPNトランジスタを用いて定電流
回路を構成した場合について説明したが、PNトＰランジ
スタを用いて対称の回路を構成した場合にも同様の効果
が得られることは明らかである。
回路を構成した場合について説明したが、PNトＰランジ
スタを用いて対称の回路を構成した場合にも同様の効果
が得られることは明らかである。
（実施例２） 次に、本発明の第２の実施例について、第３図
（ａ），（ｂ）を用いて説明する。第３図（ａ）におい
て、第２図と同じ符号を付したものは、それぞれ同じも
のを示す。第３図（ｂ）は第３図（ａ）で示す回路に駆
動すべき回路としての回路１及び回路２を付加したもの
であり、第１図（ｂ）に対応させて本実施例の特徴を理
解し易くする為の回路図である。第３図に示した定電流
回路においては、NPNトランジスタQ1,Q2,Q3および抵抗R
1,R2により、定電流Ｉが定電圧に交換される。すなわ
ち、NPNトランジスタQ3の短絡されているベース・コレ
クタの電位VBは、 VB＝R1I＋VBE(Q1)＋VBE(Q2)＋VBE(Q3) によって与えられる。なお、抵抗R2はNPNトランジスタQ
2の動作保障のためのものである。
（ａ），（ｂ）を用いて説明する。第３図（ａ）におい
て、第２図と同じ符号を付したものは、それぞれ同じも
のを示す。第３図（ｂ）は第３図（ａ）で示す回路に駆
動すべき回路としての回路１及び回路２を付加したもの
であり、第１図（ｂ）に対応させて本実施例の特徴を理
解し易くする為の回路図である。第３図に示した定電流
回路においては、NPNトランジスタQ1,Q2,Q3および抵抗R
1,R2により、定電流Ｉが定電圧に交換される。すなわ
ち、NPNトランジスタQ3の短絡されているベース・コレ
クタの電位VBは、 VB＝R1I＋VBE(Q1)＋VBE(Q2)＋VBE(Q3) によって与えられる。なお、抵抗R2はNPNトランジスタQ
2の動作保障のためのものである。
このような回路構成により、Q13、Q23・・・Qn3のベ
ース電位は一定電位となり、次式が成立する。
ース電位は一定電位となり、次式が成立する。
VB＝R1I1＋VBE(Q1)＋VBE(Q2)＋VBE(Q3) ＝Rn1In＋VBE(Qn1)＋VBE(n2)＋VBE(n3) ここで、NPNトランジスタの電流増幅率が充分大き
く、したがって、バイアス電流を供給するQ2,Q12,Qn2の
VBEが同じであり、かつ、Q1,Q3のコレクタ電流、・・・
Qn1,Qn3のコレクタ電流がそれぞれ同じであるとする
と、上式は、 R1I1＋2VBE(Q1)＝Rn1In＋2VBE(Qn1) となり、定電流値Inは、次式で求められる。
く、したがって、バイアス電流を供給するQ2,Q12,Qn2の
VBEが同じであり、かつ、Q1,Q3のコレクタ電流、・・・
Qn1,Qn3のコレクタ電流がそれぞれ同じであるとする
と、上式は、 R1I1＋2VBE(Q1)＝Rn1In＋2VBE(Qn1) となり、定電流値Inは、次式で求められる。
RnIn＋kT/q・ln・In/I1＝R1I1 以上のように定電流回路を構成した場合も、従来の定
電流回路ようにカレント・ミラーを構成する複数のNPN
トランジスタのコレクタ・ベース間容量が介在せず、エ
ミッタ・ベース間容量CBEが介在することになるので、
実施例１と同様の効果を得ることができる。
電流回路ようにカレント・ミラーを構成する複数のNPN
トランジスタのコレクタ・ベース間容量が介在せず、エ
ミッタ・ベース間容量CBEが介在することになるので、
実施例１と同様の効果を得ることができる。
また、本実施例ではNPNトランジスタを用いて定電流
回路を構成した場合について説明したが、PNPトランジ
スタを用いて対称の回路を構成した場合にも同様の効果
が得られることは明らかである。
回路を構成した場合について説明したが、PNPトランジ
スタを用いて対称の回路を構成した場合にも同様の効果
が得られることは明らかである。
第４図は、上述した定電流回路を含む半導体集積回路
装置である。該装置は半導体プロセス技術により単結晶
シリコン基板上に回路を形成し、該回路と、外部回路と
接続する為のリード端子31と、をワイヤボンディングに
より金の細線で結線してセラミックパッケージ32に収納
したものである。
装置である。該装置は半導体プロセス技術により単結晶
シリコン基板上に回路を形成し、該回路と、外部回路と
接続する為のリード端子31と、をワイヤボンディングに
より金の細線で結線してセラミックパッケージ32に収納
したものである。
第５図は、上述した定電流回路を含む半導体集積回路
装置を搭載した装置を示す模式図である。ここでは光デ
ィスクを利用する記録再生装置を例に挙げて説明する。
装置を搭載した装置を示す模式図である。ここでは光デ
ィスクを利用する記録再生装置を例に挙げて説明する。
第５図において、121は記録媒体としての光ディスク
を示す。この光ディスク121は、記録媒体を保持する保
持手段としてのターンテーブル上に載置され、スピンド
ルモータ122によって回転される。回転した光ディスク1
21に対して、その半径方向に移動可能に光ヘッド123が
設けられている。光ヘッド123は、内蔵した半導体レー
ザ124より、光ディスクに向けて光ビームを出射する。
出射された光ビームはコリメータレンズ125で平行光と
され、ビームスプリッタ126を透過して、対物レンズ127
で光ディスク上に微小なスポットとして結像される。こ
の光ビームによって、光ディスク121に、情報の記録及
び／又は再生が行われる。
を示す。この光ディスク121は、記録媒体を保持する保
持手段としてのターンテーブル上に載置され、スピンド
ルモータ122によって回転される。回転した光ディスク1
21に対して、その半径方向に移動可能に光ヘッド123が
設けられている。光ヘッド123は、内蔵した半導体レー
ザ124より、光ディスクに向けて光ビームを出射する。
出射された光ビームはコリメータレンズ125で平行光と
され、ビームスプリッタ126を透過して、対物レンズ127
で光ディスク上に微小なスポットとして結像される。こ
の光ビームによって、光ディスク121に、情報の記録及
び／又は再生が行われる。
一方、光ディスク121によって反射された光は、再び
対物レンズ127を通り、ビームスプリッタ126で人射光ビ
ームを分離される。分離された反射光は、直交する２方
向で結像位置の異なるアナモフィック光学系129を通っ
て、光電変換素子130で受光される。光電変換素子130
は、複数の光センサ部から成り、この光センサ部の出力
電流を、信号処理回路131で電流−電圧変換し、変換さ
れた電圧からエラー信号検出回路140によって、フォー
カシングエラー信号およびトラッキングエラー信号が生
成される。
対物レンズ127を通り、ビームスプリッタ126で人射光ビ
ームを分離される。分離された反射光は、直交する２方
向で結像位置の異なるアナモフィック光学系129を通っ
て、光電変換素子130で受光される。光電変換素子130
は、複数の光センサ部から成り、この光センサ部の出力
電流を、信号処理回路131で電流−電圧変換し、変換さ
れた電圧からエラー信号検出回路140によって、フォー
カシングエラー信号およびトラッキングエラー信号が生
成される。
ここで、フォーカシングエラー信号は、光ディスクに
照射される光ビームを正確にディスク上に合焦させるた
めのものである。光ヘッド123内に設けられたアクチュ
エータ128は、このフォーカシングエラー信号に従って
対物レンズ127をその光軸方向に駆動し、フォーカシン
グ制御を行う。トラッキングエラー信号は、光ディスク
121に同心円状或いはスパイラル状に形成された情報ト
ラックを、光ビームが正確にトレースするように制御す
るためのものである。このトラッキングエラー信号も、
アクチュエータ128にフィードバックされ、対物レンズ1
27を情報トラックを横切る方向に駆動するのに用いられ
る。以下、このようなエラー信号を検出する方法を説明
する。
照射される光ビームを正確にディスク上に合焦させるた
めのものである。光ヘッド123内に設けられたアクチュ
エータ128は、このフォーカシングエラー信号に従って
対物レンズ127をその光軸方向に駆動し、フォーカシン
グ制御を行う。トラッキングエラー信号は、光ディスク
121に同心円状或いはスパイラル状に形成された情報ト
ラックを、光ビームが正確にトレースするように制御す
るためのものである。このトラッキングエラー信号も、
アクチュエータ128にフィードバックされ、対物レンズ1
27を情報トラックを横切る方向に駆動するのに用いられ
る。以下、このようなエラー信号を検出する方法を説明
する。
第６図（ａ）〜第６図（ｃ）は、第５図々示の光電変
換素子130の正面図である。光電変換素子は、４つの光
センサ部106,107,108,109から構成され、その受光部に
は、斜線部で示すように光ディスクからの反射光がスポ
ット110として入射する。このスポット110の形状は、光
ディスクに照射される光ビームの合焦状態に応じて変化
する。光ビームが正確にディスク上に結像されている場
合には、第６図（ａ）のように円形のスポット110が形
成され、光センサ部106〜109からは互いに等しい電流が
出力される。光ビームが、ディスクの手前で結像した場
合およびディスクの後側で結像した場合には、スポット
110は夫々第６図（ｂ）および第６図（ｃ）に示すよう
に楕円状となる。従って、光センサ部107および108の出
力の和と、光センサ部106および109の出力の和との差信
号からフォーカシングエラー信号を得ることが出来る。
換素子130の正面図である。光電変換素子は、４つの光
センサ部106,107,108,109から構成され、その受光部に
は、斜線部で示すように光ディスクからの反射光がスポ
ット110として入射する。このスポット110の形状は、光
ディスクに照射される光ビームの合焦状態に応じて変化
する。光ビームが正確にディスク上に結像されている場
合には、第６図（ａ）のように円形のスポット110が形
成され、光センサ部106〜109からは互いに等しい電流が
出力される。光ビームが、ディスクの手前で結像した場
合およびディスクの後側で結像した場合には、スポット
110は夫々第６図（ｂ）および第６図（ｃ）に示すよう
に楕円状となる。従って、光センサ部107および108の出
力の和と、光センサ部106および109の出力の和との差信
号からフォーカシングエラー信号を得ることが出来る。
一方、スポット110には、ディスクに照射される光ビ
ームと情報トラックとの位置関係に応じた明暗パターン
が形成されている。また、光センサ部106,107と光セン
サ部108,109との境界線は、反射光による情報トラック
の像の長手方向に対し、平行に設けられている。従っ
て、光センサ部106および107の出力の和信号と、光セン
サ部108および109の出力の和信号とを差分することによ
って、トラッキングエラー信号が検出される。
ームと情報トラックとの位置関係に応じた明暗パターン
が形成されている。また、光センサ部106,107と光セン
サ部108,109との境界線は、反射光による情報トラック
の像の長手方向に対し、平行に設けられている。従っ
て、光センサ部106および107の出力の和信号と、光セン
サ部108および109の出力の和信号とを差分することによ
って、トラッキングエラー信号が検出される。
第７図は、上記光電変換素子の出力電流を電圧に変換
する、従来の信号処理回路中の一回路構成を示す図であ
る。第７図において、111,112,113,114は、夫々差動増
幅器、115,116,117,118は、夫々同一の抵抗値Ｒを持つ
抵抗である。フォトダイオード等から成る光センサ部10
6,107,108,109を流れる電流i6,i7,i8,i9は、この回路に
よって、各々の電流量に対応した電圧に変換される。演
算増幅器111,112,113,114の出力電力を夫々V9,V8,V7,V6
とすると、V6＝Ｒ・i6,V7＝Ｒ・i7,V8＝Ｒ・i8,V9＝Ｒ
・i9の関係を満足する。
する、従来の信号処理回路中の一回路構成を示す図であ
る。第７図において、111,112,113,114は、夫々差動増
幅器、115,116,117,118は、夫々同一の抵抗値Ｒを持つ
抵抗である。フォトダイオード等から成る光センサ部10
6,107,108,109を流れる電流i6,i7,i8,i9は、この回路に
よって、各々の電流量に対応した電圧に変換される。演
算増幅器111,112,113,114の出力電力を夫々V9,V8,V7,V6
とすると、V6＝Ｒ・i6,V7＝Ｒ・i7,V8＝Ｒ・i8,V9＝Ｒ
・i9の関係を満足する。
第８図は、第７図々示の信号処理回路の出力電圧か
ら、前述のフォーカシングエラー信号およびトラッキン
グエラー信号を検出する為のエラー信号検出回路であ
る。この回路は、加算増幅器132,133,134,135,138と、
差動増幅器136,137とから構成されている。フォーカシ
ングエラー信号SAFは、差動増幅器137より、（V7＋V8）
−（V6＋V9）の出力として得られる。一方、トラッキン
グエラー信号SATは、（V6＋V7）−（V8＋V9）として、
差動増幅器136より出力される。また、加算増幅器138か
らは、V6＋V7＋V8＋V9の和信号SRFが出力される。この
和信号SRFは、４つの光センサ部の総受光光量に比例す
る信号である。和信号SRFは、例えばフォーカシング制
御を引き込む際に、ディスク面が合焦位置近傍に来たこ
とを検出するのに用いられる。また、ディスクに照射さ
れた光ビームが、情報トラック上に位置するのか、情報
トラックの間の領域に位置するのかを判断（所謂オン・
ランドかオン・グループかの判定）するのに用いられ
る。更に、再生モード、即ち、光ディスクにすでに記録
された情報を再生する場合には、この和信号SRFから情
報信号を再生することも出来る。
ら、前述のフォーカシングエラー信号およびトラッキン
グエラー信号を検出する為のエラー信号検出回路であ
る。この回路は、加算増幅器132,133,134,135,138と、
差動増幅器136,137とから構成されている。フォーカシ
ングエラー信号SAFは、差動増幅器137より、（V7＋V8）
−（V6＋V9）の出力として得られる。一方、トラッキン
グエラー信号SATは、（V6＋V7）−（V8＋V9）として、
差動増幅器136より出力される。また、加算増幅器138か
らは、V6＋V7＋V8＋V9の和信号SRFが出力される。この
和信号SRFは、４つの光センサ部の総受光光量に比例す
る信号である。和信号SRFは、例えばフォーカシング制
御を引き込む際に、ディスク面が合焦位置近傍に来たこ
とを検出するのに用いられる。また、ディスクに照射さ
れた光ビームが、情報トラック上に位置するのか、情報
トラックの間の領域に位置するのかを判断（所謂オン・
ランドかオン・グループかの判定）するのに用いられ
る。更に、再生モード、即ち、光ディスクにすでに記録
された情報を再生する場合には、この和信号SRFから情
報信号を再生することも出来る。
本実施例1,2で示した定電流回路を含む半導体集積回
路装置は信号のピーク検出器として前述した信号処理回
路131の一部を構成する。
路装置は信号のピーク検出器として前述した信号処理回
路131の一部を構成する。
［発明の効果］ 以上、詳細に説明したように、本実施例によれば、ト
ランジスタのベース・エミッタの順方向電圧を用いるこ
とによって独立させたい回路ブロックの定電流源を分離
させることにより、回路ブロック間の干渉を減少させる
ことができる。
ランジスタのベース・エミッタの順方向電圧を用いるこ
とによって独立させたい回路ブロックの定電流源を分離
させることにより、回路ブロック間の干渉を減少させる
ことができる。
従って、本発明によれば、正確な動作を保証し得る定
電流回路を提供することができる。
電流回路を提供することができる。
そして、記録再生装置に搭載されて良好な信号処理を
行わしめる。
行わしめる。
第１図（ａ）および第１図（ｂ）は従来の定電流回路の
構成を示す回路図、 第２図（ａ），（ｂ）は本発明の１実施例に係る定電流
回路の構成を示す回路図、 第３図（ａ），（ｂ）は本発明の第２の実施例に係る定
電流回路の構成を示す回路図、 第４図は本発明による半導体集積回路装置を示す模式
図、 第５図は本発明による装置の一例としての記録再生装置
を示す模式図、 第６図（ａ）〜（ｃ）は第５図における光電変換素子の
模式的正面図、 第７図は第５図における信号処理回路の一部分を示す模
式図、 第８図は第５図におけるエラー信号検出回路を示す模式
図である。 （符号の説明） １……電源ライン、２……GNDライン、３……定電流
源、６……バイアスライン、7,7′……PNPトランジス
タ、31……リード端子、32……セラミックパッケージ、
106〜109……光センサ部、110……スポット、111〜114
……差動増幅器、115〜118……抵抗、121……光ディス
ク、122……スピンドルモータ、123……光ヘッド、124
……半導体レーザ、125……コリメータレンズ、126……
ビームスプリッタ、127……対物レンズ、128……アクチ
ュエータ、129……アナモフィック光学系、130……光電
変換素子、131……信号処理回路、132〜135,138……加
算増幅器、136,137差動増幅器、140……エラー信号検出
回路。
構成を示す回路図、 第２図（ａ），（ｂ）は本発明の１実施例に係る定電流
回路の構成を示す回路図、 第３図（ａ），（ｂ）は本発明の第２の実施例に係る定
電流回路の構成を示す回路図、 第４図は本発明による半導体集積回路装置を示す模式
図、 第５図は本発明による装置の一例としての記録再生装置
を示す模式図、 第６図（ａ）〜（ｃ）は第５図における光電変換素子の
模式的正面図、 第７図は第５図における信号処理回路の一部分を示す模
式図、 第８図は第５図におけるエラー信号検出回路を示す模式
図である。 （符号の説明） １……電源ライン、２……GNDライン、３……定電流
源、６……バイアスライン、7,7′……PNPトランジス
タ、31……リード端子、32……セラミックパッケージ、
106〜109……光センサ部、110……スポット、111〜114
……差動増幅器、115〜118……抵抗、121……光ディス
ク、122……スピンドルモータ、123……光ヘッド、124
……半導体レーザ、125……コリメータレンズ、126……
ビームスプリッタ、127……対物レンズ、128……アクチ
ュエータ、129……アナモフィック光学系、130……光電
変換素子、131……信号処理回路、132〜135,138……加
算増幅器、136,137差動増幅器、140……エラー信号検出
回路。
Claims (7)
- 【請求項１】複数の駆動回路により複数の回路ブロック
を駆動する為の定電流を供給する定電流回路において、 ベースが共通に接続され、前記複数の駆動回路に電流を
供給する為の複数のトランジスタと、 前記複数のトランジスタのベースに所定の電圧を供給す
る為のバイアス回路と、 を有し、前記複数のトランジスタのエミッタが前記複数
の駆動回路に接続されていることを特徴とする定電流回
路。 - 【請求項２】前記駆動回路はカレントミラー回路である
請求項１記載の定電流回路。 - 【請求項３】前記バイアス手段と、前記複数のトランジ
スタとは、前記カレントミラー回路とは別のカレントミ
ラー回路を構成していることを特徴とする請求項２記載
の定電流回路。 - 【請求項４】前記バイアス回路はベース・コレクタ間の
短絡されたトランジスタの複数を含む請求項１記載の定
電流回路。 - 【請求項５】前記バイアス回路はベース・コレクタ間の
短絡された第１のトランジスタと、該第１のトランジス
タのエミッタにコレクタが接続された第２のトランジス
タ及び該第１のトランジスタのエミッタにベースが接続
された第３のトランジスタと、を含む請求項１記載の定
電流回路。 - 【請求項６】請求項１に記載の定電流回路がシリコン基
体上に形成されていることを特徴とする半導体集積回路
装置。 - 【請求項７】請求項６に記載の半導体集積回路装置を含
む信号処理回路と、 記録媒体を保持する保持手段と、 該記録媒体に対して情報の記録動作及び／又は情報の再
生動作を行う為のヘッドと、 を有する装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2301092A JP2637618B2 (ja) | 1989-11-22 | 1990-11-08 | 定電流回路及び該回路を含む半導体集積回路装置及び該装置を搭載した装置 |
| US08/483,883 US5570009A (en) | 1989-11-22 | 1995-06-07 | Constant-Current circuitry, IC device driver using same, and unit using the device |
| US08/695,216 US5729122A (en) | 1989-11-22 | 1996-07-31 | Unit using IC device having constant-current circuitry |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-302223 | 1989-11-22 | ||
| JP30222389 | 1989-11-22 | ||
| JP2301092A JP2637618B2 (ja) | 1989-11-22 | 1990-11-08 | 定電流回路及び該回路を含む半導体集積回路装置及び該装置を搭載した装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0427206A JPH0427206A (ja) | 1992-01-30 |
| JP2637618B2 true JP2637618B2 (ja) | 1997-08-06 |
Family
ID=26562557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2301092A Expired - Fee Related JP2637618B2 (ja) | 1989-11-22 | 1990-11-08 | 定電流回路及び該回路を含む半導体集積回路装置及び該装置を搭載した装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5570009A (ja) |
| JP (1) | JP2637618B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2637618B2 (ja) * | 1989-11-22 | 1997-08-06 | キヤノン株式会社 | 定電流回路及び該回路を含む半導体集積回路装置及び該装置を搭載した装置 |
| JPH11214998A (ja) * | 1998-01-21 | 1999-08-06 | Canon Inc | 半導体集積回路 |
| US6172495B1 (en) * | 2000-02-03 | 2001-01-09 | Lsi Logic Corporation | Circuit and method for accurately mirroring currents in application specific integrated circuits |
| CN102023669B (zh) * | 2010-09-21 | 2013-10-16 | 上海大学 | 一种高效可控恒流源电路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3679963A (en) * | 1970-01-30 | 1972-07-25 | Mootora Inc | Neutron radiation and gamma ray hardened adjustable power supply |
| US3743850A (en) * | 1972-06-12 | 1973-07-03 | Motorola Inc | Integrated current supply circuit |
| JPS5936219B2 (ja) * | 1975-11-04 | 1984-09-03 | アサヒコウガクコウギヨウ カブシキガイシヤ | カメラノデイジタルヒヨウジカイロ |
| JPS5894143A (ja) * | 1981-12-01 | 1983-06-04 | Matsushita Electric Ind Co Ltd | 光学的記録再生装置 |
| JPS61198924A (ja) * | 1985-02-28 | 1986-09-03 | Canon Inc | 半導体回路 |
| JP2779411B2 (ja) * | 1985-03-01 | 1998-07-23 | キヤノン株式会社 | スイツチング装置 |
| US4947103A (en) * | 1989-09-13 | 1990-08-07 | Motorola, Inc. | Current mirror have large current scaling factor |
| JP2637618B2 (ja) * | 1989-11-22 | 1997-08-06 | キヤノン株式会社 | 定電流回路及び該回路を含む半導体集積回路装置及び該装置を搭載した装置 |
| US5029295A (en) * | 1990-07-02 | 1991-07-02 | Motorola, Inc. | Bandgap voltage reference using a power supply independent current source |
-
1990
- 1990-11-08 JP JP2301092A patent/JP2637618B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-07 US US08/483,883 patent/US5570009A/en not_active Expired - Fee Related
-
1996
- 1996-07-31 US US08/695,216 patent/US5729122A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0427206A (ja) | 1992-01-30 |
| US5570009A (en) | 1996-10-29 |
| US5729122A (en) | 1998-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7470885B2 (en) | Photodetector-amplifier circuit and optical pickup device | |
| US4972400A (en) | Optical pickup apparatus having switch for allowing positional adjustment | |
| US5020044A (en) | Head positioning system for use in information recording/reproducing device with means for deriving track crossing signal from tracking error signal | |
| JP2774189B2 (ja) | 直結型ベース接地増幅器及び該増幅器を含む回路装置、半導体装置並びに情報処理装置 | |
| JP2637618B2 (ja) | 定電流回路及び該回路を含む半導体集積回路装置及び該装置を搭載した装置 | |
| US7534981B2 (en) | Optical semiconductor device having a shield wire and optical pickup device having a shield wire | |
| US20100283474A1 (en) | Test circuit and optical pickup device | |
| KR101233797B1 (ko) | 신호 구동장치 및 이것을 이용한 광픽업장치 | |
| JPS58215736A (ja) | 光学式記録情報読取装置におけるサ−ボ装置 | |
| CN100367381C (zh) | 光检测器、光学拾取器、以及光盘装置 | |
| JPH0770064B2 (ja) | 記録媒体駆動装置 | |
| JP2007049493A (ja) | 受光アンプ回路およびそれを用いた光ピックアップ装置 | |
| JP2714228B2 (ja) | 信号処理回路および光学的情報処理装置 | |
| JPH11339283A (ja) | サーボエラー検出回路 | |
| JPH10149551A (ja) | サーボエラー検出回路 | |
| US7791989B2 (en) | Arithmetic processing circuit unit and disc device | |
| JP3582932B2 (ja) | 光ディスクピックアップ用集積回路 | |
| JP3722670B2 (ja) | 光ピックアップ装置 | |
| JPS63251946A (ja) | 光学式ピックアップ装置 | |
| KR100601909B1 (ko) | 광학 판독/기록장치 및 그에 이용되는 신호처리장치 | |
| JPH0935310A (ja) | 受発光装置及び光学ピックアップ | |
| JPH0447531A (ja) | 信号処理回路および光学的情報処理装置 | |
| JP2002100060A (ja) | 記録再生装置用受光素子と受光回路 | |
| JPH04247330A (ja) | レンズ位置検出装置 | |
| JPH03137829A (ja) | 光ディスク装置の信号検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |