JP3582932B2

JP3582932B2 - 光ディスクピックアップ用集積回路

Info

Publication number: JP3582932B2
Application number: JP15266596A
Authority: JP
Inventors: 由孝寺田
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1996-06-13
Filing date: 1996-06-13
Publication date: 2004-10-27
Anticipated expiration: 2016-06-13
Also published as: JPH102794A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＤ−ＲＯＭやＤＶＤなどの光ディスクのピックアップ部に用いられる光ディスクピックアップ用集積回路に関するものである。
【０００２】
【従来の技術】
一般にＣＤ−ＲＯＭ、ＤＶＤ、ＣＤなどの光ディスクに記録された情報の読み取りは、レーザビームをスポット状にして光ディスクへ照射しそのレーザビームの反射光を検出することによりに行われている。その読み取り装置は、たとえば、レーザビームを射出する半導体レーザ、そのレーザビームをスポットとして光ディスク上へ結像するレンズ系、その光ディスクで反射するスポット光を検出する検出部により構成される。そして、スポット光の検出手段としては、フォトダイオードなどの受光素子が用いられ、受光により受光素子から出力される信号に基づいて、記録情報が検出される共に、レーザビームの照射位置やフォーカス状態についての検出（トラッキングエラー検出、フォーカシング検出）が行われている。
【０００３】
このようにスポット光の検出を行うものとしては、特開平６−１３９６０９号公報に記載された半導体集積回路が知られている。この半導体集積回路は、この公報の図１に示されるように、受光素子である光センサ（１Ａ〜１Ｆ）と、それらの光センサから出力される電流を電圧変換する電流／電圧変換回路（２Ａ〜２Ｆ）と、電流／電圧変換回路から出力される信号に基づいてトラッキング誤差を検知するためのトラッキング誤差演算回路（６）と、電流／電圧変換回路から出力される信号に基づいてフォーカシング誤差を検知するためのフォーカシング誤差演算回路（７）を備えて構成されている。この半導体集積回路によれば、光ディスクで反射するスポット光が光センサへ入射され、その受光に応じて光センサから電流が出力される。その電流を入力して電流／電圧変換回路から信号が出力されて、トラッキング誤差演算回路またはフォーカシング誤差演算回路へ入力される。そして、トラッキング誤差演算回路およびフォーカシング誤差演算回路にて信号処理され、それらの出力信号から光ディスクへのレーザビーム照射状態が検出できる。
【０００４】
【発明が解決しようとする課題】
近年、光ディスクの記録密度が高まるにつれて、光ディスクの回転速度の高速化が図られ、ピックアップ部（光検出部）において扱う記録信号の周波数帯域も数十ＭＨｚとなっており、信号処理の高速化を実現するための技術開発が切望されている。しかしながら、従来の光ディスクピックアップ部における信号処理技術にあっては、安定した信号処理が行えず、また、短い周期で反射してくるスポット光の入射に対して対応することができないという問題点がある。
【０００５】
すなわち、前述した半導体集積回路において、光センサの出力を受ける電流／電圧変換回路（２Ａ〜２Ｆ）の具体的構造等については詳述されていないが、図８に示すように外部から与えられる基準電圧（Ｖ_ｒｅｆ）を基準として信号増幅を行うフィードバック型オペアンプ増幅回路を用いるのが一般的である。このような増幅回路により、基準電圧に対して精度良く信号を増幅して出力するには、オペアンプの同相入力電圧除去比（ＣＭＲＲ）が大きく、オペアンプの電源電圧変動除去比（ＰＳＲＲ）が大きいことが必要条件となる。これらの条件を増幅回路が満たすためには、オペアンプの差動−シングル変換ゲインが大きいことが要求され、一般的には図９に示すようなオペアンプの内部の差動段の負荷としてカレントミラーのような能動負荷を用いている。ところが、差動段の増幅素子として周波数特性の優れたＮＰＮトランジスタを用いた場合、能動負荷として周波数応答性に劣るラテラルＰＮＰトランジスタ（横型のＰＮＰトランジスタ）が用いられるために、差動段における周波数特性の上限には限界がある。即ち、ラテラルＰＮＰトランジスタは素子面積に対して扱えるコレクタ電流値が小さいので、ＮＰＮトランジスタの差動段を高速動作させるためにコレクタ電流を大きく設定すると、能動負荷であるラテラルＰＮＰトランジスタが大型となり接合容量が大きくなって、結局高速化には限界があるのである。
【０００６】
この限界を打破するために高速で動作する縦形ＰＮＰトランジスタを用いることが考えられるが、ＩＣの製造工程が複雑になりプロセスコストの大幅な増加を招くこととなる。また、受光素子が同一チップ上に形成される場合にその受光素子と縦形ＰＮＰトランジスタの共存も難しい。そこで、更に差動段の負荷として抵抗を用いて周波数特性を改善することが考えられるが、その場合の差動−シングル変換能力が低く、同相入力電圧除去比（ＣＭＲＲ）、電源電圧変動除去比（ＰＳＲＲ）ともに満足できるものにはならず、基準電圧に対して大幅なオフセットの増加を招くおそれがある。その際、仮に無入力時の出力を基準電圧に合せ込んだとしても、電源電圧の変動や周囲温度の変動によりオフセット電圧が変動してしまい、次段にて適正な信号処理が行えない。
【０００７】
そこで本発明は、以上のような問題点を解決するためになされたものであって、光ディスクの記録情報の読み取りにおいて高速な信号処理が安定して行え、かつ、製造性に優れた光ディスクピックアップ用集積回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような目的を達成するために、本発明は、受光量に応じた電流を出力する受光領域が複数設けられた受光手段と、第一基準電圧を出力する第一基準電圧発生手段と、受光手段の各受光領域に対応して複数設けられそれぞれの受光領域から出力される電流を入力すると共に第一基準電圧を入力して電流の電圧変換を行う差動増幅型の電流電圧変換手段と、この電流電圧変換手段と同一構造とされ無入力の状態にて第二基準電圧を出力する第二基準電圧発生手段とを１チップ上に備えていることを特徴とする。
【０００９】
また本発明は、前述の受光手段がメインスポットの検出を行う四分割されたメイン受光領域とこのメイン受光領域の両側にそれぞれ配置されサイドスポットの検出を行うサイド受光領域とより構成され、前述の第二基準電圧発生手段が少なくともメイン受光領域の出力電流を電圧変換する電流電圧変換手段と同一構造とされていることを特徴とする。
【００１０】
これらの発明によれば、電流電圧変換手段から出力される信号を加算増幅させて信号処理する場合、第二基準電圧発生手段から出力される第二基準電圧を用いた差動増幅をすることにより、加算増幅における直流成分の変動が防止される。このため、信号処理により得られる信号が安定したものとなり、その信号の歪みも抑制される。従って、適正な信号処理が可能となる。
【００１１】
更に本発明は、前述の第二基準電圧発生手段およびメイン受光領域の出力電流を電圧変換する電流電圧変換手段がＮＰＮトランジスタと抵抗のみからなるエミッタ接地の差動段を有する差動アンプであることを特徴とする。
【００１２】
このような発明によれば、小型であって簡略化された構造でありながら、短い周期で入射される受光信号に対しても対応が可能となる。
【００１３】
【発明の実施の形態】
以下、添付図面に基づき、本発明に係る光ディスクピックアップ用集積回路の実施形態の一例について説明する。尚、各図において同一要素には同一符号を付して説明を省略する。
【００１４】
図１は光ディスクピックアップ用集積回路１の全体概要図である。図２は光ディスクピックアップ用集積回路１における配置図である。図１において、集積回路１は、光ディスクに記録された情報を読み取るためのピックアップ部に用いられ、光ディスクへ照射されたレーザビームのスポット（メインスポット、サイドスポット）の反射光を受光して電気的信号に変換するワンチップのＩＣであって、受光手段であるメイン受光領域２１およびサイド受光領域２２が設けられている。メイン受光領域２１は、光ディスクに照射されるメインスポットの反射光を受光する領域であって、四分割した受光素子２１ａ〜２１ｄにより構成されている。各受光素子２１ａ〜２１ｄは、光を受けて電流信号に変換しその光量に応じた信号を出力する素子であって、たとえば、フォトダイオードやフォトトランジスタなどが用いられる。それぞれの受光素子２１ａ〜２１ｄから独立して信号が出力されるようになっている。対角に位置する受光素子２１ａと受光素子２１ｂは電流電圧変換手段であるＩ−Ｖ変換回路３１へ接続されており、また、対角に位置する受光素子２１ｃと受光素子２１ｄは電流電圧変換手段であるＩ−Ｖ変換回路３２へ接続されている。
【００１５】
サイド受光領域２２は、光ディスクに照射されるサイドスポットの反射光を受光する領域であって、二つの受光素子２２ａ、２２ｂにより構成されている。各受光素子２２ａ、２２ｂは、光を受けて電流信号に変換しその光量に応じた信号を出力する素子であって、たとえば、フォトダイオードやフォトトランジスタなどが用いられる。各受光素子２２ａ、２２ｂからは独立して信号が出力されるようになっている。また、受光素子２２ａは電流電圧変換手段であるＩ−Ｖ変換回路３３へ接続されており、受光素子２２ｂは電流電圧変換手段であるＩ−Ｖ変換回路３４へ接続されている。
【００１６】
図２に示すように、メイン受光領域２１は集積回路１のほぼ中央に設けられており、そのメイン受光領域２１の両側にサイド受光領域２２の受光素子２２ａ、２２ｂが配設されている。
【００１７】
一方、図１において、集積回路１には、第一基準電圧発生手段である第一基準電圧発生回路４０が設けられている。第一基準電圧発生回路４０は、所定電圧の第一基準電圧を発生させる回路であって、たとえば、バンドギャップ型定電圧発生回路等が用いられる。
【００１８】
Ｉ−Ｖ変換回路３１は、受光素子２１ａ、２１ｂから出力される電流を電圧信号に変換する回路であって、たとえば、オペアンプ増幅回路が用いられる。このＩ−Ｖ変換回路３１に用いられるオペアンプ３１ａは、ＮＰＮトランジスタと抵抗のみからなるエミッタ接地の差動段を有するものとされている。すなわち、図３に示すように、オペアンプ３１ａの差動段には、二つのＮＰＮトランジスタＱ１、Ｑ２が対となって配置され、それぞれのエミッタが接続されて差動トランジスタ対を形成している。トランジスタＱ１のベース側にはトランジスタＱ３のエミッタが接続されてエミッタホロワとされており入力インピーダンスが高められている。一方、トランジスタＱ２のベース側にはトランジスタＱ４がトランジスタＱ３と同様に接続されている。トランジスタＱ３のベースは反転側の入力端子３１ｅに接続されており、トランジスタＱ４のベースは非反転側の入力端子３１ｄに接続されている。そして、トランジスタＱ１〜Ｑ４のコレクタは適宜抵抗などを介して電源ラインに接続され、また、トランジスタＱ１、Ｑ２のエミッタは同一の定電流回路３１ｇに接続され、トランジスタＱ３、Ｑ４のエミッタはそれぞれ定電流回路３１ｂに接続されている。
【００１９】
また、トランジスタＱ１のコレクタにはトランジスタＱ５のベースが接続されている。トランジスタＱ５は、エミッタ接地のトランジスタＱ４の出力のバッファとして機能するものであり、出力インピーダンスが小さくなるようにされている。このトランジスタＱ５のコレクタは電源ラインに接続され、そのエミッタは定電流回路３１ｃおよび出力端子３１ｆに接続されている。そして、オペアンプ３１ａの反転入力端子３１ｅと出力端子３１ｆとの間には帰還抵抗Ｒｆが接続され、非反転入力端子３１ｄには定電圧である第一基準電圧が入力されている。このため、Ｉ−Ｖ変換回路３１は、負帰還増幅型の電流アンプとされ、非反転入力端子３１ｅ側に入力される電流に比例した電圧が第一基準電圧を基準として出力端子３１ｆから出力されることとなる。
【００２０】
このように、Ｉ−Ｖ変換回路３１のオペアンプ３１ａがＮＰＮトランジスタと抵抗のみからなるエミッタ接地の差動段を有するものとされることにより、受光素子２１ａ、２１ｂからの電流出力が高周波なもの（たとえば、高速でスイッチングするものなど）であってもそれに追従して電流電圧変換が可能となる。また、オペアンプ３１ａの差動段に用いられるトランジスタがＮＰＮ型のみとされることにより、集積回路１の構造が簡略化されるので集積回路１が低コストで製造可能となる。更に、オペアンプ３１ａの差動段に用いられるトランジスタがＮＰＮ型のみとされることにより、集積回路１におけるＩ−Ｖ変換回路３１の占有面積を小さくすることができるので集積回路１の小型化が図れる。
【００２１】
なお、Ｉ−Ｖ変換回路３１の増幅部は、前述したオペアンプ３１ａに限られるものではなく、ＮＰＮトランジスタと抵抗のみからなるエミッタ接地の差動段を有するものであればその他の構造の増幅手段を用いてもよい。
【００２２】
また、Ｉ−Ｖ変換回路３２〜３４は、前述したＩ−Ｖ変換回路３１と同様な回路構成となっており、Ｉ−Ｖ変換回路３１と同様な電流電圧変換機能を有している。すなわち、Ｉ−Ｖ変換回路３２の反転入力端子は受光素子２１ｃ、２１ｄの電流出力が入力され、その反転端子には第一基準電圧が入力されると共に、非反転入力端子と出力端子の間には帰還抵抗Ｒｆが配設されている。Ｉ−Ｖ変換回路３３、３４についても同様である。また、図２に示すように、Ｉ−Ｖ変換回路３１〜３４は、たとえば、メイン受光領域２１およびサイド受光領域２２の周囲に配置される。
【００２３】
なお、Ｉ−Ｖ変換回路３２についてはＩ−Ｖ変換回路３１と同様にメインスポットの検出の信号処理を行うものであるのでＩ−Ｖ変換回路３１と同一構造とする必須があるが、Ｉ−Ｖ変換回路３３、３４についてはサイドスポットの検出の信号処理を行うものであるので必ずしもＩ−Ｖ変換回路３１と同一構造のものとする必要はなく所定の電流電圧変換機能を有するものであればその他の構造のものであってもよい。
【００２４】
図１において、集積回路１には第二基準電圧発生手段である第二電圧発生回路５０が設けられている。第二基準電圧発生手段５０は、メインスポットの検出を行うＩ−Ｖ変換回路３１、３２から出力される信号の処理を行うときに基準となる電圧、即ち第二基準電圧を供給するものである。この第二基準電圧発生回路５０としては、少なくともＩ−Ｖ変換回路３１、３２と同様な回路構成のものが用いられる。そして、第二基準電圧発生回路５０の非反転入力端子には、Ｉ−Ｖ変換回路３１、３２の非反転端子と同様に第一基準電圧が入力されている。また、第二基準電圧発生回路５０の反転入力端子と出力端子の間には帰還抵抗Ｒｆが配設されている。そして、反転入力端子は無入力の状態とされている。このように第二基準電圧発生回路５０がＩ−Ｖ変換回路３１、３２と同一の集積回路１内に配設され、Ｉ−Ｖ変換回路３１、３２と同一の構造とされることにより、Ｉ−Ｖ変換回路３１、３２から出力される信号と同一の直流成分を有する第二基準電圧の供給が可能となる。すなわち、第二基準電圧発生回路５０により、電源電圧の変動、基準電圧の変動、周囲温度の変動などにより、Ｉ−Ｖ変換回路３１、３２から出力される信号と共に直流成分が変動する第二基準電圧が供給されることとなる。
【００２５】
次に集積回路１の使用方法およびその動作について説明する。
【００２６】
図４に示すように、集積回路１は、ピックアップ部６に配置して使用される。ピックアップ部６は公知の光学系からなるものであって、たとえば、記録情報を読み取るべき光ディスク６１から記録面側へ離間してレーザ６２が設けられている。このレーザ６２からは光ディスク６１へ向けてレーザビーム６２ａが射出されるようになっており、そのレーザビーム６２ａはレーザ６２と光ディスク６１の間に配設される回折格子６３、偏光プリズム６４、コリメーションレンズ６５、１／４波長板６６、二軸デバイス６７を通じて光ディスク６１の記録面に照射される。回折格子６３はレーザビーム６２ａをメインスポット光６２ｂとサイドスポット光６２ｃ、６２ｃに振り分けるためのものであり、コリメートレンズ６５はレーザビーム６２ａを平行光線とするためのものである。また、１／４波長板６６はレーザビーム６２ａの偏波面を回転させるためのものであり、二軸デバイス６７は内蔵されている対物レンズ６７ａをサーボ機構により移動させることでメインスポット光６２ｂのフォーカシングおよびトラッキングを行うものである。一方、偏光プリズム６４の側方にはシリンドリカルレンズ６８、集積回路１が配置されている。シリンドリカルレンズ６８は離間距離に応じてメインスポット光６２ｂの光束断面を長円状に変化させるためのものであり、たとえば、二軸デバイス６７の対物レンズ６７ａが光ディスク６１に近付くとメインスポット光６２ｂの断面が縦長状となり、遠ざかると横長状となる。
【００２７】
一方、集積回路１は、メイン受光領域２１およびサイド受光領域２２が設けられた面をシリンドリカルレンズ６８側へ向けて配置され、図５に示すように、信号処理回路７とフレキシブル配線材７１などにより接続される。信号処理回路７は、記録信号処理回路７２、フォーカスエラー検出回路７３、トラッキングエラー検出回路７４を備えた構造とされ、記録信号処理回路７２、フォーカスエラー検出回路７３、トラッキングエラー検出回路７４にはそれぞれ負帰還型の差動増幅器が用いられている。記録信号処理回路７２の反転入力端子には集積回路１のＩ−Ｖ変換回路３１、３２からの出力信号が加算されて入力され、その非反転端子には第二基準電圧発生回路５０から出力される第二基準電圧が入力されており、メイン受光領域２１の受光量に応じた信号が記録信号処理回路７２から出力される。また、フォーカスエラー検出回路７３の反転入力端子にはＩ−Ｖ変換回路３１からの出力信号が入力され、非反転入力端子にはＩ−Ｖ変換回路３２からの出力信号が入力されており、メイン受光領域２１に入射するメインスポット光のフォーカスの状態に応じた信号がフォーカスエラー検出回路７３から出力される。更に、トラッキングエラー検出回路７４の反転入力端子にはＩ−Ｖ変換回路３４からの出力信号が入力され、その非反転入力端子にはＩ−Ｖ変換回路３３からの出力信号が入力されており、各サイド受光領域２２の受光量に応じた信号がトラッキングエラー検出回路７４から出力される。
【００２８】
このようなピックアップ部６において、レーザ６２からレーザビーム６２ａが射出されると、レーザビーム６２ａが回折格子６３でメインスポット光６２ｂとサイドスポット光６２ｃに振り分けられ、偏光プリズム６４を透過してコリメートレンズ６５へ入射される。メインスポット光６２ｂとサイドスポット光６２ｃはコリメートレンズ６５により平行光線とされ、１／４波長板６６により偏波面が回転させられ、二軸デバイス６７によりフォーカス調整およびトラッキング調整されながら、光ディスク６１へ照射される。すなわち、光ディスク６１上では、図６に示すように、トラック６１ａに沿って形成されるピット６１ｂ上にメインスポット光６２ｂが照射され、トラック６１ａを挟んでその中心からズレた位置にそれぞれサイドスポット光６２ｃ、６２ｃが照射される。そして、これらのメインスポット光６２ｂ、サイドスポット光６２ｃは、ピット６１ｂの形成されていな領域に照射された部分のみが反射して、対物レンズ６７ａ、１／４波長板６６、コリメートレンズ６５を透過し、偏光プリズム６４によりシリンドリカルレンズ６８側へ反射される。そして、メインスポット光６２ｂ、サイドスポット光６２ｃは、コリメートレンズ６５で光束断面を変形されながら、集積回路１へ照射されることとなる。すなわち、図７に示すように、メインスポット光６２ｂがメイン受光領域２１へ照射され、サイドスポット光６２ｃがサイド受光領域２２へ照射される。
【００２９】
そして、メイン受光領域２１の各受光素子２１ａ〜２１ｄではメインスポット光６２ｂの受光量に応じて電流が出力され、また、サイド受光領域２２の各受光素子２２ａ、２２ｂではサイドスポット光６２ｃの受光量に応じて電流が出力される。そして、受光素子２１ａ、２１ｂから出力される電流はＩ−Ｖ変換回路３１へ入力されその電流に比例した電圧信号に変換され、受光素子２１ｃ、２１ｄから出力される電流はＩ−Ｖ変換回路３２へ入力されその電流に比例した電圧信号に変換される。また、受光素子２２ａから出力される電流はＩ−Ｖ変換回路３３へ入力されその電流に比例した電圧信号に変換され、受光素子２２ｂから出力される電流はＩ−Ｖ変換回路３４へ入力されその電流に比例した電圧信号に変換される。
【００３０】
一方、集積回路１に設けられた第二基準電圧発生回路５０には何等電流が入力されない状態とされ、その第二基準電圧発生回路５０からはほぼ一定電圧の第二基準電圧が出力される。ここで、Ｉ−Ｖ変換回路３１〜３４および第二基準電圧発生回路５０の非反転入力端子には、第一基準電圧発生回路４０から出力される第一基準電圧がそれぞれ入力されているので、Ｉ−Ｖ変換回路３１〜３４および第二基準電圧発生回路５０の出力信号における直流成分は同一なものとなり、たとえば、第一基準電圧に変動があったとしてもＩ−Ｖ変換回路３１〜３４、第二基準電圧発生回路５０間の相対的な電圧レベルが変動することはない。
【００３１】
また、Ｉ−Ｖ変換回路３１〜３４の電流電圧変換において、各スポット光６２ｂ、６２ｃが高速でスイッチングしながら各受光素子２１、２２へ照射される場合、それらの受光素子２１、２２から高周波の電流（高速でスイッチングされる電流信号）が出力されることとなるが、前述したように受光素子各Ｉ−Ｖ変換回路３１〜３４が周波数特性に優れた構造（Ｉ−Ｖ変換回路３１〜３４のオペアンプがＮＰＮトランジスタと抵抗のみからなるエミッタ接地の差動段を有している構造）とされているので、そのような電流に対しても適正な電流電圧変換が行える。
【００３２】
ところが、Ｉ−Ｖ変換回路３１〜３４をそのような構造とすることにより、それらのオペアンプにおける同相入力電圧除去比（ＣＭＲＲ）、電源電圧変動除去比（ＰＳＲＲ）が小さいものとなる。このため、Ｉ−Ｖ変換回路３１〜３４は、電源電圧変動、周囲温度変動、基準電圧変動などにより出力が変動しやすいものとなって、微弱な信号を正確に出力することが非常に困難となる。そこで、それらのＩ−Ｖ変換回路３１〜３４と同一の内部構造を有し、かつ、それらのＩ−Ｖ変換回路３１〜３４と同一の基準電圧（第一基準電圧）を入力している第二基準電圧発生回路５０が同一のチップ、即ち集積回路１内に設けられている。
【００３３】
すなわち、Ｉ−Ｖ変換回路３１の出力信号は記録信号処理回路７２の反転入力端子およびフォーカスエラー検出回路７３の反転入力端子へ入力され、また、Ｉ−Ｖ変換回路３２の出力信号は記録信号処理回路７２の反転入力端子およびフォーカスエラー検出回路７３の非反転入力端子へ入力され、また、Ｉ−Ｖ変換回路３３の出力信号はトラッキングエラー検出回路７４の非反転入力端子へ入力され、更に、Ｉ−Ｖ変換回路３４の出力信号はトラッキングエラー検出回路７４の非反転入力端子へ入力されている。そして、記録信号処理回路７２、フォーカスエラー検出回路７３およびトラッキングエラー検出回路７４の非反転入力端子入力における基準電圧として信号処理回路７内で発生した第三基準電圧Ｖ_ｒｅｆが用いられている。さらに、第二基準電圧発生回路５０により出力される第二基準電圧が記録信号処理回路７２の非反転入力端子に入力されている。このため、電源電圧変動、周囲温度変動によりＩ−Ｖ変換回路３１〜３４の出力信号に変動を生じるときには、第二基準電圧発生回路５０が出力する第二基準電圧も同様に変動することとなる。そして、記録信号処理回路７２の反転入力端子に入力される信号と非反転入力端子に入力される信号との直流成分は同様に変動するため、結局、それらの変動は相殺されて記録信号処理回路７２の出力には影響が及ばない。従って、記録信号処理回路７２において、適正な信号を出力することが可能となる。
【００３４】
また、Ｉ−Ｖ変換回路３１〜３４の基準電圧（第一基準電圧）に変動を生ずるときには、それらの基準電圧は第二基準電圧発生回路４０の基準電圧ともなっているので、そのようなときでも、前述の電源電圧変動などと同様に記録信号処理回路７２において適正な信号を出力できることとなる。
【００３５】
そして、図５において、Ｉ−Ｖ変換回路３１、３２の出力信号が加算されて記録信号処理回路７２に入力され、記録信号処理回路７２からメイン受光領域２１の受光量に応じた信号が安定した状態で適正に出力される。また、Ｉ−Ｖ変換回路３１、３２の出力信号が減算されてフォーカスエラー検出回路７３に入力され、フォーカスエラー検出回路７３からメインスポット光６２ｂのフォーカスの状態に応じた信号が安定した状態で適正に出力される。更に、Ｉ−Ｖ変換回路３３、３４の出力信号が減算されてトラッキングエラー検出回路７４に入力され、トラッキングエラー検出回路７４からメインスポット光６２ｂの照射位置に応じた信号が安定した状態で適正に出力されることとなる。
【００３６】
なお、第二基準電圧発生回路５０から出力される第二基準電圧に含まれるノイズによる記録信号処理回路７２の出力のＳ／Ｎ低下を低減するために、第二基準電圧発生回路５０の帰還抵抗Ｒｆと並列に容量の大きいコンデンサＣｆを接続して第二基準電圧の周波数特性に制限を加えてもよい。また、メイン受光領域２１の受光素子２１ａ〜２１ｄに対してそれぞれＩ−Ｖ変換回路が設けられ信号処理が行われるものであってもよい。更に、メイン受光領域２１の受光素子の数は４つのものに限られるものではなく、それ以下又はそれ以上に設けられたものであってもよい。
【００３７】
【発明の効果】
以上説明したように本発明によれば、次のような効果を得ることができる。
【００３８】
受光手段の受光に応じて出力される電流電圧変換手段から出力信号を加算増幅させて信号処理するときに、電流電圧変換手段と同一構造とされ、かつ、同一の第一基準電圧を入力している第二基準電圧発生手段から第二基準電圧を出力させ、その第二基準電圧を用いて差動増幅させることにより、加算増幅された出力信号における直流成分の変動が防止される。このため、信号処理により得られる信号の出力状態が安定し、その信号の歪みなどを抑制できる。従って、適正な信号処理が可能となる。
【００３９】
また、メイン受光領域の出力電流を電圧変換する電流電圧変換手段および第二基準電圧発生手段がＮＰＮトランジスタと抵抗のみからなるエミッタ接地の差動段を有する差動アンプとされることにより、受光手段から高周波で出力される電流に対しても十分対応して電流電圧変換が可能となる。このため、光ディスクの記録情報を高速処理することができる。
【００４０】
更に、電流電圧変換手段および第二基準電圧発生手段がＮＰＮトランジスタと抵抗のみからなるエミッタ接地の差動段を有する差動アンプとされることにより、半導体チップにおけるそれらの占有面積を小さいものとすることができ、集積回路全体の小型化が図れる。また、簡略化した構造となるから、製造プロセスを複雑にすることなく高速処理が可能なものとすることができる。
【図面の簡単な説明】
【図１】光ディスクピックアップ用集積回路の全体概要図である。
【図２】光ディスクピックアップ用集積回路の配置図である。
【図３】Ｉ−Ｖ変換回路の説明図である。
【図４】光ディスクピックアップ用集積回路の使用方法の説明図である。
【図５】光ディスクピックアップ用集積回路の使用方法の説明図である。
【図６】スポット光の照射状態の説明図である。
【図７】スポット光の受光状態の説明図である。
【図８】従来技術の説明図である。
【図９】従来技術の説明図である。
【符号の説明】
１…集積回路、２１…メイン受光領域、２２…サイド受光領域、３１〜３４…Ｉ−Ｖ変換回路、４０…第一基準電圧発生回路、５０…第二基準電圧発生回路

Claims

受光量に応じた電流を出力する受光領域が複数設けられた受光手段と、
第一基準電圧を出力する第一基準電圧発生手段と、
前記受光手段の各受光領域に対応して複数設けられ、それぞれの受光領域から出力される前記電流を入力すると共に前記第一基準電圧を入力して前記電流の電圧変換を行う差動増幅型の電流電圧変換手段と、
この電流電圧変換手段と同一構造とされ、無入力の状態にて第二基準電圧を出力する第二基準電圧発生手段と、
を同一チップ上に備えた光ディスクピックアップ用集積回路。
前記受光手段がメインスポットの検出を行う四分割されたメイン受光領域とこのメイン受光領域の両側にそれぞれ配置されサイドスポットの検出を行うサイド受光領域とより構成され、
前記第二基準電圧発生手段が少なくとも前記メイン受光領域の出力電流を電圧変換する電流電圧変換手段と同一構造とされていることを特徴とする請求項１に記載の光ディスクピックアップ用集積回路。
前記第二基準電圧発生手段および前記メイン受光領域の出力電流を電圧変換する電流電圧変換手段がＮＰＮトランジスタと抵抗のみからなるエミッタ接地の差動段を有する差動アンプであることを特徴とする請求項２に記載の光ディスクピックアップ用集積回路。