JP2007049493A - 受光アンプ回路およびそれを用いた光ピックアップ装置 - Google Patents

Abstract

【課題】光ディスク再生・記録のために用いられる光ピックアップ装置に搭載される受光アンプ素子ＩＣに内蔵される受光アンプ回路に関し、電流−電圧変換アンプ間のオフセット電圧差を小さくすることのできる受光アンプ回路を実現する。
【解決手段】 受光アンプ回路１は、受光素子ＰＤＡ〜ＰＤＤおよびＩＶアンプＩＶＡ〜ＩＶＤを備えている。ＩＶアンプＩＶＡ〜ＩＶＤは演算増幅器ＡｍｐＡ〜ＡｍｐＤを備えており、その正入力端子は、ＩＶアンプＩＶＡ〜ＩＶＤに共通の入力抵抗Ｒｓを介して基準電圧Ｖｓの供給箇所に接続されている。
【選択図】 図１

Description

本発明は、光ディスク再生／記録のために用いられる光ピックアップ装置に搭載される受光アンプ素子ＩＣ（OPIC）に内蔵される受光アンプ回路に関し、特に光ディスクから反射した信号光を受光する受光アンプ素子の受光アンプ回路に関するものである。

図９に、光ピックアップ装置に用いられる受光アンプ素子ＩＣにおける受光アンプ回路の第１の従来例を示す。図９において、受光アンプ回路は、田の字型に配置されたフォトダイオードからなる受光素子ＰＤＡ〜ＰＤＤと、ＩＶアンプＩＶＡ〜ＩＶＤとを備えている。ＩＶアンプＩＶＡ〜ＩＶＤは受光素子ＰＤＡ〜ＰＤＤの出力電流を増幅する電流−電圧変換アンプである。ＩＶアンプＩＶＡは受光素子ＰＤＡの出力に、ＩＶアンプＩＶＢは受光素子ＰＤＢの出力に、ＩＶアンプＩＶＣは受光素子ＰＤＣの出力に、ＩＶアンプＩＶＤは受光素子ＰＤＤの出力にそれぞれ個別に接続されている。

各ＩＶアンプの構成をＩＶアンプＩＶＡを例に取って説明する。ＩＶアンプＩＶＡは、演算増幅器ＡｍｐＡと、演算増幅器ＡｍｐＡの負入力端子−出力端子間に接続された電流−電圧変換用の帰還抵抗ＲｆＡと、演算増幅器ＡｍｐＡの正入力端子−基準電圧ＶＳ端子間に接続されたオフセット補正用の入力抵抗ＲｓＡとを備えている。受光素子ＰＤＡの出力は演算増幅器ＡｍｐＡの負入力端子に接続されている。以下、ＩＶアンプＩＶＢ〜ＩＶＤも、上記ＩＶアンプＩＶＡの各構成要素の符号末尾に付されたＡをＢ〜Ｄとした同じもので構成されている。

図１０に、ＩＶアンプの具体的な回路例をＩＶアンプＩＶＡを例に取って示す。他のＩＶアンプＩＶＢ〜ＩＶＤも同じ構成である。演算増幅器ＡｍｐＡは、トランジスタＱ１Ａ・Ｑ２Ａからなる差動入力対と、トランジスタＱ３Ａ・Ｑ４Ａからなるカレントミラー回路と、電流源ＩｅｅＡと、トランジスタＱ５Ａおよび電流源ＩｏＡからなる出力回路とを備えている。

トランジスタＱ１ＡとトランジスタＱ２ＡとはＮＰＮ型で、互いのエミッタが接続されている。トランジスタＱ１Ａのベースは演算増幅器ＡｍｐＡの正入力端子であり、トランジスタＱ２Ａのベースは演算増幅器ＡｍｐＡの負入力端子である。トランジスタＱ３ＡはＰＮＰ型であってトランジスタＱ１Ａの能動負荷であり、トランジスタＱ４ＡはＰＮＰ型であってトランジスタＱ２Ａの能動負荷である。トランジスタＱ３のコレクタはトランジスタＱ１Ａのコレクタに接続されており、トランジスタＱ４ＡのコレクタはトランジスタＱ２Ａのコレクタに接続されている。トランジスタＱ３ＡのベースとトランジスタＱ４Ａのベースとは互いに接続されており、上記ベースはトランジスタＱ３Ａのコレクタに接続されている。トランジスタＱ３Ａ・Ｑ４Ａのエミッタは電源（交流的接地点）に接続されている。

電流源ＩｅｅＡは、トランジスタＱ１ＡとトランジスタＱ２Ａとのエミッタ接続点とＧＮＤ（交流的接地点）との間に接続されている。

トランジスタＱ５ＡはＮＰＮ型であってそのベースはトランジスタＱ２Ａのコレクタに接続されており、コレクタは電源（交流的接地点）に接続されている。また、トランジスタＱ５Ａのエミッタは演算増幅器ＡｍｐＡの出力端子となっており、出力電圧ＶＡを出力する。電流源ＩｏＡは上記出力端子とＧＮＤ（交流的接地点）との間に接続されている。

また、演算増幅器ＡｍｐＡのトランジスタＱ２Ａのベース（負入力端子）−ＧＮＤ間に受光素子ＰＤＡが逆バイアス接続され、トランジスタＱ２Ａのベース（負入力端子）−出力端子間には帰還抵抗ＲｆＡが接続され、トランジスタＱ１Ａのベース（正入力端子）−基準電圧ＶＳ端子間には入力抵抗ＲｓＡが接続されている。

この構成において、受光素子ＰＤＡに流れる電流をＩＰＤＡ、入力抵抗ＲｓＡに流れる電流（トランジスタＱ１Ａのベース電流）をＩｂ１Ａ、帰還抵抗ＲｆＡに流れる電流をＩｂ２Ａ、トランジスタＱ１Ａのベース・エミッタ間電圧をＶｂｅ１Ａ、トランジスタＱ２Ａのベース・エミッタ間電圧をＶｂｅ２Ａとすると、無光時出力電圧（オフセット電圧）Ｖｏｄ１２Ａは、トランジスタＱ３Ａ・Ｑ４Ａのベース電流を無視すれば、以下となる。

Vod12A＝VA−VS|IPDA=0
＝−(RsA×Ib1A)−Vbe1A＋Vbe2A＋(RfA×Ib2A) (式1)
一般的に、上述したように、ＩＶアンプＩＶＡ〜ＩＶＤは全く同一の構成をとるので、他のＩＶアンプＩＶＢ〜ＩＶＤにおいて、ＩＶアンプＩＶＡの各構成要素の符号末尾に付されたＡをＢ〜Ｄとすれば、ＩＶアンプＩＶＢ〜ＩＶＤのオフセット電圧はそれぞれ、
Vod12B＝−(RsB×Ib1B)−Vbe1B＋Vbe2B＋(RfB×Ib2B) (式2)
Vod12C＝−(RsC×Ib1C)−Vbe1C＋Vbe2C＋(RfC×Ib2C) (式3)
Vod12D＝−(RsD×Ib1D)−Vbe1D＋Vbe2D＋(RfD×Ib2D) (式4)
となり、理想的には
RsA=RsB=RsC=RsD (式5)
Ib1A=Ib1B=Ib1C=Ib1D (式6)
Vbe1A=Vbe1B=Vbe1C=Vbe1D (式7)
RfA=RfB=RfC=RfD (式8)
Ib2A=Ib2B=Ib2C=Ib2D (式9)
Vbe2A=Vbe2B=Vbe2C=Vbe2D (式10)
となって、
Vod12A=Vod12B=Vod12C=Vod12D (式11)
となり、全てのアンプのオフセット電圧は同一値となる。同一回路であるので、当然の結果として(式１１)が成立する。但し、実際の集積回路においては、素子間のばらつきにより、式５〜式１０は成立せず、各アンプのオフセット電圧は同一値とはならない。

次に、図１１に、受光アンプ回路の第２の従来例を示す。図１１において、受光アンプ回路は、田の字型に配置された受光素子ＰＤＡ〜ＰＤＤと、ＩＶアンプＩＶＡ〜ＩＶＤとを備えている。ＩＶアンプＩＶＡは受光素子ＰＤＡに、ＩＶアンプＩＶＢは受光素子ＰＤＢに、ＩＶアンプＩＶＣは受光素子ＰＤＣに、ＩＶアンプＩＶＤは受光素子ＰＤＤにそれぞれ個別に接続されている。

各ＩＶアンプの構成をＩＶアンプＩＶＡを例に取って説明する。ＩＶアンプＩＶＡは、光電流増幅用アンプＡｍｐ１Ａと、光電流増幅用アンプＡｍｐ１Ａと同一構成をとる基準電圧生成アンプＤａｍｐ１Ａと、光電流増幅用アンプＡｍｐ１Ａと基準電圧生成アンプＤＡｍｐ１Ａとの差分を増幅して出力する差動増幅器Ａｍｐ２Ａとで構成される。以下、ＩＶアンプＩＶＢ〜ＩＶＤも、上記ＩＶアンプＩＶＡの各構成要素の符号末尾に付されたＡをＢ〜Ｄとした同じもので構成されている。

図１３に、光電流増幅用アンプおよび基準電圧生成アンプの具体的な構成を、ＩＶアンプＩＶＡの光電流増幅用アンプＡｍｐ１Ａを例に取って説明する。他のＩＶアンプＩＶＢ〜ＩＶＤも同じ構成であり、ＩＶアンプＩＶＡにおける各構成要素の符号末尾に付されたＡをＢ〜Ｄとした構成要素を有する。

光電流増幅用アンプＡｍｐ１Ａは、トランジスタＱ１１Ａおよび電流源ＩｃＡからなるエミッタ接地回路ＣｅｇＡと、トランジスタＱ１２Ａおよび電流源ＩｅＡからなる出力回路と、帰還抵抗Ｒｆ１Ａとを備えている。トランジスタＱ１１ＡはＮＰＮ型であり、ベースは光電流増幅用アンプＡｍｐ１Ａの入力端子ＩｎＡとなっており、エミッタはＧＮＤ（交流的接地点）に接続されている。電流源ＩｃＡはトランジスタＱ１１Ａのコレクタと電源（交流的接地点）との間に接続されている。トランジスタＱ１２ＡはＮＰＮ型であり、ベースはトランジスタＱ１１Ａのコレクタに接続されており、コレクタ（交流的接地点）は電源に接続されている。トランジスタＱ１２Ａのエミッタは、光電流増幅用アンプＡｍｐ１Ａの出力端子ＯｕｔＡとなっている。電流源ＩｅＡは出力端子ＯｕｔＡとＧＮＤ（交流的接地点）との間に接続されている。帰還抵抗Ｒｆ１Ａは入力端子ＩｎＡ−出力端子ＯｕｔＡ間に接続されている。

光電流増幅用アンプＡｍｐ１Ａは、入力された電流を増幅して対応する電圧を出力するアンプであり、帰還抵抗Ｒｆ１Ａを備えることによって出力から入力への負帰還を行っている。また、基準電圧生成アンプＤＡｍｐ１Ａは、上記光電流増幅用アンプＡｍｐ１Ａにおける入力が、出力からの負帰還のみとなる構成である。

上記構成において、トランジスタＱ１１Ａのベース・エミッタ間電圧をＶｂｅ１１Ａ、トランジスタＱ１１Ａのベース電流をＩｂ１１Ａ、出力端子ＯｕｔＡの電圧をＯｕｔＡとすると、光電流増幅用アンプＡｍｐ１Ａの無光時出力電圧Ｖｏｄ１５Ａは以下となる。

Vod15A＝OutA|IPDA=0
＝Vbe11A＋（Ib11A×Rf1A） (式12)
同様に、基準電圧生成アンプＤＡｍｐ１Ａの無光時出力電圧Ｖ０ｄ１５ＤＡは、図１３における各構成要素の符号末尾をＤＡとして、以下のようになる。

Vod15DA＝Vbe11DA＋（Ib11DA×Rf1DA） (式13)
次に、図１１において、差動増幅器Ａｍｐ２Ａは、演算増幅器ＳＡｍｐ２Ａと、帰還抵抗Ｒｆ２１Ａ、入力抵抗（第１の入力抵抗）Ｒｓ２１Ａ、入力抵抗（第２の入力抵抗）Ｒｆ２２Ａ、および、入力抵抗（第３の入力抵抗）Ｒｓ２２Ａを備えている。帰還抵抗Ｒｆ２１Ａは演算増幅器ＳＡｍｐ２Ａの負入力端子−出力端子間に接続されている。入力抵抗Ｒｓ２１Ａは、演算増幅器ＳＡｍｐ２Ａの正入力端子と光電流増幅用アンプＡｍｐ１Ａの出力端子との間に接続されている。入力抵抗Ｒｓ２２Ａは、演算増幅器ＳＡｍｐ２Ａの負入力端子と基準電圧生成アンプＤＡｍｐ１Ａの出力端子との間に接続されている。抵抗Ｒｆ２２Ａは、演算増幅器ＳＡｍｐ２Ａの正入力端子と基準電圧ＶＳ端子（所定電圧の供給箇所）との間に接続されている。この基準電圧ＶＳ端子は差動増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄの全てに共通となっている。

図１４に、差動増幅器Ａｍｐ２Ａのより具体的な構成を示す。

差動増幅器Ａｍｐ２Ａは、図１０のＩＶアンプＩＶＡにおいて、受光素子ＰＤＡを除去し、入力抵抗ＲｓＡを入力抵抗Ｒｆ２２Ａに置き換え、帰還抵抗ＲｆＡを帰還抵抗Ｒｆ２１Ａに置き換え、トランジスタＱ１Ａのベースを入力抵抗Ｒｓ２１Ａを介して光電流増幅用アンプＡｍｐ１Ａの出力端子ＯｕｔＡに接続し（この接続点での電圧をＩＮ１Ａとする）、トランジスタＱ２Ａのベースを入力抵抗Ｒｓ２２Ａを介して基準電圧生成アンプＤＡｍｐ１Ａの出力端子ＯｕｔＤＡに接続し（この接続点での電圧をＩＮ２Ａとする）たものである。

上記の構成において、差動増幅器Ａｍｐ２Ａの無光時出力電圧Ｖｄ１６Ａは次で示される。

Vd16A＝VA｜IPDA=0
＝(((Vs−IN1A)×(Rs21A／(Rf22A＋Rs21A))＋IN1A
−Vbe1A＋Vbe2A−IN2A)×((Rf21A＋Rs22A)／Rs22A)+IN2A
図１１より、
Vod15A＝IN1A，Vod15DA＝IN2A
であるから、オフセット電圧Vod16は
Vod16A＝Vd16A−Vs
＝(((Vs−Vod15A)×(Rs21A／(Rf22A＋Rs21A))+Vod15A−Vbe1A＋Vbe2A
−Vod15DA)×((Rf21A＋Rs22A)／Rs22A)＋Vod15DA−Vs (式14)
通常、
Vod15A＝Vod15DA，Rf22A＝Rf21A，Rs22A＝Rs21A，Vbe1A＝Vbe2A
となり、
Vod16A＝(((Vs−Vod15A)×(Rs21A／(Rf21A＋Rs21A))＋Vod15A−Vbe1A＋Vbe1A
−Vod15A)×((Rf21A＋Rs21A)／Rs21A)＋Vod15A−Vs
＝(((Vs−Vod15A)×(Rs21A／(Rf21A＋Rs21A)))
×((Rf21A＋Rs21A)／Rs21A)＋Vod15A−Vs
＝０ （式15）
となり、オフセット電圧はゼロとなる。但し、実際の集積回路においては、素子間のばらつきにより、
Vod15A＝Vod15DA，Rf22A＝Rf21A，Rs22A＝Rs21A，Vbe1A＝Vbe2A
は成立せず、オフセット電圧はゼロとならず、式１４となる。一般的にＩＶアンプＩＶＡ〜ＩＶＤは全く同一構成をとり、各々のオフセット電圧はそれぞれ、
Vod16B＝(((Vs−Vod15B)×(Rs21B／(Rf22B＋Rs21B))+Vod15B−Vbe1B＋Vbe2B
−Vod15DB)×((Rf21B＋Rs22B)／Rs22B)＋Vod15DB−Vs (式16)
Vod16C＝(((Vs−Vod15C)×(Rs21C／(Rf22C＋Rs21C))+Vod15C−Vbe1C＋Vbe2C
−Vod15DC)×((Rf21C＋Rs22C)／Rs22C)＋Vod15DC−Vs (式17)
Vod16D＝(((Vs−Vod15D)×(Rs21D／(Rf22D＋Rs21D))+Vod15D−Vbe1D＋Vbe2D
−Vod15DD)×((Rf21D＋Rs22D)／Rs22D)＋Vod15DD−Vs (式18)
となり、ＩＶアンプＩＶＡ〜ＩＶＤが同一回路であるから
Vod15A＝Vod15B＝Vod15C＝Vod15D (式19)
Vod15DA＝Vod15DB＝Vod15DC＝Vod15DD (式20)
Rs21A＝Rs21B＝Rs21C＝Rs21D (式21)
Rf21A＝Rf21B＝Rf21C＝Rf21D (式22)
Rs22A＝Rs22B＝Rs22C＝Rs22D (式23)
Rf22A＝Rf22B＝Rf22C＝Rf22D (式24)
Vbe1A＝Vbe1B＝Vbe1C＝Vbe1D (式25)
Vbe2A＝Vbe2B＝Vbe2C＝Vbe2D (式26)
となって
Vod16A=Vod16B=Vod16C=Vod16D (式27)
となり、全てのアンプのオフセット電圧は同一値となる。同一回路であるので、当然の結果として式２７が成立する。但し、実際の集積回路においては、素子間のばらつきにより、式１９〜２５は成立せず、各アンプのオフセット電圧は同一値とはならない。

次に、図１２に、受光アンプ回路の第３の従来例を示す。

この受光アンプ回路は、図１１の受光アンプ回路のＩＶアンプＩＶＡにおいて、光電流増幅用アンプＡｍｐ１Ａの出力端子ＯｕｔＡが入力抵抗Ｒｓ２２Ａを介して演算増幅器ＳＡｍｐ２Ａの負入力端子に接続され、基準電圧生成アンプＤＡｍｐ１Ａの出力端子ＯｕｔＤＡが入力抵抗Ｒｓ２１Ａを介して演算増幅器ＳＡｍｐ２Ａの正入力端子に接続されるようにし、他のＩＶアンプＩＶＢ〜ＩＶＤにおいても同様に変更したものである。光電流増幅用アンプＡｍｐ１Ａ〜Ａｍｐ１Ｄ、基準電圧生成アンプＤＡｍｐ１Ａ〜ＤＡｍｐ１Ｄ、および、差動増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄの具体的回路については、図１１の受光アンプ回路と同様に、図１３および図１４で示される。光電流増幅用アンプＡｍｐ１Ａおよび基準電圧生成アンプＤＡｍｐ１Ａの無光時出力電圧はそれぞれ式１２、式１３で示され、差動増幅器Ａｍｐ２Ａの無光時出力電圧は、
Vod16A＝Vd16A−Vs
＝(((Vs−Vod15DA)×(Rs21A／(Rf22A＋Rs21A))+Vod15DA−Vbe1A＋Vbe2A
−Vod15A)×((Rf21A＋Rs22A)／Rs22A)＋Vod15A−Vs (式28)
同様に、
Vod16B＝Vd16B−Vs
＝(((Vs−Vod15DB)×(Rs21B／(Rf22B＋Rs21B))+Vod15DB−Vbe1B＋Vbe2B
−Vod15B)×((Rf21B＋Rs22B)／Rs22B)＋Vod15B−Vs (式29)
Vod16C＝Vd16C−Vs
＝(((Vs−Vod15DC)×(Rs21C／(Rf22C＋Rs21C))+Vod15DC−Vbe1C＋Vbe2C
−Vod15C)×((Rf21C＋Rs22C)／Rs22C)＋Vod15C−Vs (式30)
Vod16D＝Vd16D−Vs
＝(((Vs−Vod15DD)×(Rs21D／(Rf22D＋Rs21D))+Vod15DD−Vbe1D＋Vbe2D
−Vod15D)×((Rf21D＋Rs22D)／Rs22D)＋Vod15D−Vs (式31)
図１１と同様に式１９〜式２５が成立すれば、
Vod16A=Vod16B=Vod16C=Vod16D (式32)
となり、全てのアンプのオフセット電圧は同一値となる。（同一回路であるので、当然の結果として式３２が成立する。）但し、実際の集積回路においては、素子間のばらつきにより、式１９〜式２５は成立せず、各アンプのオフセット電圧は同一値とはならない。
特開２０００−３５３９２５号公報（２０００（平成１２）年１２月１９日公開） 特開２００１−３０８６５１号公報（２００１（平成１３）年１１月２日公開）

次に、図１５（ａ）・（ｂ）・（ｃ）に受光素子ＰＤＡ〜ＰＤＤへの入力光形状を示す。光ピックアップ装置では、光ディスクの盤面にレーザ光を収束させるために、非点収差法という方法が一般的に用いられる。非点収差法においては、光ディスク盤面上にレーザ光が収束されている場合は図１５（ａ）のように、４分割ＰＤ（フォトダイオード）の中心に円状に光が入射する。光ディスク盤面上にレーザ光が収束されていない場合は図１５（ｂ）・（ｃ）のように４分割ＰＤの中心に、だ円状に光が入射する。この時、例えば図９および図１０において
VA＝Vod12A＋ΔVA (式28)
VB＝Vod12B＋ΔVB (式29)
VC＝Vod12C＋ΔVC (式30)
VD＝Vod12D＋ΔVD (式31)
（但し、ΔＶＡ〜ΔＶＤは受光素子ＰＤＡ〜ＰＤＤへの入力光に応じた出力電圧増加分）となるが、図１５（ａ）においては、受光素子ＰＤＡ〜ＰＤＤに均等に入力光が入射し、
ΔVA＝ΔVB＝ΔVC＝ΔVD (式32)
となる事から、
(VA−VB)＋(VC−VD)＝(Vod12A−Vod12B)＋(Vod12C−Vod12D) (式33)
となり、式５〜式１０および式１１が成立すれば、式３３はゼロとなる。図１５（ｂ）・（ｃ）においては、受光素子ＰＤＡ〜ＰＤＤに均等に入力光が入射しておらず、
ΔVA＝ΔVC (式34)
ΔVB＝ΔVD (式35)
のみが成立し、
(VA−VB)＋(VC−VD)＝(2×(ΔVA−ΔVB))
＋(Vod12A−Vod12B)＋(Vod12C−Vod12D) (式36)
となり、式５〜式１０が成立しても、式３６はゼロとはならない。このように、非点収差法では理想的式５〜式１０が成立する場合には式３２が成立し、(VA−VB)＋(VC−VD)がゼロになるように光ディスクへの集光を調節する。但し、実際の集積回路においては、素子間のばらつきにより、式５〜式１０は成立せず、各アンプのオフセット電圧は同一値とはならないため、光ディスクへの集光がなされても、(VA−VB)＋(VC−VD)はゼロにならない。すなわち、素子間のばらつきによる各アンプ間のオフセット電圧のばらつきが、光ディスクへの集光の品位を低下させ、ひいては、光ディスクの再生／記録の品位を低下させる。よって、アンプ間のオフセット電圧差を小さくすることで、光ディスクへの集光の品位を上昇させ、ひいては、光ディスクの再生／記録の信頼性を高めることができる。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電流−電圧変換アンプ間のオフセット電圧差を小さくすることのできる受光アンプ回路およびそれを用いた光ピックアップ装置を実現することにある。

本発明の受光アンプ回路は、上記課題を解決するために、複数の受光素子と、各上記受光素子に個別に接続された、上記受光素子の出力電流を増幅する、互いに同一の構成である電流−電圧変換アンプとを備える受光アンプ回路において、上記電流−電圧変換アンプの無光時出力電圧を決定する基準電圧が複数の上記電流−電圧変換アンプに向けて共通に供給される、基準電圧共有化が行われていることを特徴としている。

上記の発明によれば、電流−電圧変換アンプの無光時出力電圧を決定する基準電圧が複数の上記電流−電圧変換アンプに向けて共通に供給される基準電圧共有化を行うので、基準電圧を供給する経路での素子のばらつきがなく、電流−電圧変換アンプ間のオフセット電圧差を小さくすることができる。

以上により、電流−電圧変換アンプ間のオフセット電圧差を小さくすることのできる受光アンプ回路を実現することができるという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、上記電流−電圧変換アンプは、演算増幅器と、上記演算増幅器の負入力端子−出力端子間に接続された帰還抵抗とを備えており、上記負入力端子は、上記負入力端子を有する上記演算増幅器を備えた上記電流−電圧変換アンプに対応する上記受光素子の出力に接続されており、複数の上記演算増幅器の正入力端子が、上記基準電圧の同じ供給箇所に接続されていることにより、上記基準電圧共有化が行われていることを特徴としている。

上記の発明によれば、複数の演算増幅器の正入力端子を、基準電圧の同じ供給箇所に接続することにより、基準電圧共有化を行うので、基準電圧を供給する経路での素子のばらつきがない。従って、電流−電圧変換アンプ間のオフセット電圧差を小さくすることができるという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、上記電流−電圧変換アンプは、演算増幅器と、上記演算増幅器の負入力端子−出力端子間に接続された帰還抵抗とを備えており、上記負入力端子は、上記負入力端子を有する上記演算増幅器を備えた上記電流−電圧変換アンプに対応する上記受光素子の出力に接続されており、複数の上記演算増幅器の正入力端子が、共通の入力抵抗を介して上記基準電圧の同じ供給箇所に接続されていることにより、上記基準電圧共有化が行われていることを特徴としている。

上記の発明によれば、複数の演算増幅器の正入力端子を、共通の入力抵抗を介して基準電圧の同じ供給箇所に接続することにより、基準電圧共有化を行うので、基準電圧を供給する経路での素子のばらつきがない。従って、電流−電圧変換アンプ間のオフセット電圧差を小さくすることができるという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、上記入力抵抗は、複数の上記電流−電圧変換アンプが備える上記帰還抵抗の並列接続値と同一値であることを特徴としている。

上記の発明によれば、無光時の、入力抵抗での電圧降下と、帰還抵抗での電圧降下とが等しくなるので、オフセット電圧差を低減することができるという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、上記演算増幅器の差動対を構成するトランジスタのうちの、上記正入力端子となるベースを有する正側トランジスタが、複数の上記演算増幅器の間で共有されており、上記正側トランジスタのエミッタは、上記演算増幅器の差動対を構成するトランジスタのうちの、上記負入力端子となるベースを有する複数の負側トランジスタのエミッタと共通接続されており、上記正側トランジスタのエミッタと上記負側トランジスタのエミッタとの接続点と、交流的接地点との間に電流源が接続されており、上記正側トランジスタの能動負荷と各上記負側トランジスタの能動負荷とが、それぞれカレントミラー回路を構成していることを特徴としている。

上記の発明によれば、演算増幅器の正側トランジスタが、複数の上記演算増幅器の間で共有されているので、電流−電圧変換アンプのオフセット電圧差低減に寄与するという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、上記入力抵抗と上記帰還抵抗とが全て同一の抵抗値を有していることを特徴としている。

上記の発明によれば、入力抵抗と帰還抵抗とが全て同一の抵抗値を有しているので、オフセット電圧差低減に寄与するという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、上記正側トランジスタのベースと交流的接地点との間に容量が接続されていることを特徴としている。

上記の発明によれば、入力抵抗で生じる熱雑音もしくは基準電圧から混入するノイズを低減することができるという効果を奏する。また、正側トランジスタは全ての演算増幅器に共有されているので、容量は１個ですみ、チップサイズの低減に寄与するという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、上記電流−電圧変換アンプは、上記受光素子の上記出力電流を増幅して電圧を出力する増幅回路であって出力の負帰還を行っている第１のアンプと、上記第１のアンプと同一構成であって入力が出力の負帰還のみであるダミーアンプと、上記第１のアンプの出力電圧と上記ダミーアンプの出力電圧との差分を増幅した電圧を出力する第２のアンプとを備えており、上記ダミーアンプを複数の上記電流−電圧変換アンプに共通として上記ダミーアンプの出力電圧を上記基準電圧とすることにより、上記基準電圧共有化が行われていることを特徴としている。

上記の発明によれば、ダミーアンプを複数の電流−電圧変換アンプに共通としてダミーアンプの出力電圧を基準電圧とすることにより、基準電圧共有化を行うので、基準電圧を供給する経路での素子のばらつきがない。従って、電流−電圧変換アンプ間のオフセット電圧差を小さくすることができるという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、上記第２のアンプは、演算増幅器と、上記演算増幅器の正入力端子と上記第１のアンプの出力との間に接続された第１の入力抵抗と、上記演算増幅器の上記正入力端子と所定電圧の供給箇所との間に接続された第２の入力抵抗と、上記演算増幅器の負入力端子と上記ダミーアンプの出力との間に接続された第３の入力抵抗と、上記演算増幅器の上記負入力端子−出力端子間に接続された帰還抵抗とを備えていることを特徴としている。

上記の発明によれば、演算増幅器と第１〜第４の入力抵抗とを用いて差動増幅器を構成することにより、第２のアンプを構成することができるという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、上記第２のアンプは、演算増幅器と、上記演算増幅器の正入力端子と上記ダミーアンプの出力との間に接続された第１の入力抵抗と、上記演算増幅器の上記正入力端子と所定電圧の供給箇所との間に接続された第２の入力抵抗と、上記演算増幅器の負入力端子と上記第１のアンプの出力との間に接続された第３の入力抵抗と、上記演算増幅器の上記負入力端子−出力端子間に接続された帰還抵抗とを備えていることを特徴としている。

上記の発明によれば、演算増幅器と第１〜第４の入力抵抗とを用いて差動増幅器を構成することにより、第２のアンプを構成することができるという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、上記演算増幅器の差動対を構成するトランジスタのうちの、上記正入力端子となるベースを有する正側トランジスタが、複数の上記演算増幅器の間で共有されており、上記正側トランジスタのエミッタは、上記演算増幅器の差動対を構成するトランジスタのうちの、上記負入力端子となるベースを有する複数の負側トランジスタのエミッタと共通接続されており、上記正側トランジスタのエミッタと上記負側トランジスタのエミッタとの接続点と、交流的接地点との間に電流源が接続されており、上記正側トランジスタの能動負荷と各上記負側トランジスタの能動負荷とが、それぞれカレントミラー回路を構成していることを特徴としている。

上記の発明によれば、演算増幅器の正側トランジスタが、複数の上記演算増幅器の間で共有されているので、電流−電圧変換アンプのオフセット電圧差低減に寄与するという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、上記正側トランジスタのベースと交流的接地点との間に容量が接続されていることを特徴としている。

上記の発明によれば、入力抵抗で生じる熱雑音もしくは基準電圧から混入するノイズを低減することができるという効果を奏する。また、正側トランジスタは全ての演算増幅器に共有されているので、容量は１個ですみ、チップサイズの低減に寄与するという効果を奏する。

本発明の光ピックアップ装置は、上記課題を解決するために、上記受光アンプ回路が、光学系の所定位置において照射される光ビームの光量を複数の上記受光素子で検出する受光アンプ素子に用いられていることを特徴としている。

上記の発明によれば、受光アンプ回路においてオフセット電圧差が低減されるので、正確な光検出により正確な駆動が行われる光ピックアップ装置を実現することができるという効果を奏する。

本発明の光ピックアップ装置は、上記課題を解決するために、全ての上記電流−電圧変換アンプの出力電圧が等しくなるように、複数の上記受光素子に照射される上記光ビームの状態が調整されることを特徴としている。

上記の発明によれば、光ピックアップ装置における光ビームの状態を適切に調整することができるという効果を奏する。

本発明の受光アンプ回路は、以上のように、基準電圧共有化が行われているので、電流−電圧変換アンプ間のオフセット電圧差を小さくすることのできる受光アンプ回路を実現することができるという効果を奏する。

受光アンプ回路の実施の形態を述べる前に、まず本実施形態の受光アンプ回路が内蔵される受光アンプ素子を備えた光ピックアップ装置について説明する。

図８は、光ディスク１０２の記録再生光学系に用いられる光ピックアップ装置１０１の構成を示す図である。光ピックアップ装置１０１は、レーザダイオード１０３、コリメータレンズ１０４・１０６、ビームスプリッタ１０５、対物レンズ１０７、スポットレンズ１０８、および、受光アンプ素子１０９・１１０・１１１を備えている。受光アンプ素子１１０と１１１とは、いずれか一方のみが備えられている場合もある。受光アンプ素子１０９・１１０・１１１はＩＣで構成されている。

ここで、記録再生用光源としての発光素子であるレーザダイオード１０３より出射されたレーザ光は、コリメータレンズ１０４において平行光とされ、ビームスプリッタ１０５において光路が９０°曲げられた後、コリメータレンズ１０６および対物レンズ１０７を介して、光ディスク１０２に照射される。そして、光ディスク１０２からの反射光は、上記対物レンズ１０７およびコリメータレンズ１０６からビームスプリッタ１０５を通過し、スポットレンズ１０８で集光されて、受光アンプ素子１０９に入射される。受光アンプ素子１０９は、入射した光信号から、情報信号を再生するとともに、トラッキングやフォーカシングサーボ用の信号を作成し、図示しない信号処理回路や制御回路などへ出力する。記録時には、レーザダイオード１０３からの出射光が、書き込むべきデータに対応して変調される。レーザダイオード１０３は、例えばＣＤ用が波長７８０ｎｍ、ＤＶＤ用が波長６５０ｎｍ、青色波長のものが４０５ｎｍである。

受光アンプ素子１１０はレーザダイオード１０３の近傍の位置に設けられ、受光アンプ素子１１１はビームスプリッタ１０５を介してレーザダイオード１０３と反対側の位置に設けられる。この受光アンプ素子１１０・１１１によって、レーザダイオード１０３からの出射光の一部がモニタされ、該光受光アンプ素子１１０・１１１の出力をレーザダイオード１０３にフィードバックすることによって、レーザ光強度が最適な強度に調整される。

次に、上記受光アンプ素子１０９に内蔵される、本発明の受光アンプ回路の各実施の形態について説明する。

〔実施の形態１〕
本発明の受光アンプ回路の一実施形態について図１ないし図３に基づいて説明すると以下の通りである。

図１に、本実施の形態に係る受光アンプ回路１の構成を示す。

受光アンプ回路１は、田の字型に配置されたフォトダイオードからなる受光素子ＰＤＡ〜ＰＤＤと、ＩＶアンプＩＶＡ〜ＩＶＤとを備えている。ＩＶアンプＩＶＡ〜ＩＶＤは受光素子ＰＤＡ〜ＰＤＤの光電流を増幅する電流−電圧変換アンプである。ＩＶアンプＩＶＡは受光素子ＰＤＡの出力に、ＩＶアンプＩＶＢは受光素子ＰＤＢの出力に、ＩＶアンプＩＶＣは受光素子ＰＤＣの出力に、ＩＶアンプＩＶＤは受光素子ＰＤＤの出力にそれぞれ個別に接続されている。

各ＩＶアンプの構成をＩＶアンプＩＶＡを例に取って説明する。ＩＶアンプＩＶＡは、演算増幅器ＡｍｐＡと、演算増幅器ＡｍｐＡの負入力端子−出力端子間に接続された電流−電圧変換用の帰還抵抗ＲｆＡとを備えている。受光素子ＰＤＡの出力は演算増幅器ＡｍｐＡの負入力端子に接続されている。以下、ＩＶアンプＩＶＢ〜ＩＶＤも、上記ＩＶアンプＩＶＡの各構成要素の符号末尾に付されたＡをＢ〜Ｄとした同じもので構成されている。

演算増幅器ＡｍｐＡ〜ＡｍｐＤの各正入力端子と、基準電圧ＶＳ端子（基準電圧の供給箇所）との間に、演算増幅器ＡｍｐＡ〜ＡｍｐＤに共通の、オフセット補正用の入力抵抗Ｒｓが接続されている。

図２に、ＩＶアンプの具体的な回路例をＩＶアンプＩＶＡを例に取って示す。他のＩＶアンプＩＶＢ〜ＩＶＤも同じ構成である。演算増幅器ＡｍｐＡは、トランジスタＱ１Ａ・Ｑ２Ａからなる差動入力対と、トランジスタＱ３Ａ・Ｑ４Ａからなるカレントミラー回路と、電流源ＩｅｅＡと、トランジスタＱ５Ａおよび電流源ＩｏＡからなる出力回路とを備えている。

トランジスタＱ１ＡとトランジスタＱ２ＡとはＮＰＮ型で、互いのエミッタが接続されている。トランジスタＱ１Ａのベースは演算増幅器ＡｍｐＡの正入力端子であり、トランジスタＱ２Ａのベースは演算増幅器ＡｍｐＡの負入力端子である。トランジスタＱ３ＡはＰＮＰ型であってトランジスタＱ１Ａの能動負荷であり、トランジスタＱ４ＡはＰＮＰ型であってトランジスタＱ２Ａの能動負荷である。トランジスタＱ３のコレクタはトランジスタＱ１Ａのコレクタに接続されており、トランジスタＱ４ＡのコレクタはトランジスタＱ２Ａのコレクタに接続されている。トランジスタＱ３ＡのベースとトランジスタＱ４Ａのベースとは互いに接続されており、上記ベースはトランジスタＱ３Ａのコレクタに接続されている。トランジスタＱ３Ａ・Ｑ４Ａのエミッタは電源（交流的接地点）に接続されている。

電流源ＩｅｅＡは、トランジスタＱ１ＡとトランジスタＱ２Ａとのエミッタ接続点とＧＮＤ（交流的接地点）との間に接続されている。

トランジスタＱ５ＡはＮＰＮ型であってそのベースはトランジスタＱ２Ａのコレクタに接続されており、コレクタは電源（交流的接地点）に接続されている。また、トランジスタＱ５Ａのエミッタは演算増幅器ＡｍｐＡの出力端子となっており、出力電圧ＶＡを出力する。電流源ＩｏＡは上記出力端子とＧＮＤ（交流的接地点）との間に接続されている。

また、演算増幅器ＡｍｐＡのトランジスタＱ２Ａのベース（負入力端子）−ＧＮＤ間に受光素子ＰＤＡが逆バイアス接続され、トランジスタＱ２Ａのベース（負入力端子）−出力端子間には帰還抵抗ＲｆＡが接続され、トランジスタＱ１Ａのベース（正入力端子）−基準電圧ＶＳ端子間には全ての演算増幅器ＡｍｐＡ〜ＡｍｐＤに共通の入力抵抗Ｒｓが接続されている。従って、演算増幅器ＡｍｐＡ〜ＡｍｐＤの各正入力端子は互いに接続されている。

ＩＶアンプＩＶＢ〜ＩＶＤは、ＩＶアンプＩＶＡの各構成要素の符号末尾に付されたＡをＢ〜Ｄとした同じ構成である。

上記構成のＩＶアンプＩＶＡにおいて、無光時出力電圧は、式１と同様に、
Vod22A＝−(Rs×(Ib1A＋Ib1B＋Ib1C＋Ib1D))−Vbe1A＋Vbe2A＋(RfA×Ib2A) (式37)
となる。一般的に、上述したように、ＩＶアンプＩＶＡ〜ＩＶＤは全く同一構成をとり、各々のオフセット電圧はそれぞれ順に、
Vod22B＝−(Rs×(Ib1A＋Ib1B＋Ib1C＋Ib1D))−Vbe1B＋Vbe2B＋(RfB×Ib2B) (式38)
Vod22C＝−(Rs×(Ib1A＋Ib1B＋Ib1C＋Ib1D))−Vbe1C＋Vbe2C＋(RfC×Ib2C) (式39)
Vod22D＝−(Rs×(Ib1A＋Ib1B＋Ib1C＋Ib1D))−Vbe1D＋Vbe2D＋(RfD×Ib2D) (式40)
となる。

よって、ＩＶアンプＩＶＡ〜ＩＶＤにおいて、
Rs×(Ib1A＋Ib1B＋Ib1C＋Ib1D)
は同一となり、式１〜式４と比して、式７〜式１０のみが成立すれば各アンプ間のオフセット電圧差はゼロとなる。即ち従来例（図９および図１０）における入力抵抗ＲｓＡ〜ＲｓＤ、電流Ｉｂ１Ａ〜Ｉｂ１Ｄのばらつきによるオフセット電圧差は生じず、オフセット電圧差低減に寄与する。ここで、上記効果は入力抵抗Ｒｓの値に依存しない。即ち、Ｒｓ＝０（演算増幅器ＡｍｐＡ〜ＡｍｐＤの正入力端子を全て基準電圧ＶＳ端子に共通接続する）でもよいし、Ｒｓがゼロ以外の値でもよいが、Ｒｓを全てのＩＶアンプの帰還抵抗Ｒｆの並列接続値と同一とする、即ち、図１においては、
Rs＝RfA//RfB//RfC//RfD (式41)
とすれば、式３７〜式４０において、素子ばらつきを無視すれば
Rs×(Ib1A＋Ib1B＋Ib1C＋Ib1D)
＝RfA×Ib2A＝RfB×Ib2B＝RfC×Ib2C＝RfD×Ib2D (式42)
が成立し、各アンプそれぞれのオフセット電圧低減に寄与する。

次に、図３に、本実施の形態の受光アンプ回路の変形例の構成を示す。

図３の受光アンプ回路２は、図２の演算増幅器ＡｍｐＡ〜ＡｍｐＤの、正入力端子となるベースを有するトランジスタＱ１Ａ〜Ｑ１Ｄを、演算増幅器ＡｍｐＡ〜ＡｍｐＤに共通のトランジスタ（差動対の正側トランジスタ）Ｑ１としたものである。これに伴い、トランジスタ（差動対の負側トランジスタ）Ｑ２Ａ〜Ｑ２Ｄのエミッタと、トランジスタＱ１のエミッタとが共通接続されている。また、図２の電流源ＩｅｅＡ〜ＩｅｅＤは共通の電流源Ｉｅｅに置き換えられている。さらに、トランジスタＱ１の能動負荷をトランジスタＱ３とし、このトランジスタＱ３と、トランジスタＱ４Ａ・Ｑ４Ｂ・Ｑ４Ｃ・Ｑ４Ｄとの間でカレントミラー回路が構成されるようにしている。カレントミラー回路の電流折り返しの倍率は通常１である。

共通の入力抵抗ＲｓはトランジスタＱ１のベースと基準電圧ＶＳ端子との間に接続されている。また、トランジスタＱ１のベースとＧＮＤとの間に容量Ｃ１が接続されている。

上記の構成において、ＩＶアンプＩＶＡの無光時出力電圧Vod23Aは、
Vod23A＝−(Rs×Ib1)−Vbe1＋Vbe2A＋(RfA×Ib2A) (式43)
同様にＩＶアンプＩＶＢ〜ＩＶＤの無光時出力電圧は順に、
Vod23B＝−(Rs×Ib1)−Vbe1＋Vbe2B＋(RfB×Ib2B) (式44)
Vod23C＝−(Rs×Ib1)−Vbe1＋Vbe2C＋(RfC×Ib2C) (式45)
Vod23D＝−(Rs×Ib1)−Vbe1＋Vbe2D＋(RfD×Ib2D) (式46)
となり、
−(Rs×Ib1)−Vbe1
は全てのＩＶアンプＩＶＡ〜ＩＶＤに共通となる。即ち、式５〜式１０のうち、式５〜式７が成立し、アンプ間のオフセット電圧差低減に寄与する。上記効果はＲｓの値に依存せず、Ｒｓ＝０であってもよいし、任意の値でもよい。但し、Ｒｓと全ての帰還抵抗ＲｆＡ〜ＲｆＤとを同一の抵抗値にする、即ち、
Rs=RfA=RfB=RfC=RfD
とすれば、素子ばらつきを無視すれば
Rs×Ib1＝RfA×Ib2A＝RfB×Ib2B＝RfC×Ib2C＝RfD×Ib2D (式47)
が成立し、各アンプそれぞれのオフセット電圧低減に寄与する。

なお、上記構成においては、トランジスタＱ５Ａ〜Ｑ５Ｄの電流増幅率は十分大きく、受光素子ＰＤＡ〜ＰＤＤの電流によるトランジスタＱ２Ａ〜Ｑ２Ｄの電流変化は無視できるとしている。

また、受光素子ＰＤＡ、帰還抵抗ＲｆＡ、トランジスタＱ２Ａを例にとると、
無光時のVA出力電圧＝Ib2A×RfA
受光時のVA出力電圧＝(Ib2A＋I(PDA))×RfA
但し、トランジスタＱ２Ａの接続点を基準とする。

書き方を変えて、基準電圧ＶＳを基準にとれば、
無光時のVA出力電圧＝VS
受光時のVA出力電圧＝VS＋(I(PDA)×RfA)
（但し、オフセット電圧は無視）
となる。

また、図３のようにトランジスタＱ１のベース−ＧＮＤ間に容量Ｃ１を接続する事で、入力抵抗Ｒｓで生じる熱雑音もしくは基準電圧ＶＳから混入するノイズを低減することができる。従来の図１０において同様の効果を得ようとすれば、トランジスタＱ１Ａ〜Ｑ１Ｄそれぞれのベース端子に容量Ｃ１と同一容量値の容量を接続する必要があり、チップサイズが増大する。よって図３の構成はそれだけチップサイズの低減に寄与する。

以上のように、本実施の形態によれば、ＩＶアンプＩＶＡ〜ＩＶＤの無光時出力電圧を決定する基準電圧ＶＳが複数のＩＶアンプＩＶＡ〜ＩＶＤに向けて共通に供給される基準電圧共有化を行うので、基準電圧ＶＳを供給する経路での素子のばらつきがなく、ＩＶアンプＩＶＡ〜ＩＶＤ間のオフセット電圧差を小さくすることができる。なお、本実施の形態では全てのＩＶアンプＩＶＡ〜ＩＶＤに対して基準電圧共有化を行ったが、これに限らず、ＩＶアンプＩＶＡ〜ＩＶＤのうちの任意の複数に対して基準電圧共有化を行っても、共有化した部分については同様の効果が得られる。

以上により、ＩＶアンプ間のオフセット電圧差を小さくすることのできる受光アンプ回路を実現することができる。

また、図１の受光アンプ回路１では、複数の演算増幅器ＡｍｐＡ〜ＡｍｐＤの正入力端子を、共通の入力抵抗Ｒｓを介して基準電圧ＶＳの同じ供給箇所に接続することにより、基準電圧共有化を行うので、基準電圧ＶＳを供給する経路での素子のばらつきがない。従って、ＩＶアンプ間のオフセット電圧差を小さくすることができる。

また、図１の受光アンプ回路１において、複数の演算増幅器ＡｍｐＡ〜ＡｍｐＤの正入力端子を、基準電圧ＶＳの同じ供給箇所に接続することにより基準電圧共有化を行っても、基準電圧ＶＳを供給する経路での素子のばらつきがない。従って、ＩＶアンプ間のオフセット電圧差を小さくすることができる。このとき、入力抵抗Ｒｓ＝０であるので、式５のＲｓＡ＝ＲｓＢ＝ＲｓＣ＝ＲｓＤが自動的に成立する。従って、式１〜式４中の、ＲｓＡ〜ＲｓＤを含む項によるオフセット電圧差が消滅し、オフセット電圧のばらつきが改善される。

また、式４１のようにすることにより、無光時の、入力抵抗Ｒｓでの電圧降下と、帰還抵抗ＲｆＡ〜ＲｆＤでの電圧降下とが等しくなるので、オフセット電圧差を低減することができる。

また、図３の受光アンプ回路２によれば、演算増幅器ＡｍｐＡ〜ＡｍｐＤの正側トランジスタが、複数の演算増幅器ＡｍｐＡ〜ＡｍｐＤの間で共有されているので、ＩＶアンプＩＶＡ〜ＩＶＤのオフセット電圧差低減に寄与する。

また、受光アンプ回路２において、入力抵抗ＲｓＡと帰還抵抗ＲｆＡ〜ＲｆＤとが全て同一の抵抗値を有するようにすれば、オフセット電圧差低減に寄与する。

また、受光アンプ回路２において、トランジスタＱ１のベースとＧＮＤとの間に容量Ｃ１が接続されていることにより、入力抵抗Ｒｓで生じる熱雑音もしくは基準電圧ＶＳから混入するノイズを低減することができる。また、トランジスタＱ１は複数の演算増幅器ＡｍｐＡ〜ＡｍｐＤに共有されているので、容量Ｃ１は１個ですみ、チップサイズの低減に寄与する。

〔実施の形態２〕
本発明の受光アンプ回路の他の実施形態について図４ないし図８を用いて説明すれば以下のとおりである。

図４に、本実施の形態に係る受光アンプ回路３の構成を示す。

受光アンプ回路３は、田の字型に配置された受光素子ＰＤＡ〜ＰＤＤと、ＩＶアンプＩＶＡ〜ＩＶＤとを備えている。ＩＶアンプＩＶＡ〜ＩＶＤは受光素子ＰＤＡ〜ＰＤＤの光電流を増幅する電流−電圧変換アンプである。ＩＶアンプＩＶＡは受光素子ＰＤＡの出力に、ＩＶアンプＩＶＢは受光素子ＰＤＢの出力に、ＩＶアンプＩＶＣは受光素子ＰＤＣの出力に、ＩＶアンプＩＶＤは受光素子ＰＤＤの出力にそれぞれ個別に接続されている。

各ＩＶアンプの構成をＩＶアンプＩＶＡを例に取って説明する。ＩＶアンプＩＶＡは、光電流増幅用アンプ（第１のアンプ）Ａｍｐ１Ａと、光電流増幅用アンプＡｍｐ１Ａと同一構成をとる基準電圧生成アンプ（ダミーアンプ）Ｄａｍｐ１と、光電流増幅用アンプＡｍｐ１Ａと基準電圧生成アンプＤＡｍｐ１との差分を増幅して出力する差動増幅器（第２のアンプ）Ａｍｐ２Ａとを備えている。基準電圧生成アンプＤＡｍｐ１の出力電圧は基準電圧として用いられる。差動増幅器Ａｍｐ２Ａは演算増幅器ＳＡｍｐ２Ａを用いた回路であり、詳細部分は省略して図示してある。以下、ＩＶアンプＩＶＢ〜ＩＶＤも、上記ＩＶアンプＩＶＡの各構成要素の符号末尾に付されたＡをＢ〜Ｄとした同じもので構成されている。また、基準電圧生成アンプＤＡｍｐ１は、同じものがＩＶアンプＩＶＡ〜ＩＶＤ間で共有されている。なお、光電流増幅用アンプＡｍｐ１Ａ〜Ａｍｐ１Ｄおよび基準電圧生成アンプＤａｍｐ１の構成は例えば図１３と同じものを使用することができる。

次に、図５に、図４の差動増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄの構成を具体化した受光アンプ回路４の構成を示す。これらの差動増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄは、図１１の差動増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄと同じ構成である。また、光電流増幅用アンプＡｍｐ１Ａ〜Ａｍｐ１Ｄの出力は、対応する差動増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄの正入力端子側に入力され、基準電圧生成アンプＤａｍｐ１の出力は、差動増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄの負入力端子側に入力される。これにより、図１１における式１９が成立し、オフセット電圧差の低減に寄与する。また、基準電圧生成アンプＤＡｍｐ１をＩＶアンプＩＶＡ〜ＩＶＤ間で共有したことにより、アンプ数削減によるチップ面積低減にも効果がある。

次に、図６に、図４の差動増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄの構成を具体化した別の受光アンプ回路５の構成を示す。これらの差動増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄは、図１２の差動増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄと同じ構成である。また、光電流増幅用アンプＡｍｐ１Ａ〜Ａｍｐ１Ｄの出力は、対応する差動増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄの負入力端子側に入力され、基準電圧生成アンプＤａｍｐ１の出力は、差動増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄの正入力端子側に入力される。これにより、図１２における式１９が成立し、オフセット電圧差の低減に寄与する。また、基準電圧生成アンプＤＡｍｐ１をＩＶアンプＩＶＡ〜ＩＶＤ間で共有したことにより、アンプ数削減によるチップ面積低減にも効果がある。

なお、図４〜図６において、光電流増幅用アンプＡｍｐ１Ａ〜Ａｍｐ１Ｄおよび基準電圧生成アンプＤａｍｐ１の回路形式については特に問わない。差動増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄについては図１４の回路が通常用いられる。

次に、図７に、本実施の形態の受光アンプ回路の変形例の構成を示す。

図７の受光アンプ回路６は、図６の受光アンプ回路５において以下の変更を行ったものである。すなわち、図１４の演算増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄの、正入力端子となるベースを有するトランジスタＱ１Ａ〜Ｑ１Ｄを、演算増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄに共通のトランジスタ（差動対の正側トランジスタ）Ｑ１としたものである。これに伴い、トランジスタ（差動対の負側トランジスタ）Ｑ２Ａ〜Ｑ２Ｄのエミッタと、トランジスタＱ１のエミッタとが共通接続されている。また、図１４の電流源ＩｅｅＡ〜ＩｅｅＤは共通の電流源Ｉｅｅに置き換えられている。さらに、トランジスタＱ１の能動負荷をトランジスタＱ３とし、このトランジスタＱ３と、トランジスタＱ４Ａ・Ｑ４Ｂ・Ｑ４Ｃ・Ｑ４Ｄとの間でカレントミラー回路が構成されるようにしている。カレントミラー回路の電流折り返しの倍率は通常１である。

また、図１４の電圧ＩＮ１Ａの入力は、ＩＶアンプＩＶＡ〜ＩＶＤに共通とされ、これに基準電圧生成アンプＤａｍｐ１の出力が接続されており、図１４の入力抵抗Ｒｓ２１Ａは入力抵抗Ｒｓ２１に置き換えられている。また、図１４の電圧ＩＮ２Ａ〜ＩＮ２Ｄには、順に、光電流増幅用アンプＡｍｐ１Ａ〜Ａｍｐ１Ｄの出力が接続されている。

上記のように、受光アンプ回路６では、図６の受光アンプ回路５と比して、入力抵抗Ｒｆ２２Ａ〜Ｒｆ２２Ｄ、入力抵抗Ｒｓ２１Ａ〜Ｒｓ２１Ｄがそれぞれ入力抵抗Ｒｆ２２、入力抵抗Ｒｓ２１で共通化され、かつ、演算増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄの正入力端子となるベースを有するトランジスタをもトランジスタＱ１で共通化している。このため、受光アンプ回路６では式１９に加え、式２２、式２４、および式２５が成立し、オフセット電圧差の向上に寄与する。かつ、上記素子の共通化によるチップ面積の低減にも寄与する。

なお、上記構成においては、トランジスタＱ５Ａ〜Ｑ５Ｄの電流増幅率は十分大きく、受光素子ＰＤＡ〜ＰＤＤの電流によるトランジスタＱ２Ａ〜Ｑ２Ｄの電流変化は無視できるとしている。

また、トランジスタＱ１のベース−ＧＮＤ（交流的接地点）間に容量Ｃ１を接続する事で、入力抵抗Ｒｆ２２で生じる熱雑音もしくはＶＳから混入するノイズを低減することができる。図２６の受光アンプ回路６において同様の効果を得ようとすれば、演算増幅器Ａｍｐ２Ａ〜Ａｍｐ２Ｄの正入力端子それぞれに容量Ｃ１と同一容量値の容量を接続する必要があり、チップサイズが増大する。よって図７の受光アンプ回路６はそれだけチップサイズの低減に寄与する。

以上のように、本実施の形態によれば、ＩＶアンプＩＶＡ〜ＩＶＤの無光時出力電圧を決定する基準電圧が複数のＩＶアンプＩＶＡ〜ＩＶＤに向けて共通に供給される基準電圧共有化を行うので、基準電圧を供給する経路での素子のばらつきがなく、ＩＶアンプＩＶＡ〜ＩＶＤ間のオフセット電圧差を小さくすることができる。なお、本実施の形態では全てのＩＶアンプＩＶＡ〜ＩＶＤに対して基準電圧共有化を行ったが、これに限らず、ＩＶアンプＩＶＡ〜ＩＶＤのうちの任意の複数に対して基準電圧共有化を行っても、共有化した部分については同様の効果が得られる。

以上により、ＩＶアンプ間のオフセット電圧差を小さくすることのできる受光アンプ回路を実現することができる。

また、本実施の形態によれば、基準電圧生成アンプＤＡｍｐ１を複数のＩＶアンプＩＶＡ〜ＩＶＤに共通として基準電圧生成アンプＤＡｍｐ１の出力電圧を基準電圧とすることにより、基準電圧共有化を行うので、基準電圧を供給する経路での素子のばらつきがない。従って、ＩＶアンプＩＶＡ〜ＩＶＤ間のオフセット電圧差を小さくすることができる。

また、図７の受光アンプ回路６によれば、演算増幅器ＡｍｐＡ〜ＡｍｐＤの正側トランジスタが、複数の演算増幅器ＡｍｐＡ〜ＡｍｐＤの間で共有されているので、ＩＶアンプＩＶＡ〜ＩＶＤのオフセット電圧差低減に寄与する。

また、受光アンプ回路６において、トランジスタＱ１のベースとＧＮＤとの間に容量Ｃ１が接続されていることにより、入力抵抗Ｒｆ２２・Ｒｓ２１で生じる熱雑音もしくは基準電圧ＶＳや基準電圧生成アンプＤＡｍｐ１から混入するノイズを低減することができる。また、トランジスタＱ１は複数の演算増幅器ＡｍｐＡ〜ＡｍｐＤに共有されているので、容量Ｃ１は１個ですみ、チップサイズの低減に寄与する。

以上、受光アンプ回路の各実施の形態について述べた。

これらの受光アンプ回路を図８の光ピックアップ装置１０１に用い、光学系の所定位置において照射される光ビームの光量を受光素子ＰＤＡ〜ＰＤＤで検出する受光アンプ素子１０９・１１０・１１１に用いることができる。特に、分割ＰＤを構成する複数の受光素子に同時に光ビームが照射される受光アンプ素子１０９に用いれば、受光アンプ回路においてＩＶアンプ間のオフセット電圧差が低減されるので、これにより、正確な光検出により正確な駆動が行われる光ピックアップ装置を実現することができる。

また、受光アンプ素子１０９に上記受光アンプ回路を用い、図１５の説明に従って、全てのＩＶアンプＩＶＡ〜ＩＶＤの出力電圧が等しくなるように、受光素子ＰＤＡ〜ＰＤＤに照射される光ビームの状態を調整するようにすれば、光ピックアップ装置１０１における光ビームの状態を適切に調整することができる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、特に光ディスクから反射した信号光を受光する受光素子に用いると好適である。

本発明の実施形態を示すものであり、第１の受光アンプ回路の要部構成を示す回路ブロック図である。 図１の受光アンプ回路の具体的な構成を示す回路図である。 本発明の実施形態を示すものであり、第２の受光アンプ回路の要部構成を示す回路ブロック図である。 本発明の実施形態を示すものであり、第３の受光アンプ回路の要部構成を示す回路ブロック図である。 本発明の実施形態を示すものであり、第４の受光アンプ回路の要部構成を示す回路ブロック図である。 本発明の実施形態を示すものであり、第５の受光アンプ回路の要部構成を示す回路ブロック図である。 本発明の実施形態を示すものであり、第６の受光アンプ回路の要部構成を示す回路ブロック図である。 本発明の実施形態を示すものであり、光ピックアップ装置を備えた光学系の要部構成を示すブロック図である。 第１の従来技術を示すものであり、受光アンプ回路の要部構成を示す回路ブロック図である。 図９の受光アンプ回路の具体的な構成を示す回路図である。 第２の従来技術を示すものであり、受光アンプ回路の要部構成を示す回路ブロック図である。 第３の従来技術を示すものであり、受光アンプ回路の要部構成を示す回路ブロック図である。 図１１および図１２の受光アンプ回路が備える光電流増幅アンプおよび基準電圧生成アンプの具体的な構成を示す回路図である。 図１１および図１２の受光アンプ回路が備える差動増幅器の具体的な構成を示す回路図である。 （ａ）ないし（ｃ）は、受光素子への光ビームの照射状態を説明する図である。

符号の説明

１〜６ 受光アンプ回路
ＩＶＡ〜ＩＶＤ ＩＶアンプ（電流−電圧変換アンプ）
ＶＳ 基準電圧
ＰＤＡ〜ＰＤＤ 受光素子
Ａｍｐ１Ａ〜Ａｍｐ１Ｄ 光電流増幅アンプ（第１のアンプ）
ＤＡｍｐ１ 基準電圧生成アンプ（ダミーアンプ）
Ａｍｐ２Ａ〜Ａｍｐ２Ｄ 差動増幅器（第２のアンプ）
Ｒｓ 入力抵抗
ＲｆＡ〜ＲｆＤ 帰還抵抗
Ｒｓ２１Ａ〜Ｒｓ２１Ｄ 入力抵抗（第１の入力抵抗）
Ｒｆ２２Ａ〜Ｒｆ２２Ｄ 入力抵抗（第２の入力抵抗）
Ｒｓ２２Ａ〜Ｒｓ２２Ｄ 入力抵抗（第３の入力抵抗）
Ｒｆ２１Ａ〜Ｒｆ２１Ｄ 帰還抵抗

Claims (14)

1. 複数の受光素子と、
   各上記受光素子に個別に接続された、上記受光素子の出力電流を増幅する、互いに同一の構成である電流−電圧変換アンプとを備える受光アンプ回路において、
   上記電流−電圧変換アンプの無光時出力電圧を決定する基準電圧が複数の上記電流−電圧変換アンプに向けて共通に供給される、基準電圧共有化が行われていることを特徴とする受光アンプ回路。
2. 上記電流−電圧変換アンプは、演算増幅器と、上記演算増幅器の負入力端子−出力端子間に接続された帰還抵抗とを備えており、
   上記負入力端子は、上記負入力端子を有する上記演算増幅器を備えた上記電流−電圧変換アンプに対応する上記受光素子の出力に接続されており、
   複数の上記演算増幅器の正入力端子が、上記基準電圧の同じ供給箇所に接続されていることにより、上記基準電圧共有化が行われていることを特徴とする請求項１に記載の受光アンプ回路。
3. 上記電流−電圧変換アンプは、演算増幅器と、上記演算増幅器の負入力端子−出力端子間に接続された帰還抵抗とを備えており、
   上記負入力端子は、上記負入力端子を有する上記演算増幅器を備えた上記電流−電圧変換アンプに対応する上記受光素子の出力に接続されており、
   複数の上記演算増幅器の正入力端子が、共通の入力抵抗を介して上記基準電圧の同じ供給箇所に接続されていることにより、上記基準電圧共有化が行われていることを特徴とする請求項１に記載の受光アンプ回路。
4. 上記入力抵抗は、複数の上記電流−電圧変換アンプが備える上記帰還抵抗の並列接続値と同一値であることを特徴とする請求項２または３に記載の受光アンプ回路。
5. 上記演算増幅器の差動対を構成するトランジスタのうちの、上記正入力端子となるベースを有する正側トランジスタが、複数の上記演算増幅器の間で共有されており、
   上記正側トランジスタのエミッタは、上記演算増幅器の差動対を構成するトランジスタのうちの、上記負入力端子となるベースを有する複数の負側トランジスタのエミッタと共通接続されており、
   上記正側トランジスタのエミッタと上記負側トランジスタのエミッタとの接続点と、交流的接地点との間に電流源が接続されており、
   上記正側トランジスタの能動負荷と各上記負側トランジスタの能動負荷とが、それぞれカレントミラー回路を構成していることを特徴とする請求項３に記載の受光アンプ回路。
6. 上記入力抵抗と上記帰還抵抗とが全て同一の抵抗値を有していることを特徴とする請求項５に記載の受光アンプ回路。
7. 上記正側トランジスタのベースと交流的接地点との間に容量が接続されていることを特徴とする請求項５または６に記載の受光アンプ回路。
8. 上記電流−電圧変換アンプは、上記受光素子の上記出力電流を増幅して電圧を出力する増幅回路であって出力の負帰還を行っている第１のアンプと、上記第１のアンプと同一構成であって入力が出力の負帰還のみであるダミーアンプと、上記第１のアンプの出力電圧と上記ダミーアンプの出力電圧との差分を増幅した電圧を出力する第２のアンプとを備えており、
   上記ダミーアンプを複数の上記電流−電圧変換アンプに共通として上記ダミーアンプの出力電圧を上記基準電圧とすることにより、上記基準電圧共有化が行われていることを特徴とする請求項１に記載の受光アンプ回路。
9. 上記第２のアンプは、演算増幅器と、上記演算増幅器の正入力端子と上記第１のアンプの出力との間に接続された第１の入力抵抗と、上記演算増幅器の上記正入力端子と所定電圧の供給箇所との間に接続された第２の入力抵抗と、上記演算増幅器の負入力端子と上記ダミーアンプの出力との間に接続された第３の入力抵抗と、上記演算増幅器の上記負入力端子−出力端子間に接続された帰還抵抗とを備えていることを特徴とする請求項８に記載有の受光アンプ回路。
10. 上記第２のアンプは、演算増幅器と、上記演算増幅器の正入力端子と上記ダミーアンプの出力との間に接続された第１の入力抵抗と、上記演算増幅器の上記正入力端子と所定電圧の供給箇所との間に接続された第２の入力抵抗と、上記演算増幅器の負入力端子と上記第１のアンプの出力との間に接続された第３の入力抵抗と、上記演算増幅器の上記負入力端子−出力端子間に接続された帰還抵抗とを備えていることを特徴とする請求項８に記載有の受光アンプ回路。
11. 上記演算増幅器の差動対を構成するトランジスタのうちの、上記正入力端子となるベースを有する正側トランジスタが、複数の上記演算増幅器の間で共有されており、
    上記正側トランジスタのエミッタは、上記演算増幅器の差動対を構成するトランジスタのうちの、上記負入力端子となるベースを有する複数の負側トランジスタのエミッタと共通接続されており、
    上記正側トランジスタのエミッタと上記負側トランジスタのエミッタとの接続点と、交流的接地点との間に電流源が接続されており、
    上記正側トランジスタの能動負荷と各上記負側トランジスタの能動負荷とが、それぞれカレントミラー回路を構成していることを特徴とする請求項１０に記載の受光アンプ回路。
12. 上記正側トランジスタのベースと交流的接地点との間に容量が接続されていることを特徴とする請求項１０に記載の受光アンプ回路。
13. 請求項１ないし１２のいずれか１つに記載の受光アンプ回路が、光学系の所定位置において照射される光ビームの光量を複数の上記受光素子で検出する受光アンプ素子に用いられていることを特徴とする光ピックアップ装置。
14. 全ての上記電流−電圧変換アンプの出力電圧が等しくなるように、複数の上記受光素子に照射される上記光ビームの状態が調整されることを特徴とする請求項１３に記載の光ピックアップ装置。

Images