JP4397841B2 - 受光アンプ回路およびそれを備えた光ピックアップ装置 - Google Patents

Description

本発明は、光ディスク再生／記録のために用いられる光ピックアップ装置に搭載される受光アンプ回路に関する。

光ディスク記録／再生装置は、再生／記録のためのレーザ光を光ディスクに照射する発光素子や、光ディスクからの反射光を受光する受光アンプ素子を備えている。受光アンプ素子の内部には、上記の反射光を受光したり、記録再生用光源としてのレーザ光源から出射されたレーザ光をモニタしたりして、電気信号に変換する受光素子と、当該受光素子によって光信号から変換された電気信号（光電変換信号）を増幅する受光アンプ回路とが設けられている。

図４は、光ディスク１０２の記録／再生装置の記録再生光学系をなす光ピックアップ装置１０１の構成を示す模式図である。光ピックアップ装置１０１は、レーザダイオード１０３、コリメータレンズ１０４・１０６、ビームスプリッタ１０５、対物レンズ１０７、スポットレンズ１０８、受光アンプ素子１０９、および、受光アンプ素子１１０・１１１を備えている。受光アンプ素子１１０と１１１とは、いずれか一方のみが備えられている場合もある。

ここで、記録再生用光源としての発光素子であるレーザダイオード１０３より出射されたレーザ光は、コリメータレンズ１０４において平行光とされ、ビームスプリッタ１０５において光路が９０°曲げられた後、コリメータレンズ１０６および対物レンズ１０７を介して、光ディスク１０２に照射される。そして、光ディスク１０２からの反射光は、上記対物レンズ１０７およびコリメータレンズ１０６からビームスプリッタ１０５を通過し、スポットレンズ１０８で集光されて、受光アンプ素子１０９に入射される。受光アンプ素子１０９は、入射した光信号から、情報信号を再生するとともに、トラッキングサーボ用の信号やフォーカシングサーボ用の信号を作成し、図示しない信号処理回路や制御回路などへ出力する。記録時には、レーザダイオード１０３からの出射光が、書き込むべきデータに対応して変調される。レーザダイオード１０３の波長は、光ディスク１０２の種類に応じて決められる。

このように構成される光学系において、受光アンプ素子１１０はレーザダイオード１０３の近傍の位置に設けられ、受光アンプ素子１１１はビームスプリッタ１０５を介してレーザダイオード１０３と反対側の位置に設けられる。この受光アンプ素子１１０・１１１によって、レーザダイオード１０３からの出射光の一部がモニタされ、該受光アンプ素子１１０・１１１の出力をレーザダイオード１０３にフィードバックすることによって、レーザ光強度が最適な強度に調整される。

図５に、従来の受光アンプ素子１０９・１１０・１１１に備えられる受光アンプ回路１２１の構成を示す。

受光アンプ回路１２１は、フォトダイオードＰＤ１、電流−電圧変換回路（以下、ＩＶアンプと称する。）１２２、基準電圧供給アンプ（以下、ダミーアンプと称する）１２３、および、差動増幅回路１２４を備えている。

フォトダイオード（受光素子）ＰＤ１のアノードはＧＮＤに接続されており、カソードはトランジスタＴｒ１０１のベース接続にされている。

ＩＶアンプ１２２は、エミッタ接地増幅回路で構成される増幅回路Ａ１０１、エミッタフォロワ回路で構成される出力回路Ｂ１０１、および、複数の帰還抵抗Ｒｆ１・Ｒｆ２・…・Ｒｆｎを有し、フォトダイオードＰＤ１で発生した電流を電圧に変換して出力する。

増幅回路Ａ１０１は、トランジスタＴｒ１０１および定電流源Ｉｃａ１０１を備えている。トランジスタ（エミッタ接地トランジスタ）Ｔｒ１０１はＮＰＮ型トランジスタであり、ベースは上述したようにフォトダイオードＰＤ１のカソードに接続されており、エミッタはＧＮＤに接続されており、コレクタは能動負荷としての定電流源Ｉｃａ１０１に接続されている。トランジスタＴｒ１０１のベースは増幅回路Ａ１０１の入力点すなわちＩＶアンプ１２２の入力端子であり、トランジスタＴｒ１０１のコレクタは増幅回路Ａ１０１の出力点である。

出力回路Ｂ１０１は、トランジスタＴｒ１１１および定電流源Ｉｃｂ１０１を備えている。トランジスタＴｒ１１１はＮＰＮ型トランジスタであり、ベースはトランジスタＴｒ１０１のコレクタに接続されており、コレクタは電源Ｖｃｃに接続されており、エミッタは能動負荷としての定電流源Ｉｃｂ１０１に接続されている。トランジスタＴｒ１１１のエミッタはＩＶアンプ１２２の出力端子である。このように、ＩＶアンプ１２２は、増幅回路Ａ１０１の出力点からの出力を基に出力電圧を得る端子を出力端子としている。

図５では、ＩＶアンプの出力は基本的には後段負荷に依存しない。エミッタ接地ＴｒのＶＢＥと、エミッタ接地Ｔｒのベース電流×Ｒｆで決まる。

また、Ｔｒ１０１／Ｔｒ１１１／Ｔｒ１０２／Ｔｒ１１２のベース電流は、Ｉｃａ１０１／Ｉｃｂ１０１／Ｉｃａ１０２／Ｉｃｂ１０２より決定される（定電流源値の１／ｈＦＥとなる）。

ＩＶアンプの出力端子電圧，即ちＴｒ１１１／Ｔｒ１１２のエミッタ電圧は下記のようになる。

無光時出力電圧を求める。

ＩＢ（Ｔｒ１０１）＝（Ｉｃａ１０１−ＩＢ（Ｔｒ１１１））／ｈＦＥ（Ｔｒ１０１）＝Ｉｃａ１０１／ｈＦＥ（Ｔｒ１０１） ・・・（式Ａ１）
上記（式Ａ１）を適用すると、
ＩＶアンプ１２２の無光時出力電圧
＝ＶＢＥ（Ｔｒ１０１）＋（ＩＢ（Ｔｒ１０１）×Ｒｆ）
＝ＶＢＥ（Ｔｒ１０１）＋（Ｉｃａ１０１／ｈＦＥ（Ｔｒ１０１）×Ｒｆ） ・・・（式Ａ２）
但し、ＶＢＥ：ベース−エミッタ間電圧，ＩＢ：ベース電流，ｈＦＥ：トランジスタの電流増幅率。

Ｉｃａ１０１＞＞ＩＢ（Ｔｒ１１１）とする。

同様に、ダミーアンプ１２３の無光時出力電圧は、
ＩＶアンプ１２３の無光時出力電圧
＝ＶＢＥ（Ｔｒ１０２）＋（ＩＢ（Ｔｒ１０２）×Ｒｆ）
＝ＶＢＥ（Ｔｒ１０２）＋（Ｉｃａ１０２／ｈＦＥ（Ｔｒ１０２）×Ｒｆ） ・・・（式Ａ３）
基本的には、（式Ａ２）＝（式Ａ３）となる。

受光時出力電圧を求める。

ＩＶアンプ１２２の受光時出力電圧
＝（無光時出力電圧）＋（ＩＰＤ×Ｒｆ） ・・・（式Ａ４）
但し、ＩＰＤ：受光時光電流。

ＩＶアンプ１２２においては、ＩＶアンプ１２２の出力端子から増幅回路Ａ１０１のトランジスタＴｒ１０１のベースへの帰還経路が設けられ、この帰還経路に、前記帰還抵抗Ｒｆ１・Ｒｆ２・…・Ｒｆｎのそれぞれが互いに並列に接続されている。また、帰還抵抗Ｒｆ１・Ｒｆ２・…・Ｒｆｎのそれぞれの帰還経路上には、順に、直列にスイッチｓｗ１・ｓｗ２・…・ｓｗｎが挿入されており（なお、以下では、帰還抵抗を代表する部材名として帰還抵抗Ｒｆを用いることがある。）、帰還抵抗Ｒｆ１・Ｒｆ２・…・Ｒｆｎのうちのいずれを用いるかを切り替えることができるようになっている。これらのスイッチにより、光ディスク１０２の再生を行うのか記録を行うのかに応じて、あるいは光ディスク１０２の種類（例：ＤＶＤ−Ｒ、ＤＶＤ−ＲＷ、ＤＶＤ−ＲＡＭ等）によって変化する受光アンプ回路１２１への入力光の変化に応じて、使用する帰還抵抗Ｒｆを切り替えて、受光アンプ回路１２１のゲインを切り替える。

ダミーアンプ１２３は、受光素子に接続されないとともに後述の容量Ｃ１を備えていることを除いてＩＶアンプ１２２と同一の構成であり、増幅回路Ａ１０１に対応する増幅回路Ａ１０２、出力回路Ｂ１０１に対応する出力回路Ｂ１０２、および、ＩＶアンプ１２２と同じ帰還抵抗Ｒｆ１・Ｒｆ２・…・Ｒｆｎを備えている。増幅回路Ａ１０２および出力回路Ｂ１０２は、トランジスタＴｒ１０１・Ｔｒ１１１に順に対応するトランジスタＴｒ１０２・Ｔｒ１１２、および、定電流源Ｉｃａ１０１・Ｉｃｂ１０１に順に対応する定電流源Ｉｃａ１０２・Ｉｃｂ１０２を備えている。トランジスタＴｒ１０１とトランジスタＴｒ１０２とは同じ特性であり、トランジスタＴｒ１１１とトランジスタＴｒ１１２とは同じ特性である。また、定電流源Ｉｃａ１０１と定電流源Ｉｃａ１０２とは出力する電流がともにＩｃａで等しく、定電流源Ｉｃｂ１０１と定電流源Ｉｃｂ１０２とは出力する電流がともにＩｃｂで等しい。

このダミーアンプ１２３は、次段の差動増幅回路１２４へ出力電圧としての基準電圧を供給するのみであるので、入力光を増幅する必要がなく、受光素子に接続されることは不要である。上述したように略ＩＶアンプ１２２と同じ構成であるため、出力する基準電圧は、無光時のＩＶアンプ１２２の出力電圧と同一となる。このように、ダミーアンプ１２３は受光アンプ回路１２１の無光時出力電圧（オフセット電圧）の特性向上に寄与する。

差動増幅回路１２４は、ＩＶアンプ１２２の出力電圧とダミーアンプ１２３の出力電圧とを入力として両者の差分を増幅する差動増幅回路であり、オペアンプＯＰおよび抵抗Ｒ１０１〜Ｒ１０４を備えている。抵抗Ｒ１０１はＩＶアンプ１２２の出力端子とオペアンプＯＰの非反転入力端子との間に接続されており、抵抗Ｒ１０２は外部基準電圧Ｖｒｅｆが入力される端子ＲＥＦとオペアンプＯＰの非反転入力端子との間に接続されている。抵抗Ｒ１０３はダミーアンプ１２３の出力端子とオペアンプＯＰの反転入力端子との間に接続されており、抵抗Ｒ１０４は差動増幅回路１２４の出力電圧Ｖｏが出力される端子ＯＵＴとオペアンプＯＰの反転入力端子との間に接続されている。

差動増幅回路１２４において、ＩＶアンプ１２２の出力電圧をＶ１、ダミーアンプ１２３の出力電圧をＶ２、抵抗Ｒ１０１・Ｒ１０３の抵抗値をＲ１、抵抗Ｒ１０２・Ｒ１０４の抵抗値をＲ２とすると、Ｖｏ＝Ｖｒｅｆ＋（Ｒ２／Ｒ１）×（Ｖ１−Ｖ２）となる。

また、前記ダミーアンプ１２３は、高速応答が不要なため、エミッタ接地増幅回路となっている増幅回路Ａ１０２の入出力間（トランジスタＴｒ１０２のベース−コレクタ間）に帯域制限容量である容量Ｃ１を有している。容量Ｃ１はミラー効果により、エミッタ接地増幅回路の入力（トランジスタＴｒ１０２のベース）−ＧＮＤ間にＣ１×（１＋（ＶＡ／ＶＴ））の容量を接続した図６の構成と等価となり、ダミーアンプ１２３の応答を制限し、高域周波数でのノイズを落とす役割を果たす。すなわち、エミッタフォロワ回路である出力回路Ｂ１０１・Ｂ１０２の出力インピーダンスが十分小さく、使用しているＮＰＮ型トランジスタのアーリー電圧が十分大きいとすれば、容量Ｃ１による時定数ＣＲ（Ｃ１）は、
ＣＲ（Ｃ１）＝（ダミーアンプ入力抵抗）×（エミッタ接地のベース−ＧＮＤ間容量）
＝Ｒｆ×Ｃ１ ・・・（式１）
但し、Ｒｆ：帰還抵抗値
となり、上記時定数をもつフィルタとして作用し、ダミーアンプの帯域制限、ノイズ低減に寄与する。一般的な値、Ｒｆ＝１０ｋΩ、Ｃ１＝５ｐＦを用いるとＣＲ（Ｃ１）＝５０ｎｓとなり、カットオフ周波数＝１／（２×π×ＣＲ）＝３．１８ＭＨｚとなる。
特開２０００−３３２５４６号公報（２０００（平成１２）年１１月３０日公開） 特開平１１−２９６８９２号公報（１９９９（平成１１）年１０月２９日公開）

図５において、フォトダイオードＰＤ１への入力光は、光ディスク１０２の再生／記録、あるいは光ディスク１０２の種類によって変化するため、受光アンプ回路１２１では、前述したように帰還抵抗を複数具備し、適当な帰還抵抗（出力飽和を生じない、または、信号抽出可能な）Ｒｆをスイッチによって選択するようにしている。特に、ＤＶＤディスクでは、ディスク記録中において、光ディスク内の信号（ディスク情報等）を抽出するために一時的に再生時のゲインが必要になることがある。すなわち、ディスク記録中に記録用途の帰還抵抗（低ゲイン）と再生用途の帰還抵抗（高ゲイン）とを切り替える必要がある。この時、高速記録に対応するため、ゲインを切り替えてから回路が安定し信号出力が可能になるまでの時間（以下、整定時間と称する。）は短い方が良い。

図５の受光アンプ回路１２１の中で最も応答が遅い箇所は、容量Ｃ１によって応答が制限されたダミーアンプであり、容量Ｃ１の両端電圧の整定時間が受光アンプ回路１２１の整定時間を決定する。帰還抵抗をＲｆ１からＲｆ２に切り替えた時の、容量Ｃ１の両端電圧Ｖｃの変化ΔＶｃは、図６のエミッタ接地増幅回路である増幅回路Ａ１０２の入力（ベース）−ＧＮＤ間にＣ１×（１＋（ＶＡ／ＶＴ））の容量を接続した場合（ミラー効果により、図５と等価となる。）を考えると、
ΔＶｃ＝ΔＶｂｅ×（１＋ｅｘｐ（−ｔ／（（Ｃ１×（１＋（ＶＡ／ＶＴ）））×Ｒｆ２））） ・・・（式２）
但し、
ΔＶｂｅ：ゲイン切り替え前後のトランジスタＴｒ１０１のベース電圧変化分
ｔ：ゲイン切り替え後の経過時間
ＶＡ：トランジスタのアーリー電圧
ＶＴ：トランジスタの熱電圧、２７℃で２６ｍＶ
で示され、更に
ｔ＝Ｃ１×Ｒｆ２×（１＋（ＶＡ／ＶＴ））×ｌｎ（１／（１−（ΔＶｃ／ΔＶｂｅ））） ・・・（式３）
となり、例えば、ΔＶｃが電圧変化ΔＶｂｅの９５％に達するには、
ｔ（９５％）＝Ｃ１×Ｒｆ２×（１＋（ＶＡ／ＶＴ））×ｌｎ（１／（１−０．９５））＝３×（１＋（ＶＡ／ＶＴ））×Ｃ１×Ｒｆ２
となる。この時、各変数に一般的な値ＶＡ＝５０Ｖ、ＶＴ＝２６ｍＶ、Ｃ１＝５ｐＦ、Ｒｆ２＝１０ｋΩを用いると、ｔ（９５％）＝２８８μｓとなり、ＤＶＤの１倍速信号帯域４．５ＭＨｚ＝０．２２２μｓと比較して大変大きい値となり、記録中に帰還抵抗Ｒｆすなわちゲインを切り替えても、整定時間が大きすぎてディスクの信号を抽出することが困難となる。このため、整定時間の短縮が課題となる。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、帯域制限容量を有しながら整定時間を短縮することのできる受光アンプ回路およびそれを備える光ピックアップ装置を実現することにある。

本発明の受光アンプ回路は、上記課題を解決するために、受光光を電流に変換して出力する受光素子と、前記受光素子の出力電流を電圧に変換する電流−電圧変換回路と、前記受光素子が接続されず帯域制限容量を有する以外は前記電流−電圧変換回路と同じ構成の基準電圧供給アンプと、前記電流−電圧変換回路の出力電圧と前記基準電圧供給アンプの出力電圧である基準電圧との差分を増幅する差動増幅回路とを備え、前記電流−電圧変換回路および前記基準電圧供給アンプは、エミッタ接地トランジスタを用いたエミッタ接地増幅回路を有し、前記エミッタ接地トランジスタのベースを入力端子とするとともに前記エミッタ接地増幅回路の出力点からの出力を基に出力電圧を得る端子を出力端子とし、記出力端子から前記ベースへの帰還経路に、複数の並列の帰還抵抗を、切り替えて使用することが可能なように備える受光アンプ回路において、前記帯域制限容量は、前記エミッタ接地増幅回路の前記出力点と前記エミッタ接地の接地点との間に接続されていることを特徴としている。

上記の発明によれば、基準電圧供給アンプにおいて、エミッタ接地増幅回路の出力点とエミッタ接地の接地点との間に接続された帯域制限容量と、エミッタ接地増幅回路の出力点のインピーダンスとによって決まる時定数は大きい。従って、帯域制限容量により基準電圧供給アンプのカットオフ周波数は十分低くなり、基準電圧供給アンプの十分な帯域制限とノイズ低減とが可能になる。また、帰還抵抗の切り替え時の整定時間は、上記帯域制限容量の容量値と、帰還抵抗の切り替え時のエミッタ接地増幅回路の出力点の電圧変化と、上記出力点に流す電流値とによって決まり、十分小さい。

以上により、帯域制限容量を有しながら整定時間を短縮することのできる受光アンプ回路を実現することができるという効果を奏する。

本発明の参考に係る受光アンプ回路は、上記課題を解決するために、受光光を電流に変換して出力する受光素子と、前記受光素子の出力電流を電圧に変換する電流−電圧変換回路と、前記受光素子が接続されず帯域制限容量を有する以外は前記電流−電圧変換回路と同じ構成の基準電圧供給アンプと、前記電流−電圧変換回路の出力電圧と前記基準電圧供給アンプの出力電圧である基準電圧との差分を増幅する差動増幅回路とを備え、前記電流−電圧変換回路および前記基準電圧供給アンプは、エミッタ接地トランジスタを用いたエミッタ接地増幅回路を有し、前記エミッタ接地トランジスタのベースを入力端子とするとともに前記エミッタ接地増幅回路の出力点からの出力を基に出力電圧を得る端子を出力端子とし、前記出力端子から前記ベースへの帰還経路に、複数の並列の帰還抵抗を、切り替えて使用することが可能なように備える受光アンプ回路において、前記電流−電圧変換回路および前記基準電圧供給アンプは、前記ベースにバイアス電流を供給するバイアス用定電流源を備え、前記帯域制限容量は、前記ベースと前記エミッタ接地増幅回路の前記出力点との間に接続されていることを特徴としている。

上記の発明によれば、バイアス用定電流源を用いて、バイアス電流をエミッタ接地トランジスタのベースに供給することで、帰還抵抗に流れる電流をゼロとする。帰還抵抗に流れる電流をゼロとしてエミッタ接地トランジスタのベース電流をバイアス用定電流源の出力電流に固定したことにより、エミッタ接地トランジスタのベース−エミッタ間電圧は常に一定となる。すなわち、エミッタ接地トランジスタのベース電位は、帰還抵抗の切り替えによって変動しない。従って、エミッタ接地トランジスタのベースとエミッタ接地の接地点との間に接続された帯域制限容量には、帰還抵抗の切り替えによって充放電電流は発生しないため、整定時間はゼロとなる。

以上により、帯域制限容量を有しながら整定時間を短縮することのできる受光アンプ回路を実現することができるという効果を奏する。

本発明の参考に係る受光アンプ回路は、上記課題を解決するために、受光光を電流に変換して出力する受光素子と、前記受光素子の出力電流を電圧に変換する電流−電圧変換回路と、前記受光素子が接続されず帯域制限容量を有する以外は前記電流−電圧変換回路と同じ構成の基準電圧供給アンプと、前記電流−電圧変換回路の出力電圧と前記基準電圧供給アンプの出力電圧である基準電圧との差分を増幅する差動増幅回路とを備え、前記電流−電圧変換回路および前記基準電圧供給アンプは、エミッタ接地トランジスタを用いたエミッタ接地増幅回路を有し、前記エミッタ接地トランジスタのベースを入力端子とするとともに前記エミッタ接地増幅回路の出力点からの出力を基に出力電圧を得る端子を出力端子とし、前記出力端子から前記ベースへの帰還経路に、複数の並列の帰還抵抗を、切り替えて使用することが可能なように備える受光アンプ回路において、前記電流−電圧変換回路および前記基準電圧供給アンプは、前記ベースにバイアス電流を供給するバイアス用定電流源を備え、前記帯域制限容量は、前記ベースと前記エミッタ接地の接地点との間に接続されていることを特徴としている。

上記の発明によれば、バイアス用定電流源を用いて、バイアス電流をエミッタ接地トランジスタのベースに供給することで、帰還抵抗に流れる電流をゼロとする。帰還抵抗に流れる電流をゼロとしてエミッタ接地トランジスタのベース電流をバイアス用定電流源の出力電流に固定したことにより、エミッタ接地トランジスタのベース−エミッタ間電圧は常に一定となる。また、基準電圧供給アンプの出力電圧が常にエミッタ接地トランジスタの一定のベース−エミッタ間電圧に等しいことから、帰還抵抗を切り替えても基準電圧供給アンプ内の電圧分布および電流分布が変化せずにエミッタ接地増幅回路の出力点の電位が一定になる。すなわち、エミッタ接地トランジスタのベース電位およびエミッタ接地増幅回路の出力点の電位は、帰還抵抗の切り替えによって変動しない。従って、エミッタ接地トランジスタのベースとエミッタ接地増幅回路の出力点との間に接続された帯域制限容量には、帰還抵抗の切り替えによって充放電電流は発生しないため、整定時間はゼロとなる。

以上により、帯域制限容量を有しながら整定時間を短縮することのできる受光アンプ回路を実現することができるという効果を奏する。

本発明の参考に係る受光アンプ回路は、上記課題を解決するために、受光光を電流に変換して出力する受光素子と、前記受光素子の出力電流を電圧に変換する電流−電圧変換回路と、前記受光素子が接続されず帯域制限容量を有する以外は前記電流−電圧変換回路と同じ構成の基準電圧供給アンプと、前記電流−電圧変換回路の出力電圧と前記基準電圧供給アンプの出力電圧である基準電圧との差分を増幅する差動増幅回路とを備え、前記電流−電圧変換回路および前記基準電圧供給アンプは、エミッタ接地トランジスタを用いたエミッタ接地増幅回路を有し、前記エミッタ接地トランジスタのベースを入力端子とするとともに前記エミッタ接地増幅回路の出力点からの出力を基に出力電圧を得る端子を出力端子とし、前記出力端子から前記ベースへの帰還経路に、複数の並列の帰還抵抗を、切り替えて使用することが可能なように備える受光アンプ回路において、前記電流−電圧変換回路および前記基準電圧供給アンプは、前記ベースにバイアス電流を供給するバイアス用定電流源を備え、前記帯域制限容量は、前記帰還抵抗と並列に接続されていることを特徴としている。

上記の発明によれば、バイアス用定電流源を用いて、バイアス電流をエミッタ接地トランジスタのベースに供給することで、帰還抵抗に流れる電流をゼロとする。帰還抵抗に流れる電流をゼロとしてエミッタ接地トランジスタのベース電流をバイアス用定電流源の出力電流に固定したことにより、帰還抵抗と並列に接続された帯域制限容量には充電がなされず、帰還抵抗の接続と切り離しとに関わらずいずれの帯域制限容量にも電圧は発生しない。従って、整定時間はゼロとなる。

以上により、帯域制限容量を有しながら整定時間を短縮することのできる受光アンプ回路を実現することができるという効果を奏する。

本発明の参考に係る受光アンプ回路は、上記課題を解決するために、前記電流−電圧変換回路および前記基準電圧供給アンプは、前記エミッタ接地トランジスタの前記バイアス電流に対応したコレクタ電流と同じ定電流を出力する基準定電流源と、前記基準定電流源の定電流を伝達する第１のカレントミラー回路と、前記第１のカレントミラー回路が出力する電流を伝達する第２のカレントミラー回路と、前記第１のカレントミラー回路が出力する電流をコレクタ電流として前記バイアス電流と同じベース電流を生成するバイアス電流生成トランジスタと、前記バイアス電流生成トランジスタによって生成された前記ベース電流を伝達する第３のカレントミラー回路とを備え、前記第２のカレントミラー回路が出力する電流を前記エミッタ接地トランジスタの能動負荷が出力する電流とし、前記第３のカレントミラー回路が出力する電流を前記バイアス用定電流源が出力する前記バイアス電流とすることを特徴としている。

上記の発明によれば、基準定電流源の出力電流は第１のカレントミラー回路と第２のカレントミラー回路とを経て、電流−電圧変換回路および基準電圧供給アンプが有するエミッタ接地トランジスタの能動負荷が出力する電流として、エミッタ接地増幅回路の出力点に供給される。また、基準定電流源の出力電流は第１のカレントミラー回路と第３のカレントミラー回路とを経て、電流−電圧変換回路および基準電圧供給アンプが有するバイアス用定電流源が出力するバイアス電流としてエミッタ接地トランジスタに供給される。

従って、電流−電圧変換回路および基準電圧供給アンプが有する２種類の定電流源を共通の基準定電流源を用いた簡単な回路で実現することができるという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、前記受光素子の前記受光光として光ディスクの再生信号光が存在し、前記帯域制限容量は、前記光ディスクの再生信号帯域における前記基準電圧供給アンプのゲインを減少させる容量値を有することを特徴としている。

上記の発明によれば、基準電圧供給アンプに光ディスクの再生信号帯域のノイズが混入しても、これを減衰させることができるという効果を奏する。

また、基準電圧供給アンプはゲイン抵抗Ｒｆの熱雑音（ＶＮ＝（４×ｋ×Ｒｆ×Ｔ）^１／２）を主とするノイズを持っており，上記帯域制限により該ノイズも抑制することができ、信号／雑音比（ＳＮ比）を向上させることができるという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、前記受光素子の前記受光光として光ディスクの再生信号光が存在し、前記エミッタ接地増幅回路の前記出力点のインピーダンスをｒ、前記光ディスクの再生信号周波数をｆとして、前記帯域制限容量の容量値ＣはＣ＞１／（２×π×r×ｆ）であることを特徴としている。

上記の発明によれば、帯域制限容量と上記出力点のインピーダンスとにより決まるカットオフ周波数は光ディスクの再生信号周波数よりも低くなるので、光ディスクの再生信号周波数のノイズが基準電圧供給アンプに入力されても、これを低減することができるという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、前記エミッタ接地増幅回路は前記エミッタ接地トランジスタの能動負荷となる定電流源を有し、前記エミッタ接地増幅回路の前記定電流源の電流値は、使用する前記帰還抵抗の抵抗値に応じて切り替えられることを特徴としている。

上記の発明によれば、エミッタ接地増幅回路の出力点のインピーダンスは定電流源の電流値に依存し、カットオフ周波数は帯域制限容量と上記出力点のインピーダンスとにより決まるので、カットオフ周波数は定電流源の電流値に依存する。一方、整定時間は定電流源の電流値に依存しない。従って、帰還抵抗の抵抗値に応じて定電流源の電流値を変化させることにより、整定時間を変えずに時定数を切り替えることができるという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、前記エミッタ接地増幅回路の前記定電流源の前記電流値は、前記帰還抵抗の前記抵抗値が大きいほど減少するように切り替えられることを特徴としている。

上記の発明によれば、帰還抵抗の発する熱雑音は帰還抵抗の抵抗値が大きいほど大きくなるが、定電流源の電流値は、使用する帰還抵抗の抵抗値が大きいほど減少するように切り替えられるので、時定数を大きくしてカットオフ周波数を低下させることにより、熱雑音による高域のノイズを低減することができるという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、前記エミッタ接地増幅回路の前記出力点からの出力を入力とするエミッタフォロワ回路を有しており、前記エミッタフォロワ回路は、エミッタフォロワによる出力を行うトランジスタの能動負荷となる定電流源を有し、前記エミッタフォロワ回路の前記定電流源の電流値は、使用する前記帰還抵抗の抵抗値に応じて切り替えられることを特徴としている。

上記の発明によれば、エミッタフォロワ回路の定電流源の電流値を、使用する帰還抵抗の抵抗値に応じて切り替えるので、整定時間を変えずに時定数を切り替えることができるという効果を奏する。

本発明の受光アンプ回路は、上記課題を解決するために、前記エミッタフォロワ回路の前記定電流源の前記電流値は、前記帰還抵抗の前記抵抗値が大きいほど減少するように切り替えられることを特徴としている。

上記の発明によれば、エミッタフォロワ回路の定電流源の電流値を、帰還抵抗の抵抗値が大きいほど減少するように切り替えるので、時定数が大きくなってカットオフ周波数が低下する。従って、高域でのノイズを低減することができるという効果を奏する。

本発明の参考に係る受光アンプ回路は、上記課題を解決するために、前記受光素子の前記受光光として光ディスクの再生信号光が存在し、使用している前記帰還抵抗の抵抗値をＲｆ、前記光ディスクの再生信号周波数をｆとして、前記帯域制限容量の容量値ＣはＣ＞１／（２×π×Ｒｆ×ｆ）であることを特徴としている。

上記の発明によれば、再生信号周波数のノイズを低減することができるという効果を奏する。

本発明の参考に係る受光アンプ回路は、上記課題を解決するために、前記受光素子の前記受光光として光ディスクの再生信号光が存在し、前記エミッタ接地トランジスタの直流電流増幅率をｈＦＥ、使用している前記帰還抵抗の抵抗値をＲｆ、前記光ディスクの再生信号周波数をｆとして、前記帯域制限容量の容量値ＣはＣ＞（１＋ｈＦＥ）／（２×π×Ｒｆ×ｆ）であることを特徴としている。

上記の発明によれば、再生信号周波数のノイズを低減することができるという効果を奏する。

本発明の光ピックアップ装置は、上記課題を解決するために、前記受光アンプ回路を、光ディスクの光ピックアップ用の受光アンプ回路として備えていることを特徴としている。

上記の発明によれば、光ピックアップ装置は、帯域制限容量を有しながら整定時間を短縮することのできる受光アンプ回路を備えているので、受光素子の受光光に対して帰還抵抗を切り替えながら増幅を行う必要がある場合に、高速応答が可能になるという効果を奏する。

本発明の受光アンプ回路は、以上のように、前記帯域制限容量は、前記エミッタ接地増幅回路の前記出力点と前記エミッタ接地の接地点との間に接続されている。

また、本発明の受光アンプ回路は、以上のように、前記電流−電圧変換回路および前記基準電圧供給アンプは、前記ベースにバイアス電流を供給するバイアス用定電流源を備え、前記帯域制限容量は、前記ベースと前記エミッタ接地増幅回路の前記出力点との間に接続されている。

また、本発明の受光アンプ回路は、以上のように、前記電流−電圧変換回路および前記基準電圧供給アンプは、前記ベースにバイアス電流を供給するバイアス用定電流源を備え、前記帯域制限容量は、前記ベースと前記エミッタ接地の接地点との間に接続されている。

また、本発明の受光アンプ回路は、以上のように、前記電流−電圧変換回路および前記基準電圧供給アンプは、前記ベースにバイアス電流を供給するバイアス用定電流源を備え、前記帯域制限容量は、前記帰還抵抗と並列に接続されている。

従って、帯域制限容量を有しながら整定時間を短縮することのできる受光アンプ回路を実現することができるという効果を奏する。

〔実施の形態１〕
本発明の一実施形態について図１および図４に基づいて説明すると以下の通りである。

図１に、本実施の形態に係る受光アンプ回路１の構成を示す。この受光アンプ回路１は、前述した図４の光ピックアップ装置１０１の受光アンプ素子１０９・１１０・１１１に備えることができる。

受光アンプ回路１は、フォトダイオードＰＤ１、ＩＶアンプ２、ダミーアンプ３、および、差動増幅回路４を備えている。

フォトダイオード（受光素子）ＰＤ１のアノードはＧＮＤに接続されており、カソードはトランジスタＴｒ１０１のベース接続にされている。

ＩＶアンプ２は、エミッタ接地増幅回路で構成される増幅回路Ａ１１、エミッタフォロワ回路で構成される出力回路Ｂ１１、および、複数の帰還抵抗Ｒｆ１・Ｒｆ２・…・Ｒｆｎを有し、フォトダイオードＰＤ１で発生した電流を電圧に変換して出力する。

増幅回路Ａ１１は、トランジスタＴｒ１０１および定電流源Ｉｃａ１０１を備えている。トランジスタ（エミッタ接地トランジスタ）Ｔｒ１０１はＮＰＮ型トランジスタであり、ベースは上述したようにフォトダイオードＰＤ１のカソードに接続されており、エミッタはＧＮＤに接続されており、コレクタは能動負荷としての定電流源Ｉｃａ１０１に接続されている。トランジスタＴｒ１０１のベースは増幅回路Ａ１１の入力点すなわちＩＶアンプ２の入力端子であり、トランジスタＴｒ１０１のコレクタは増幅回路Ａ１１の出力点である。

出力回路Ｂ１１は、トランジスタＴｒ１１１および定電流源Ｉｃｂ１０１を備えている。トランジスタＴｒ１１１はＮＰＮ型トランジスタであり、ベースはトランジスタＴｒ１０１のコレクタに接続されており、コレクタは電源Ｖｃｃに接続されており、エミッタは能動負荷としての定電流源Ｉｃｂ１０１に接続されている。トランジスタＴｒ１１１のエミッタはＩＶアンプ２の出力端子である。このように、ＩＶアンプ２は、増幅回路Ａ１１の出力点からの出力を基に出力電圧を得る端子を出力端子としている。

図１では、ＩＶアンプの出力は基本的には後段負荷に依存しない。エミッタ接地ＴｒのＶＢＥと、エミッタ接地Ｔｒのベース電流×Ｒｆで決まる。

また、Ｔｒ１０１／Ｔｒ１１１／Ｔｒ１０２／Ｔｒ１１２のベース電流は、Ｉｃａ１０１／Ｉｃｂ１０１／Ｉｃａ１０２／Ｉｃｂ１０２より決定される（定電流源値の１／ｈＦＥとなる）。

ＩＶアンプの出力端子電圧，即ちＴｒ１１１／Ｔｒ１１２のエミッタ電圧は下記のようになる。

無光時出力電圧を求める。

ＩＢ（Ｔｒ１０１）＝（Ｉｃａ１０１−ＩＢ（Ｔｒ１１１））／ｈＦＥ（Ｔｒ１０１）＝Ｉｃａ１０１／ｈＦＥ（Ｔｒ１０１） ・・・（式Ａ１）
上記（式Ａ１）を適用すると、
ＩＶアンプ１２２の無光時出力電圧
＝ＶＢＥ（Ｔｒ１０１）＋（ＩＢ（Ｔｒ１０１）×Ｒｆ）
＝ＶＢＥ（Ｔｒ１０１）＋（Ｉｃａ１０１／ｈＦＥ（Ｔｒ１０１）×Ｒｆ） ・・・（式Ａ２）
但し、ＶＢＥ：ベース−エミッタ間電圧，ＩＢ：ベース電流，ｈＦＥ：トランジスタの電流増幅率。

Ｉｃａ１０１＞＞ＩＢ（Ｔｒ１１１）とする。

同様に、ダミーアンプ１２３の無光時出力電圧は、
ＩＶアンプ１２３の無光時出力電圧
＝ＶＢＥ（Ｔｒ１０２）＋（ＩＢ（Ｔｒ１０２）×Ｒｆ）
＝ＶＢＥ（Ｔｒ１０２）＋（Ｉｃａ１０２／ｈＦＥ（Ｔｒ１０２）×Ｒｆ） ・・・（式Ａ３）
基本的には、（式Ａ２）＝（式Ａ３）となる。

受光時出力電圧を求める。

ＩＶアンプ１２２の受光時出力電圧
＝（無光時出力電圧）＋（ＩＰＤ×Ｒｆ） ・・・（式Ａ４）
但し、ＩＰＤ：受光時光電流。

このエミッタ電位をＩＶアンプ２の入力端子にフィードバックするために、ＩＶアンプ２の出力端子から増幅回路Ａ１１のトランジスタＴｒ１０１のベースへの帰還経路が設けられ、この帰還経路に、前記帰還抵抗Ｒｆ１・Ｒｆ２・…・Ｒｆｎのそれぞれが互いに並列に接続されている。また、帰還抵抗Ｒｆ１・Ｒｆ２・…・Ｒｆｎのそれぞれの帰還経路上には、順に、直列にスイッチｓｗ１・ｓｗ２・…・ｓｗｎが挿入されており、帰還抵抗Ｒｆ１・Ｒｆ２・…・Ｒｆｎのうちのいずれを用いるかを切り替えることができるようになっている。これらのスイッチにより、光ディスク１０２の再生を行うのか記録を行うのかに応じて、あるいは光ディスク１０２の種類（例：ＤＶＤ−Ｒ、ＤＶＤ−ＲＷ、ＤＶＤ−ＲＡＭ等）によって変化する受光アンプ回路１への入力光の変化に応じて、使用する帰還抵抗Ｒｆを切り替えて、受光アンプ回路１のゲインを切り替える。

ダミーアンプ３は、受光素子に接続されないとともに後述の容量Ｃ２を備えていることを除いてＩＶアンプ２と同一の構成であり、増幅回路Ａ１１に対応する増幅回路Ａ１２、出力回路Ｂ１１に対応する出力回路Ｂ１２、および、ＩＶアンプ２と同じ帰還抵抗Ｒｆ１・Ｒｆ２・…・Ｒｆｎを備えている。増幅回路Ａ１２および出力回路Ｂ１２は、トランジスタＴｒ１０１・Ｔｒ１１１に順に対応するトランジスタＴｒ１０２・Ｔｒ１１２、および、定電流源Ｉｃａ１０１・Ｉｃｂ１０１に順に対応する定電流源Ｉｃａ１０２・Ｉｃｂ１０２を備えている。トランジスタＴｒ１０１とトランジスタＴｒ１０２とは同じ特性であり、トランジスタＴｒ１１１とトランジスタＴｒ１１２とは同じ特性である。また、定電流源Ｉｃａ１０１と定電流源Ｉｃａ１０２とは出力する電流がともにＩｃａで等しく、定電流源Ｉｃｂ１０１と定電流源Ｉｃｂ１０２とは出力する電流がともにＩｃｂで等しい。

このダミーアンプ３は、次段の差動増幅回路４へ出力電圧としての基準電圧を供給するのみであるので、入力光を増幅する必要がなく、受光素子に接続されることは不要である。上述したように略ＩＶアンプ２と同じ構成であるため、出力する基準電圧は、無光時のＩＶアンプ２の出力電圧と同一となる。このように、ダミーアンプ３は受光アンプ回路１の無光時出力電圧（オフセット電圧）の特性向上に寄与する。

差動増幅回路４は、ＩＶアンプ２の出力電圧とダミーアンプ３の出力電圧とを入力として両者の差分を増幅する差動増幅回路であり、オペアンプＯＰおよび抵抗Ｒ１０１〜Ｒ１０４を備えている。抵抗Ｒ１０１はＩＶアンプ２の出力端子とオペアンプＯＰの非反転入力端子との間に接続されており、抵抗Ｒ１０２は外部基準電圧Ｖｒｅｆが入力される端子ＲＥＦとオペアンプＯＰの非反転入力端子との間に接続されている。抵抗Ｒ１０３はダミーアンプ３の出力端子とオペアンプＯＰの反転入力端子との間に接続されており、抵抗Ｒ１０４は差動増幅回路４の出力電圧Ｖｏが出力される端子ＯＵＴとオペアンプＯＰの反転入力端子との間に接続されている。

差動増幅回路４において、ＩＶアンプ２の出力電圧をＶ１、ダミーアンプ３の出力電圧をＶ２、抵抗Ｒ１０１・Ｒ１０３の抵抗値をＲ１、抵抗Ｒ１０２・Ｒ１０４の抵抗値をＲ２とすると、Ｖｏ＝Ｖｒｅｆ＋（Ｒ２／Ｒ１）×（Ｖ１−Ｖ２）となる。

また、前記ダミーアンプ３は帯域制限容量である容量Ｃ２を備えている。容量Ｃ２は、トランジスタＴｒ１０２のコレクタ、すなわちエミッタ接地増幅回路の出力と、ＧＮＤとの間に接続されている。この時、上記コレクタ端子のインピーダンスは、上記エミッタ接地増幅回路の出力インピーダンスｒｏと、エミッタフォロワ回路である出力回路Ｂ１２の入力インピーダンスｒｉと、定電流源Ｉｃａ１０２の出力抵抗ｒｏｉａとの並列抵抗となる。

定電流源Ｉｃａ１０１・Ｉｃａ１０２と定電流源Ｉｃｂ１０１・Ｉｃｂ１０２は、通常、トランジスタのカレントミラー回路で実現され、その出力抵抗はそれぞれＶＡ／Ｉｃａ、ＶＡ／Ｉｃｂとなる（但し、ＶＡはトランジスタのアーリー電圧）。従って、
ｒｏ＝ＶＡ／Ｉｃａ ・・・（式４）
ｒｏｉａ＝ＶＡ／Ｉｃａ ・・・（式５）
ｒｉ＝（ｈＦＥ×ＶＴ／Ｉｃｂ）＋（（１＋ｈＦＥ）×ｒｏｉｂ）
＝（ｈＦＥ×ＶＴ／Ｉｃｂ）＋（（１＋ｈＦＥ）×ＶＡ／Ｉｃｂ）
＝（１＋ｈＦＥ）×ＶＡ／Ｉｃｂ（但し、ＶＡ＞＞ＶＴとする。）・・・（式６）
但し、ｈＦＥは直流電流増幅率である。

上式より、ｒｉ≫ｒｏ＝ｒｏｉａであるから、コレクタ端子のインピーダンスｒは
ｒ＝ｒｏ／／ｒｏｉａ／／ｒｉ＝ｒｏ／／ｒｏｉａ
＝ＶＡ／（Ｉｃａ×２） ・・・（式７）
となる。但し、／／は並列抵抗であることを示す。

よって、トランジスタＴｒ１０２のコレクタ端子に接続された容量Ｃ２による時定数ＣＲ（Ｃ２）は
ＣＲ（Ｃ２）＝Ｃ２×ＶＡ／（Ｉｃａ×２） ・・・（式８）
となる。一般的な値、Ｃ２＝５ｐＦ、ＶＡ＝５０Ｖ、Ｉｃａ＝１００μＡを用いるとＣＲ（Ｃ２）＝１２５０ｎｓとなり、カットオフ周波数＝１／（２×π×ＣＲ（Ｃ２））＝０．１２ＭＨｚとなる。これは、（式１）より導出の図５のカットオフ周波数例３．１８ＭＨｚと比較しても十分小さく、ダミーアンプ３の帯域制限とノイズ低減とに寄与する。

また、整定時間ｔはゲイン切り替え時のコレクタ電圧変化ΔＶｃと定電流源Ｉｃａ１０２の電流値Ｉｃａとで決定される。

ｔ＝Ｃ２×ΔＶｃ／Ｉｃａ ・・・（式９）
また、コレクタ電圧Ｖｃは下記式で決定される。

Ｖｃ＝Ｖｂｅａ＋（Ｒｆ×Ｉｂａ）＋Ｖｂｅｂ
＝Ｖｂｅａ＋（Ｒｆ×Ｉｃａ／ｈＦＥ）＋Ｖｂｅｂ ・・・（式１０）
但し、
Ｖｂｅａ：トランジスタＴｒ１０２のベース−エミッタ間電圧
Ｉｂａ：トランジスタＴｒ１０２のベース電流
Ｒｆ：使用している帰還抵抗Ｒｆの抵抗値
Ｖｂｅｂ：トランジスタＴｒ１１２のベース−エミッタ間電圧
である。

よって、帰還抵抗をＲｆ１からＲｆ２に切り替えた時のコレクタ電圧変化ΔＶｃは、Ｖｂｅａ、Ｖｂｅｂの変化を微小として無視すると、
ΔＶｃ＝（Ｒｆ２−Ｒｆ１）×（Ｉｃａ／ｈＦＥ） ・・・（式１１）
となる。但し、Ｒｆ１は帰還抵抗Ｒｆ１の抵抗値、Ｒｆ２は帰還抵抗Ｒｆ２の抵抗値である。

（式１１）を（式９）に代入すると、
ｔ＝（Ｃ２／Ｉｃａ）×（Ｒｆ２−Ｒｆ１）×（Ｉｃａ／ｈＦＥ）
＝（Ｃ２／ｈＦＥ）×（Ｒｆ２−Ｒｆ１） ・・・（式１２）
となり、一般的な値Ｃ２＝５ｐＦ、ｈＦＥ＝１００、Ｒｆ２＝１０ｋΩ、Ｒｆ１＝１ｋΩを用いると、ｔ＝０．４５ｎｓとなり、ＤＶＤの１倍速信号帯域４．５ＭＨｚ＝０．２２２μｓと比較して十分小さい値となり、記録中であっても帰還抵抗（ゲイン）の切り替えが可能になる。

このように、本実施の形態の受光アンプ回路１によれば、ダミーアンプ３において、増幅回路Ａ１２の出力点であるトランジスタＴｒ１０２のコレクタとエミッタ接地の接地点であるＧＮＤとの間に接続された帯域制限容量である容量Ｃ２と、トランジスタＴｒ１０２のコレクタのインピーダンスとによって決まる時定数ＣＲ（Ｃ２）は大きい。従って、容量Ｃ２によりダミーアンプ３のカットオフ周波数は十分低くなり、ダミーアンプ３の十分な帯域制限とノイズ低減とが可能になる。また、帰還抵抗Ｒｆの切り替え時の整定時間ｔは、容量Ｃ２の容量値と、帰還抵抗Ｒｆの切り替え時のトランジスタＴｒ１０２のコレクタの電圧変化ΔＶｃと、上記コレクタに流す電流値Ｉｃａとによって決まり、十分小さい。

以上により、帯域制限容量を有しながら整定時間を短縮することのできる受光アンプ回路を実現することができる。

また、容量Ｃ２の容量値は、光ディスク１０２の再生信号帯域におけるダミーアンプ３のゲインを減少させるだけの容量値であることが望ましい。このようにすれば、ダミーアンプ３に光ディスク１０２の再生信号帯域のノイズが混入しても、これを減衰させることができる。

また、基準電圧供給アンプは以下で述べるようなゲイン抵抗Ｒｆの熱雑音（ＶＮ＝（４×ｋ×Ｒｆ×Ｔ）^１／２）を主とするノイズを持っており，上記帯域制限により該ノイズも抑制することができ、信号／雑音比（ＳＮ比）を向上させることができる。

時定数ＣＲ（Ｃ２）を表す（式８）より、容量Ｃ２と、トランジスタＴｒ１０２のコレクタのインピーダンスｒとにより決まるカットオフ周波数ｆｃ（Ｃ２）は、
ｆｃ（Ｃ２）＝１／（２×π×Ｃ２×（ＶＡ／（Ｉｃａ／２））） ・・・（式１３）
であるから、ｆｃ（Ｃ２）＜ｆ（光ディスク再生信号周波数）とすれば、再生信号周波数のノイズは容量Ｃ２により、低減される。よって、
Ｃ２＞１／（２×π×（ＶＡ／（Ｉｃａ／２））×ｆ） ・・・（式１４）
とすれば、カットオフ周波数ｆｃ（Ｃ２）は再生信号周波数ｆよりも低くなるので、再生信号周波数ｆのノイズがダミーアンプ３に入力されても、これを低減することができる。

また、（式１３）よりカットオフ周波数ｆｃ（Ｃ２）はＩｃａに依存しており、（式１２）より、整定時間ｔはＩｃａに依存していない。そこで、各帰還抵抗（ゲイン）に対応させてＩｃａの値を切り替えることにより、整定時間ｔを変えずに、時定数ＣＲ（Ｃ２）を切り替えることができる。この時、抵抗値Ｒｆの帰還抵抗が発する熱雑音は（４ｋ・Ｒｆ・Ｔ）^１／２（但し、ｋはボルツマン定数、Ｔは絶対温度を表す。）で示され、Ｒｆが大きい値であるほど、ノイズが大きい。従って、Ｒｆが大きい値であるほど、Ｉｃａを減少させて時定数を増加させる、すなわちカットオフ周波数を低下させることにより、高域でのノイズを減らすことができる。また、（式７）の導出では、ｒｉ＝（（１＋ｈＦＥ）×ＶＡ／Ｉｃｂ）を無視したが、ｒｉを考慮した場合、
ｒ＝１／（（２×Ｉｃａ／ＶＡ）＋（１／（（１＋ｈＦＥ）×ＶＡ／Ｉｃｂ））） ・・・（式１５）
ＣＲ（Ｃ２）＝Ｃ２／（（２×Ｉｃａ／ＶＡ）＋（１／（（１＋ｈＦＥ）×ＶＡ／Ｉｃｂ））） ・・・（式１６）
となり、帰還抵抗Ｒｆの切り替えに合わせて、Ｉｃｂを異なる値に切り替えることでも、整定時間ｔを変えずに、時定数ＣＲ（Ｃ２）を切り替えることができる。この時、前述と同じ理由により、Ｒｆが大きい値であるほどＩｃｂを減少させて時定数を増加させる、すなわちカットオフ周波数を低下させることにより、高域でのノイズを減らすことができる。

なお、受光アンプ回路１では、ＩＶアンプ２およびダミーアンプ３の入力用のトランジスタＴｒ１０１・Ｔｒ１０２にＮＰＮ型のトランジスタをエミッタ接地して用いたが、これに限らず、ＰＮＰ型のトランジスタを入力用のトランジスタに用いてもよい。この場合、増幅回路は、エミッタを電源Ｖｃｃに接続してコレクタから出力を取り出すエミッタ接地増幅回路となる。容量Ｃ２に対応する帯域制限容量は、トランジスタのコレクタとエミッタ（電源Ｖｃｃ）との間に接続されることとなる。従って、入力用のトランジスタがＮＰＮ型でもＰＮＰ型でも、トランジスタのコレクタとエミッタ接地の接地点（すなわち交流的な接地点）との間に帯域制限容量が接続されていればよい。また、出力回路Ｂ１１・Ｂ１２を、トランジスタＴｒ１１１・Ｔｒ１１２をＰＮＰ型として、エミッタフォロアで出力するようにする。

また、以上の受光アンプ回路１を備えた光ピックアップ装置１０１（図４参照）では、帯域制限容量を有しながら整定時間を短縮することができるので、受光素子ＰＤ１の受光光に対して帰還抵抗Ｒｆを切り替えながら増幅を行う必要がある場合に、例えば光ディスク１０２の書き込み中に光ディスク１０２からの読み出しを行うような場合に、高速応答が可能になるという効果を奏する。
〔実施の形態２〕
本発明の参考に係る他の実施形態について図２ないし図４に基づいて説明すると以下の通りである。

図２に、本実施の形態に係る受光アンプ回路１１の構成を示す。この受光アンプ回路１１は、前述した図４の光ピックアップ装置１０１の受光アンプ素子１０９・１１０・１１１に備えることができる。

受光アンプ回路１１は、フォトダイオードＰＤ１、ＩＶアンプ１２、ダミーアンプ１３、および、差動増幅回路１４を備えている。

フォトダイオード（受光素子）ＰＤ１のアノードはＧＮＤに接続されており、カソードはトランジスタＴｒ１０１のベース接続にされている。

ＩＶアンプ１２は、定電流源Ｉｂａ１０１、エミッタ接地増幅回路で構成される増幅回路Ａ２１、エミッタフォロワ回路で構成される出力回路Ｂ２１、および、複数の帰還抵抗Ｒｆ１・Ｒｆ２・…・Ｒｆｎを有し、フォトダイオードＰＤ１で発生した電流を電圧に変換して出力する。

定電流源Ｉｂａ１０１は、電源ＶｃｃとトランジスタＴｒ１０１のベースとの間に接続されており、電源ＶｃｃからトランジスタＴｒ１０１のベースへ向かって定電流を流す。

増幅回路Ａ２１は、トランジスタＴｒ１０１および定電流源Ｉｃａ１０１を備えている。トランジスタ（エミッタ接地トランジスタ）Ｔｒ１０１はＮＰＮ型トランジスタであり、ベースはフォトダイオードＰＤ１のカソードに接続されており、エミッタはＧＮＤに接続されており、コレクタは能動負荷としての定電流源Ｉｃａ１０１に接続されている。トランジスタＴｒ１０１のベースは増幅回路Ａ２１の入力点すなわちＩＶアンプ１２の入力端子であり、トランジスタＴｒ１０１のコレクタは増幅回路Ａ２１の出力点である。

出力回路Ｂ２１は、トランジスタＴｒ１１１および定電流源Ｉｃｂ１０１を備えている。トランジスタＴｒ１１１はＮＰＮ型トランジスタであり、ベースはトランジスタＴｒ１０１のコレクタに接続されており、コレクタは電源Ｖｃｃに接続されており、エミッタは能動負荷としての定電流源Ｉｃｂ１０１に接続されている。このように、ＩＶアンプ１２は、増幅回路Ａ１１の出力点からの出力を基に出力電圧を得る端子を出力端子としている。

図２では、ＩＶアンプの出力は基本的には後段負荷に依存しない。エミッタ接地ＴｒのＶＢＥと、エミッタ接地Ｔｒのベース電流×Ｒｆで決まる。

また、Ｔｒ１０１／Ｔｒ１１１／Ｔｒ１０２／Ｔｒ１１２のベース電流は、Ｉｃａ１０１／Ｉｃｂ１０１／Ｉｃａ１０２／Ｉｃｂ１０２より決定される（定電流源値の１／ｈＦＥとなる）。

ＩＶアンプの出力端子電圧，即ちＴｒ１１１／Ｔｒ１１２のエミッタ電圧は下記のようになる。

無光時出力電圧を求める。

ＩＢ（Ｔｒ１０１）＝（Ｉｃａ１０１−ＩＢ（Ｔｒ１１１））／ｈＦＥ（Ｔｒ１０１）＝Ｉｃａ１０１／ｈＦＥ（Ｔｒ１０１） ・・・（式Ａ１）
上記（式Ａ１）を適用すると、
ＩＶアンプ１２２の無光時出力電圧
＝ＶＢＥ（Ｔｒ１０１）＋（ＩＢ（Ｔｒ１０１）×Ｒｆ）
＝ＶＢＥ（Ｔｒ１０１）＋（Ｉｃａ１０１／ｈＦＥ（Ｔｒ１０１）×Ｒｆ） ・・・（式Ａ２）
但し、ＶＢＥ：ベース−エミッタ間電圧，ＩＢ：ベース電流，ｈＦＥ：トランジスタの電流増幅率。

Ｉｃａ１０１＞＞ＩＢ（Ｔｒ１１１）とする。

同様に、ダミーアンプ１２３の無光時出力電圧は、
ＩＶアンプ１２３の無光時出力電圧
＝ＶＢＥ（Ｔｒ１０２）＋（ＩＢ（Ｔｒ１０２）×Ｒｆ）
＝ＶＢＥ（Ｔｒ１０２）＋（Ｉｃａ１０２／ｈＦＥ（Ｔｒ１０２）×Ｒｆ） ・・・（式Ａ３）
基本的には、（式Ａ２）＝（式Ａ３）となる。

受光時出力電圧を求める。

ＩＶアンプ１２２の受光時出力電圧
＝（無光時出力電圧）＋（ＩＰＤ×Ｒｆ） ・・・（式Ａ４）
但し、ＩＰＤ：受光時光電流。

このエミッタ電位をＩＶアンプ１２の入力端子にフィードバックするために、ＩＶアンプ１２の出力端子から増幅回路Ａ２１のトランジスタＴｒ１０１のベースへの帰還経路が設けられ、この帰還経路に、前記帰還抵抗Ｒｆ１・Ｒｆ２・…・Ｒｆｎのそれぞれが互いに並列に接続されている。また、帰還抵抗Ｒｆ１・Ｒｆ２・…・Ｒｆｎのそれぞれの帰還経路上には、順に、直列にスイッチｓｗ１・ｓｗ２・…・ｓｗｎが挿入されており、帰還抵抗Ｒｆ１・Ｒｆ２・…・Ｒｆｎのうちのいずれを用いるかを切り替えることができるようになっている。これらのスイッチにより、光ディスク１０２の再生を行うのか記録を行うのかに応じて、あるいは光ディスク１０２の種類（例：ＤＶＤ−Ｒ、ＤＶＤ−ＲＷ、ＤＶＤ−ＲＡＭ等）によって変化する受光アンプ回路１１への入力光の変化に応じて、使用する帰還抵抗Ｒｆを切り替えて、受光アンプ回路１１のゲインを切り替える。

ダミーアンプ１３は、受光素子に接続されないとともに後述の容量Ｃ３を備えていることを除いてＩＶアンプ１２と同一の構成であり、定電流源Ｉｂａ１０１に対応する定電流源Ｉｂａ１０２、増幅回路Ａ２１に対応する増幅回路Ａ２２、出力回路Ｂ２１に対応する出力回路Ｂ２２、および、ＩＶアンプ１２と同じ帰還抵抗Ｒｆ１・Ｒｆ２・…・Ｒｆｎを備えている。増幅回路Ａ２２および出力回路Ｂ２２は、トランジスタＴｒ１０１・Ｔｒ１１１に順に対応するトランジスタＴｒ１０２・Ｔｒ１１２、および、定電流源Ｉｃａ１０１・Ｉｃｂ１０１に順に対応する定電流源Ｉｃａ１０２・Ｉｃｂ１０２を備えている。

定電流源Ｉｂａ１０１と定電流源Ｉｂａ１０２とは出力する電流がともにＩｂａで等しい。トランジスタＴｒ１０１とトランジスタＴｒ１０２とは同じ特性であり、トランジスタＴｒ１１１とトランジスタＴｒ１１２とは同じ特性である。また、定電流源Ｉｃａ１０１と定電流源Ｉｃａ１０２とは出力する電流がともにＩｃａで等しく、定電流源Ｉｃｂ１０１と定電流源Ｉｃｂ１０２とは出力する電流がともにＩｃｂで等しい。

このダミーアンプ１３は、次段の差動増幅回路１４へ出力電圧としての基準電圧を供給するのみであるので、入力光を増幅する必要がなく、受光素子に接続されることは不要である。上述したように略ＩＶアンプ１２と同じ構成であるため、出力する基準電圧は、無光時のＩＶアンプ１２の出力電圧と同一となる。このように、ダミーアンプ１３は受光アンプ回路１１の無光時出力電圧（オフセット電圧）の特性向上に寄与する。

差動増幅回路１４は、ＩＶアンプ１２の出力電圧とダミーアンプ１３の出力電圧とを入力として両者の差分を増幅する差動増幅回路であり、オペアンプＯＰおよび抵抗Ｒ１０１〜Ｒ１０４を備えている。抵抗Ｒ１０１はＩＶアンプ１２の出力端子とオペアンプＯＰの非反転入力端子との間に接続されており、抵抗Ｒ１０２は外部基準電圧Ｖｒｅｆが入力される端子ＲＥＦとオペアンプＯＰの非反転入力端子との間に接続されている。抵抗Ｒ１０３はダミーアンプ１３の出力端子とオペアンプＯＰの反転入力端子との間に接続されており、抵抗Ｒ１０４は差動増幅回路１４の出力電圧Ｖｏが出力される端子ＯＵＴとオペアンプＯＰの反転入力端子との間に接続されている。

差動増幅回路１４において、ＩＶアンプ１２の出力電圧をＶ１、ダミーアンプ１３の出力電圧をＶ２、抵抗Ｒ１０１・Ｒ１０３の抵抗値をＲ１、抵抗Ｒ１０２・Ｒ１０４の抵抗値をＲ２とすると、Ｖｏ＝Ｖｒｅｆ＋（Ｒ２／Ｒ１）×（Ｖ１−Ｖ２）となる。

次に、上記構成の受光アンプ回路１１の動作について説明する。

従来技術を示す図５の受光アンプ回路１２１では、ＩＶアンプ１２２において使用している帰還抵抗Ｒｆを流れる電流はフォトダイオードＰＤ１の電流と、トランジスタＴｒ１０１のベース電流とに分かれる。また、ＩＶアンプ１２３において使用している帰還抵抗Ｒｆを流れる電流は全てトランジスタＴｒ１０２のベース電流となる。このトランジスタＴｒ１０２のベース電流は、フォトダイオードＰＤ１の無光時のトランジスタＴｒ１０１のベース電流すなわちバイアス電流に等しい。そこで、本実施の形態では、ＩＶアンプ１３においてトランジスタＴｒ１０２のバイアス電流を定電流源Ｉｂａ１０２によって供給し、帰還抵抗Ｒｆには電流を流さないようにする。上記バイアス電流の大きさは、前述したようにＩｂａである。

図５において、整定時間ｔは前述の（式３）で示され、
ｔ＝Ｃ１×Ｒｆ２×（１＋（ＶＡ／ＶＴ））×ｌｎ（１／（１−（ΔＶｃ／ΔＶｂｅ））） ・・・（式３）
であるが、この時、帰還抵抗（ゲイン）切り替え時の電圧変化ΔＶｂｅがゼロであれば、
当然ΔＶｃもゼロであるから、整定時間ｔはゼロとなる。

一方、図５において帰還抵抗としてＲｆ１を用いているときのトランジスタＴｒ１０２のベース−エミッタ間電圧をＶｂｅ１、帰還抵抗としてＲｆ２を用いているときのトランジスタＴｒ１０２のベース−エミッタ間電圧をＶｂｅ２とすると、
Ｖｂｅ１＝ＶＴ×ｌｎ（Ｉｃａ／（Ｉｓ×（１＋（Ｖｃｅ１／ＶＡ））））
・・・（式１７）
Ｖｂｅ２＝ＶＴ×ｌｎ（Ｉｃａ／（Ｉｓ×（１＋（Ｖｃｅ２／ＶＡ））））
・・・（式１８）
但し、
Ｉｓ：トランジスタＴｒ１０２のベース−エミッタ間の逆方向飽和電流
Ｖｃｅ１：帰還抵抗としてＲｆ１を用いているときのトランジスタＴｒ１０２のコレクタ−エミッタ間電圧
Ｖｃｅ２：帰還抵抗としてＲｆ２を用いているときのトランジスタＴｒ１０２のコレクタ−エミッタ間電圧
である。

従って、ΔＶｂｅは帰還抵抗をＲｆ１からＲｆ２に切り替えた時、以下で示される。

ΔＶｂｅ＝Ｖｂｅ２−Ｖｂｅ１＝ＶＴ×ｌｎ（（ＶＡ＋Ｖｃｅ２）／（ＶＡ＋Ｖｃｅ１）） ・・・（式１９）
（式１９）より、Ｖｃｅ１＝Ｖｃｅ２とすれば、ΔＶｂｅ＝０となることが分かる。

さらに、図５において、Ｖｃｅ１，Ｖｃｅ２は以下の式で示される。

Ｖｃｅ１＝Ｖｂｅ１＋（Ｒｆ１×Ｉｂａ）＋Ｖｂｅｂ ・・・（式２０）
Ｖｃｅ２＝Ｖｂｅ２＋（Ｒｆ２×Ｉｂａ）＋Ｖｂｅｂ ・・・（式２１）
但し、ＶｂｅｂはトランジスタＴｒ１１２のベース−エミッタ間電圧であり、トランジスタＴｒ１０２のベース−エミッタ間電圧がＶｂｅ１のときとＶｂｅ２のときとで差がないとしている。また、帰還抵抗Ｒｆ１を流れる電流と帰還抵抗Ｒｆ２を流れる電流とを互いにＩｂａで等しいとしている。

従って、
Ｖｃｅ２−Ｖｃｅ１＝（Ｖｂｅ２−Ｖｂｅ１）＋（Ｒｆ２×Ｉｂａ−Ｒｆ１×Ｉｂａ） ・・・（式２２）
（式２２）に（式１９）を代入すれば、
Ｖｃｅ２−Ｖｃｅ１＝ＶＴ×ｌｎ（（ＶＡ＋Ｖｃｅ２）／（ＶＡ＋Ｖｃｅ１））＋（Ｒｆ２×Ｉｂａ−Ｒｆ１×Ｉｂａ） ・・・（式２３）
（式２３）において、第一項はＶｂｅ変動を示しており、（式１７）よりＩｃａとＶｃｅとが一定即ちＶｃｅ１＝Ｖｃｅ２でゼロとなる。第二項は、帰還抵抗Ｒｆとエミッタ接地増幅回路の入力電流となる電流Ｉｂａとの積で決まる電圧の変化を示しており、電流Ｉｂａが帰還抵抗Ｒｆに流れないようにすることでゼロとできる。すなわち、図２のように定電流源Ｉｂａ１０２を用いて、バイアス電流としての電流ＩｂａをトランジスタＴｒ１０２のベースに供給することで、帰還抵抗Ｒｆに流れる電流をゼロとして（式２３）をゼロとし、更には整定時間ｔをゼロにする事ができる。帰還抵抗Ｒｆに流れる電流をゼロとしてトランジスタＴｒ１０２のベース電流を定電流源Ｉｂａ１０２の出力電流に固定したことにより、トランジスタＴｒ１０２のベース−エミッタ間電圧は常に一定となるので、帰還抵抗Ｒｆでの電圧降下がないこととトランジスタＴｒ１１２のベース−エミッタ間電圧Ｖｂｅｂが常に等しいことと併せると、トランジスタＴｒ１０２のコレクタ−エミッタ間電圧Ｖｃｅは、（トランジスタＴｒ１０２のベース−エミッタ間電圧）＋（トランジスタＴｒ１１２のベース−エミッタ間電圧）となって常に一定となる。またこれは、ダミーアンプ１３の出力電圧が常にトランジスタＴｒ１０２の一定のベース−エミッタ間電圧に等しいことから、帰還抵抗Ｒｆを切り替えてもダミーアンプ１３内の電圧分布および電流分布が変化せずにトランジスタＴｒ１０２のコレクタ電位が一定になることからも分かる。

帰還抵抗Ｒｆに流れる電流をゼロにすることにより、エミッタ接地増幅回路の入力（トランジスタＴｒ１０２のベース端子）および出力（トランジスタＴｒ１０２のコレクタ端子）あるいはダミーアンプ１３の出力はゲイン切り替えによる電圧変動を生じない。従って、このいずれの箇所に帯域制限容量としての容量Ｃ３を接続しても充放電電流は発生せず、整定時間ｔはゼロのままで、帯域を制限することができる。すなわち、図２中にＣ３（１）と記載したように容量Ｃ３をトランジスタＴｒ１０２のベース−コレクタ間に接続してもよいし、図２中にＣ３（２）と記載したように容量Ｃ３をトランジスタＴｒ１０２のベース−ＧＮＤ間に接続してもよいし、図２中にＣ３（３）と記載したように容量Ｃ３を各帰還抵抗Ｒｆと並列に接続してもよい。容量Ｃ３を各帰還抵抗Ｒｆと並列に接続した場合は、帰還抵抗Ｒｆに電流が流れないために各容量Ｃ３には充電がなされず、帰還抵抗Ｒｆの接続と切り離しとに関わらずいずれの容量Ｃ３にも電圧は発生しない。従って、整定時間ｔはゼロのままで、帯域を制限することができる。

また、容量Ｃ３の容量値は、光ディスク１０２の再生信号帯域におけるダミーアンプ１３のゲインを減少させるだけの容量値であることが望ましい。このようにすれば、ダミーアンプ１３に光ディスク１０２の再生信号帯域のノイズが混入しても、これを減衰させることができる。

また、基準電圧供給アンプはゲイン抵抗Ｒｆの熱雑音（ＶＮ＝（４×ｋ×Ｒｆ×Ｔ）^１／２）を主とするノイズを持っており，上記帯域制限により該ノイズも抑制することができ、信号／雑音比（ＳＮ比）を向上させることができる。

また、上記受光アンプ回路１１において容量Ｃ３がＣ３（１）のように接続されている場合には、（式１）と同様に時定数ＣＲ（Ｃ３）は、
ＣＲ（Ｃ３）＝Ｒｆ×Ｃ３ ・・・（式２２）
となり、容量Ｃ３がＣ３（３）のように接続されている場合にも同様に表される。この時、カットオフ周波数ｆｃ（Ｃ３）は
ｆｃ（Ｃ３）＝１／（２×π×Ｃ３×Ｒｆ） ・・・（式２３）
であるから、ｆｃ（Ｃ３）＜ｆ（光ディスク再生信号周波数）とすれば、再生信号周波数のノイズは容量Ｃ３により低減される。よって、
Ｃ３＞１／（２×π×Ｒｆ×ｆ） ・・・（式２４）
が成立する。

容量Ｃ３がＣ３（２）のように接続されている場合には、ミラー効果を考えると、Ｃ３（１）のように接続された容量Ｃ３の（１＋ｈＦＥ）倍の容量を接続することで、Ｃ３（１）の場合と同様の効果が得られる。すなわち、
Ｃ３＞（１＋ｈＦＥ）／（２×π×Ｒｆ×ｆ） ・・・（式２５）
とすることで、再生信号周波数のノイズは容量Ｃ３により低減される。

次に、図２の定電流源Ｉｂａ１０１・Ｉｂａ１０２の具体的な構成例を図３に示す。

図３においては、定電流源Ｉｂａ１０１・Ｉｂａ１０２と定電流源Ｉｃａ１０１・Ｉｃａ１０２とを構成するために、受光アンプ回路１１は、基準定電流源Ｉｃａ１、カレントミラー回路ＣＭ１・ＣＭ２・ＣＭ３、および、トランジスタＴｒ５を備えている。

基準定電流源Ｉｃａ１は、電源Ｖｃｃと後述のトランジスタＴｒ１のコレクタとの間に設けられている。カレントミラー回路（第１のカレントミラー回路）ＣＭ１は、ＮＰＮ型の３つのトランジスタＴｒ１・Ｔｒ２・Ｔｒ３からなる。トランジスタＴｒ１・Ｔｒ２・Ｔｒ３のベースは互いに接続されており、各エミッタはＧＮＤに接続されている。トランジスタＴｒ１のコレクタは自身のベースに接続されているとともに、基準定電流源Ｉｃａ１から定電流が供給されるようになっている。

カレントミラー回路（第２のカレントミラー回路）ＣＭ２は、ＰＮＰ型の３つのトランジスタＴｒ４・Ｔｒ１２１・Ｔｒ１２２からなる。トランジスタＴｒ４・Ｔｒ１２１・Ｔｒ１２２のベースは互いに接続されており、各エミッタは電源Ｖｃｃに接続されている。トランジスタＴｒ４のコレクタは自身のベースに接続されているとともに、前記トランジスタＴｒ２のコレクタに接続されている。トランジスタＴｒ１２１のコレクタはトランジスタＴｒ１０１のコレクタに接続されている。トランジスタＴｒ１２２のコレクタはトランジスタＴｒ１０２のコレクタに接続されている。

トランジスタ（バイアス電流生成トランジスタ）Ｔｒ５はＮＰＮ型トランジスタであり、エミッタは前記カレントミラー回路ＣＭ１のトランジスタＴｒ３のコレクタに接続されており、コレクタは電源Ｖｃｃに接続されている。また、トランジスタＴｒ５のベースは後述のカレントミラー回路ＣＭ３に接続されている。このトランジスタＴｒ５は、後述の説明から分かるように、トランジスタＴｒ１０１・Ｔｒ１０２のバイアス電流であるベース電流を生成するための電流値変換を行う。

カレントミラー回路（第３のカレントミラー回路）ＣＭ３は、ＰＮＰ型の３つのトランジスタＴｒ６・Ｔｒ７・Ｔｒ８からなる。トランジスタＴｒ６・Ｔｒ７・Ｔｒ８のベースは互いに接続されており、各エミッタは電源Ｖｃｃに接続されている。トランジスタＴｒ６のコレクタは自身のベースに接続されているとともに、トランジスタＴｒ５のベースに接続されている。トランジスタＴｒ７のコレクタはトランジスタＴｒ１０１のベースに接続されている。トランジスタＴｒ８のコレクタはトランジスタＴｒ１０２のベースに接続されている。

上記図３の受光アンプ回路１１では、基準定電流源Ｉｃａ１は定電流として電流Ｉｃａを出力する。この電流Ｉｃａはカレントミラー回路ＣＭ１によってトランジスタＴｒ１からトランジスタＴｒ２・Ｔｒ３に伝達される。トランジスタＴｒ３に伝達された電流Ｉｃａはカレントミラー回路ＣＭ２によってトランジスタＴｒ４からトランジスタＴｒ１２１・Ｔｒ１２２に伝達される。これにより、図２の定電流源Ｉｃａ１０１・Ｉｃａ１０２の電流Ｉｃａが生成される。このように、図３の基準定電流源Ｉｃａ１、カレントミラー回路ＣＭ１、カレントミラー回路ＣＭ２、および、トランジスタＴｒ１２１は図２の定電流源Ｉｃａ１０１を構成しており、図３の基準定電流源Ｉｃａ１、カレントミラー回路ＣＭ１、カレントミラー回路ＣＭ２、および、トランジスタＴｒ１２２は図２の定電流源Ｉｃａ１０２を構成している。

また、カレントミラー回路ＣＭ１によってトランジスタＴｒ３に伝達された電流ＩｃａはトランジスタＴｒ５のコレクタ電流となるので、トランジスタＴｒ５にはＩｃａ／ｈＦＥ（ｈＦＥはトランジスタＴｒ５の直流電流増幅率）で表されるベース電流が流れる。このベース電流はトランジスタＴｒ７のコレクタ電流となるので、この電流がカレントミラー回路ＣＭ３によってトランジスタＴｒ６からトランジスタＴｒ７・Ｔｒ８に伝達される。トランジスタＴｒ７に伝達された電流はトランジスタＴｒ１０１のベースに供給され、トランジスタＴｒ８に伝達された電流はトランジスタＴｒ１０２のベースに供給される。ここで、トランジスタＴｒ５の直流電流増幅率ｈＦＥは、トランジスタＴｒ１０１の直流電流増幅率ｈＦＥと等しく設定されており、トランジスタＴｒ７からトランジスタＴｒ１０１に供給される電流と、トランジスタＴｒ８からトランジスタＴｒ１０２に供給される電流とは、それぞれ図２を用いて説明したバイアス電流となる。

このように、図３の基準定電流源Ｉｃａ１、カレントミラー回路ＣＭ１、および、カレントミラー回路ＣＭ３は図２の定電流源Ｉｂａ１０１・Ｉｂａ１０２を構成している。

このように、図３の構成によれば、基準定電流源Ｉｃａ１の出力電流はカレントミラー回路ＣＭ１とカレントミラー回路ＣＭ２とを経て、ＩＶアンプ１２およびダミーアンプ１３が有するトランジスタＴｒ１０１・Ｔｒ１０２の能動負荷が出力する電流として、増幅回路Ａ２１・Ａ２２の出力点に供給される。また、基準定電流源Ｉｃａ１の出力電流はカレントミラー回路ＣＭ１とカレントミラー回路ＣＭ３とを経て、ＩＶアンプ１２およびダミーアンプ１３が有する定電流源Ｉｂａ１０１・Ｉｂａ１０２が出力するバイアス電流としてトランジスタＴｒ１０１・Ｔｒ１０２に供給される。従って、ＩＶアンプ１２およびダミーアンプ１３が有する２種類の定電流源を、共通の基準定電流源Ｉｃａ１を用いた簡単な回路で実現することができる。

なお、受光アンプ回路１１では、ＩＶアンプ１２およびダミーアンプ１３の入力用のトランジスタＴｒ１０１・Ｔｒ１０２にＮＰＮ型のトランジスタをエミッタ接地して用いたが、これに限らず、ＰＮＰ型のトランジスタを入力用のトランジスタに用いてもよい。この場合、増幅回路は、エミッタを電源Ｖｃｃに接続してコレクタから出力を取り出すエミッタ接地増幅回路となる。容量Ｃ３に対応する帯域制限容量は、Ｃ３（１）の場合にはトランジスタのベース−コレクタ間に接続され、Ｃ３（２）の場合にはトランジスタのベース−電源Ｖｃｃ（すなわちエミッタ接地の接地点（すなわち交流的な接地点））間に接続され、Ｃ３（３）の場合には各帰還抵抗Ｒｆと並列に接続されることとなる。また、出力回路Ｂ２１・Ｂ２２を、トランジスタＴｒ１１１・Ｔｒ１１２をＰＮＰ型として、エミッタフォロアで出力するようにする。

また、以上の受光アンプ回路１１を備えた光ピックアップ装置１０１（図４参照）では、帯域制限容量を有しながら整定時間を短縮することができるので、受光素子ＰＤ１の受光光に対して帰還抵抗Ｒｆを切り替えながら増幅を行う必要がある場合に、例えば光ディスク１０２の書き込み中に光ディスク１０２からの読み出しを行うような場合に、高速応答が可能になるという効果を奏する。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、光ディスク再生／記録装置において光ディスクから反射した信号光を受光する光ピックアップ装置に用いると好適である。

本発明の第１の実施形態を示すものであり、受光アンプ回路の構成を示す回路図である。 本発明の第２の実施形態を示すものであり、受光アンプ回路の構成を示す回路図である。 図２の受光アンプ回路を、一部の定電流源の詳細な構成を明らかにして示す回路図である。 光ピックアップ装置の構成を示す図である。 従来技術を示すものであり、受光アンプ回路の構成を示す回路図である。 図５の受光アンプ回路と等価な構成を示す回路図である。

符号の説明

１ 受光アンプ回路
２ ＩＶアンプ（電流−電圧変換回路）
３ ダミーアンプ（基準電圧供給アンプ）
４ 差動増幅回路
１１ 受光アンプ回路
１２ ＩＶアンプ（電流−電圧変換回路）
１３ ダミーアンプ（基準電圧供給アンプ）
１４ 差動増幅回路
ＰＤ１ フォトトランジスタ（受光素子）
Ｔｒ１０１ トランジスタ（エミッタ接地トランジスタ）
Ｔｒ１０２ トランジスタ（エミッタ接地トランジスタ）
Ｒｆ１〜Ｒｆｎ 帰還抵抗
Ｉｃａ１０１ 定電流源
Ｉｃａ１０２ 定電流源
Ｉｃｂ１０１ 定電流源
Ｉｃｂ１０２ 定電流源
Ａ１１ 増幅回路（エミッタ接地増幅回路）
Ｂ１１ 出力回路（エミッタフォロワ回路）
Ａ１２ 増幅回路（エミッタ接地増幅回路）
Ｂ１２ 出力回路（エミッタフォロワ回路）
Ｃ２ 容量（帯域制限容量）
Ａ２１ 増幅回路（エミッタ接地増幅回路）
Ｂ２１ 出力回路（エミッタフォロワ回路）
Ａ２２ 増幅回路（エミッタ接地増幅回路）
Ｂ２２ 出力回路（エミッタフォロワ回路）
Ｃ３ 容量（帯域制限容量）
Ｉｂａ１０１ 定電流源（バイアス用定電流源）
Ｉｂａ１０２ 定電流源（バイアス用定電流源）
Ｉｃａ１ 基準定電流源
ＣＭ１ カレントミラー回路（第１のカレントミラー回路）
ＣＭ２ カレントミラー回路（第２のカレントミラー回路）
ＣＭ３ カレントミラー回路（第３のカレントミラー回路）
Ｔｒ５ トランジスタ（バイアス電流生成トランジスタ）

Claims (8)

1. 受光光を電流に変換して出力する受光素子と、前記受光素子の出力電流を電圧に変換する電流−電圧変換回路と、前記受光素子が接続されず帯域制限容量を有する以外は前記電流−電圧変換回路と同じ構成の基準電圧供給アンプと、前記電流−電圧変換回路の出力電圧と前記基準電圧供給アンプの出力電圧である基準電圧との差分を増幅する差動増幅回路とを備え、
   前記電流−電圧変換回路および前記基準電圧供給アンプは、エミッタ接地トランジスタを用いたエミッタ接地増幅回路を有し、前記エミッタ接地トランジスタのベースを入力端子とするとともに前記エミッタ接地増幅回路の出力点からの出力を基に出力電圧を得る端子を出力端子とし、
   前記出力端子から前記ベースへの帰還経路に、複数の並列の帰還抵抗を、切り替えて使用することが可能なように備える受光アンプ回路において、
   前記帯域制限容量は、前記エミッタ接地増幅回路の前記出力点と前記エミッタ接地の接地点との間に接続されていることを特徴とする受光アンプ回路。
2. 前記受光素子の前記受光光として光ディスクの再生信号光が存在し、
   前記帯域制限容量は、前記光ディスクの再生信号帯域における前記基準電圧供給アンプのゲインを減少させる容量値を有することを特徴とする請求項１に記載の受光アンプ回路。
3. 前記受光素子の前記受光光として光ディスクの再生信号光が存在し、
   前記エミッタ接地増幅回路の前記出力点のインピーダンスをｒ、前記光ディスクの再生信号周波数をｆとして、前記帯域制限容量の容量値ＣはＣ＞１／（２×π×r×ｆ）であることを特徴とする請求項１に記載の受光アンプ回路。
4. 前記エミッタ接地増幅回路は前記エミッタ接地トランジスタの能動負荷となる定電流源を有し、前記エミッタ接地増幅回路の前記定電流源の電流値は、使用する前記帰還抵抗の抵抗値に応じて切り替えられることを特徴とする請求項１に記載の受光アンプ回路。
5. 前記エミッタ接地増幅回路の前記定電流源の前記電流値は、前記帰還抵抗の前記抵抗値が大きいほど減少するように切り替えられることを特徴とする請求項４に記載の受光アンプ回路。
6. 前記エミッタ接地増幅回路の前記出力点からの出力を入力とするエミッタフォロワ回路を有しており、
   前記エミッタフォロワ回路は、エミッタフォロワによる出力を行うトランジスタの能動負荷となる定電流源を有し、前記エミッタフォロワ回路の前記定電流源の電流値は、使用する前記帰還抵抗の抵抗値に応じて切り替えられることを特徴とする請求項１に記載の受光アンプ回路。
7. 前記エミッタフォロワ回路の前記定電流源の前記電流値は、前記帰還抵抗の前記抵抗値が大きいほど減少するように切り替えられることを特徴とする請求項６に記載の受光アンプ回路。
8. 請求項１ないし７のいずれか１項に記載の受光アンプ回路を、光ディスクの光ピックアップ用の受光アンプ回路として備えていることを特徴とする光ピックアップ装置。

Images