JP2900373B2 - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JP2900373B2 JP2900373B2 JP63213959A JP21395988A JP2900373B2 JP 2900373 B2 JP2900373 B2 JP 2900373B2 JP 63213959 A JP63213959 A JP 63213959A JP 21395988 A JP21395988 A JP 21395988A JP 2900373 B2 JP2900373 B2 JP 2900373B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- collector
- output terminal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は集積回路に使用される演算増幅器に関するも
のであり、特に出力電圧が正の電源電圧から負の電源電
圧まで可変する事ができる演算増幅器に関する。
のであり、特に出力電圧が正の電源電圧から負の電源電
圧まで可変する事ができる演算増幅器に関する。
従来の技術 従来の演算増幅器の回路の一例を第２図に示す。第２
図においてQ1〜Q18，R1〜R11は演算増幅器を構成するト
ランジスタと抵抗であり１は（＋）入力端子、２は
（−）入力端子、３は出力端子、４はプラス電源端子
（以下“VDD”と略す）、５はマイナス電源端子（以下
“VSS”と略す）、６は接地端子（以下GNDと略す）であ
る。
図においてQ1〜Q18，R1〜R11は演算増幅器を構成するト
ランジスタと抵抗であり１は（＋）入力端子、２は
（−）入力端子、３は出力端子、４はプラス電源端子
（以下“VDD”と略す）、５はマイナス電源端子（以下
“VSS”と略す）、６は接地端子（以下GNDと略す）であ
る。
発明が解決しようとする課題 この様な従来の演算増幅器では出力端子３のとること
の可能な電圧範囲は、 VH＝VDD−（VCEsatQ7＋VBEQ15）から VL＝VSS＋VCEsatQ16＋VBEQ17までである。
の可能な電圧範囲は、 VH＝VDD−（VCEsatQ7＋VBEQ15）から VL＝VSS＋VCEsatQ16＋VBEQ17までである。
ただし、VCEsatとはトランジスタのコレクタ，エミッ
タ間の飽和電圧、VBEとはベース，エミッタ間の順方向
電圧降下を意味する。
タ間の飽和電圧、VBEとはベース，エミッタ間の順方向
電圧降下を意味する。
仮りにVCEsatを0.2V、VBEを0.7Vとすると従来の演算
増幅器の出力電圧はVDD−0.9VからVSS＋0.9Vまでとなる
ため特にVDD，VSSが低い電圧の場合、出力電圧が十分得
られないことがあった。
増幅器の出力電圧はVDD−0.9VからVSS＋0.9Vまでとなる
ため特にVDD，VSSが低い電圧の場合、出力電圧が十分得
られないことがあった。
本発明はこのような問題を解決するもので、電源電圧
が低くても十分な出力電圧が得られるようにすることを
目的とする。
が低くても十分な出力電圧が得られるようにすることを
目的とする。
課題を解決するための手段 上記問題点を解決するための本発明の技術的手段は、
極性の異なる第1,第２のトランジスタのエミッタをそれ
ぞれ接地端子に接続すると共に両方のベースを抵抗を介
して出力端子に接続しかつ出力電圧が接地電位に対し正
の時第１のトランジスタが導通し負の時第２のトランジ
スタが導通する極性識別回路と、上記第１のトランジス
タのコレクタと抵抗を介して接続され第１のトランジス
タのコレクタ電流を正の電源電圧に対しミラーさせる第
１のカレントミラー回路と、上記第２のトランジスタの
コレクタと抵抗を介して接続され第２のトランジスタの
コレクタ電流を負の電源電圧に対しミラーさせる第２の
カレントミラー回路とを具備し、第1,第２のカレントミ
ラー回路の出力側の端子を出力端子に接続するものであ
る。
極性の異なる第1,第２のトランジスタのエミッタをそれ
ぞれ接地端子に接続すると共に両方のベースを抵抗を介
して出力端子に接続しかつ出力電圧が接地電位に対し正
の時第１のトランジスタが導通し負の時第２のトランジ
スタが導通する極性識別回路と、上記第１のトランジス
タのコレクタと抵抗を介して接続され第１のトランジス
タのコレクタ電流を正の電源電圧に対しミラーさせる第
１のカレントミラー回路と、上記第２のトランジスタの
コレクタと抵抗を介して接続され第２のトランジスタの
コレクタ電流を負の電源電圧に対しミラーさせる第２の
カレントミラー回路とを具備し、第1,第２のカレントミ
ラー回路の出力側の端子を出力端子に接続するものであ
る。
作用 この構成によって通常の演算増幅器では先に従来例で
説明した通り出力電圧はVDD−0.9VからVSS＋0.9Vまでし
か出力できないが、極性識別回路の働きによって出力電
圧が正の時は第１のカレントミラー回路の働きにより出
力端子へVDDから電流が流れる。また出力電圧が負の時
は第２のカレントミラー回路の働きによって出力端子か
らVSSへ向かって電流が流れる。出力端子に接続される
負荷のインピーダンスが大きく負荷電流が第1,第２のカ
レントミラー回路の出力電流よりも少ないれば、出力端
子電圧はほぼVDDからVSSまで出力することができる。
説明した通り出力電圧はVDD−0.9VからVSS＋0.9Vまでし
か出力できないが、極性識別回路の働きによって出力電
圧が正の時は第１のカレントミラー回路の働きにより出
力端子へVDDから電流が流れる。また出力電圧が負の時
は第２のカレントミラー回路の働きによって出力端子か
らVSSへ向かって電流が流れる。出力端子に接続される
負荷のインピーダンスが大きく負荷電流が第1,第２のカ
レントミラー回路の出力電流よりも少ないれば、出力端
子電圧はほぼVDDからVSSまで出力することができる。
実施例 以下本発明の一実施例を第１図を用いて説明する。
第１図において第２図と同一機能を有する素子には同
一符号を付して説明を省略する。７は極性識別回路を構
成する第１のトランジスタ、８は同じく第２のトランジ
スタ、９は第１のカレントミラー回路、10は第２のカレ
ントミラー回路である。（＋）入力端子１の電位が
（−）入力端子２の電位より高い時にはトランジスタQ
15が導通（以下ONと記す）、トランジスタQ17が遮断
（以下OFFと記す）し出力端子３はVDD側にもち上がる。
この時第１のトランジスタ７がONし、第１のカレントミ
ラー９に抵抗R16を通して電流が流れる。トランジスタQ
22のコレクタにはトランジスタQ21のエミッタ面積とト
ランジスタQ22のエミッタ面積の比とトランジスタQ21の
コレクタ電流の積の電流が流れようとするため、出力端
子３をさらにVDD側にもち上げ負荷インピーダンスが大
きければ出力端子電圧はVDD−VCEQ22≒VDDとなる。同様
に（−）入力端子２の電位が（＋）入力端子１の電位よ
り高い時にはトランジスタQ17がONしトランジスタQ15が
OFFすることにより出力端子電圧はVSS側になりこれによ
って第２のトランジスタ８がONし、第２のカレントミラ
ー10に抵抗R17を介して電流が流れ、トランジスタQ25の
コレクタ電流によって出力端子３の電圧はほぼVSSまで
下げることができる。
一符号を付して説明を省略する。７は極性識別回路を構
成する第１のトランジスタ、８は同じく第２のトランジ
スタ、９は第１のカレントミラー回路、10は第２のカレ
ントミラー回路である。（＋）入力端子１の電位が
（−）入力端子２の電位より高い時にはトランジスタQ
15が導通（以下ONと記す）、トランジスタQ17が遮断
（以下OFFと記す）し出力端子３はVDD側にもち上がる。
この時第１のトランジスタ７がONし、第１のカレントミ
ラー９に抵抗R16を通して電流が流れる。トランジスタQ
22のコレクタにはトランジスタQ21のエミッタ面積とト
ランジスタQ22のエミッタ面積の比とトランジスタQ21の
コレクタ電流の積の電流が流れようとするため、出力端
子３をさらにVDD側にもち上げ負荷インピーダンスが大
きければ出力端子電圧はVDD−VCEQ22≒VDDとなる。同様
に（−）入力端子２の電位が（＋）入力端子１の電位よ
り高い時にはトランジスタQ17がONしトランジスタQ15が
OFFすることにより出力端子電圧はVSS側になりこれによ
って第２のトランジスタ８がONし、第２のカレントミラ
ー10に抵抗R17を介して電流が流れ、トランジスタQ25の
コレクタ電流によって出力端子３の電圧はほぼVSSまで
下げることができる。
尚この演算増幅器に負帰還を付加しリニア増幅器とし
た場合の動作は出力端子３の電圧がVDD側の時にはトラ
ンジスタQ22のコレクタ電流をトランジスタQ17のエミッ
タ電流が吸い込んで出力端子電圧がリニアに制御され
る。また、出力端子３の電圧がVSS側の時にはトランジ
スタQ25のコレクタ電流をトランジスタQ15のエミッタ電
流が制御し、出力端子電圧がリニアに制御される。
た場合の動作は出力端子３の電圧がVDD側の時にはトラ
ンジスタQ22のコレクタ電流をトランジスタQ17のエミッ
タ電流が吸い込んで出力端子電圧がリニアに制御され
る。また、出力端子３の電圧がVSS側の時にはトランジ
スタQ25のコレクタ電流をトランジスタQ15のエミッタ電
流が制御し、出力端子電圧がリニアに制御される。
発明の効果 以上のように本発明は、出力端子電圧がVDDからVSSま
でのいかなる電圧をも出力することが可能な演算増幅器
とすることができる。
でのいかなる電圧をも出力することが可能な演算増幅器
とすることができる。
第１図は本発明の一実施例の演算増幅器の回路図、第２
図は従来の演算増幅器の回路図である。 １……（＋）入力端子、２……（−）入力端子、３……
出力端子、４……プラス電源端子（VDD）、５……マイ
ナス電源端子（VSS）、６……接地端子、７……第１の
トランジスタ、８……第２のトランジスタ、９……第１
のカレントミラー、10……第２のカレントミラー。
図は従来の演算増幅器の回路図である。 １……（＋）入力端子、２……（−）入力端子、３……
出力端子、４……プラス電源端子（VDD）、５……マイ
ナス電源端子（VSS）、６……接地端子、７……第１の
トランジスタ、８……第２のトランジスタ、９……第１
のカレントミラー、10……第２のカレントミラー。
Claims (1)
- 【請求項１】極性の異なる第1,第２のトランジスタのエ
ミッタをそれぞれ接地端子に接続すると共に両方のベー
スを抵抗を介して出力端子に接続しかつ出力電圧が接地
電位に対し正の時第１のトランジスタが導通し負の時第
２のトランジスタが導通する極性識別回路と、上記第１
のトランジスタのコレクタと抵抗を介して接続され第１
のトランジスタのコレクタ電流を正の電源電圧に対しミ
ラーさせる第１のカレントミラー回路と、上記第２のト
ランジスタのコレクタに抵抗を介して接続され第２のト
ランジスタのコレクタ電流を負の電源電圧に対しミラー
させる第２のカレントミラー回路とを具備し、第1,第２
のカレントミラー回路の出力側の端子を出力端子に接続
した演算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63213959A JP2900373B2 (ja) | 1988-08-29 | 1988-08-29 | 演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63213959A JP2900373B2 (ja) | 1988-08-29 | 1988-08-29 | 演算増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0262106A JPH0262106A (ja) | 1990-03-02 |
| JP2900373B2 true JP2900373B2 (ja) | 1999-06-02 |
Family
ID=16647895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63213959A Expired - Fee Related JP2900373B2 (ja) | 1988-08-29 | 1988-08-29 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900373B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04117709A (ja) * | 1990-09-03 | 1992-04-17 | Nec Ic Microcomput Syst Ltd | 定電流回路 |
| US6064525A (en) * | 1997-03-25 | 2000-05-16 | Glaverbel | Optical device including a dichromatic mirror |
| JP6098244B2 (ja) * | 2013-03-12 | 2017-03-22 | 株式会社豊田中央研究所 | 増幅回路 |
-
1988
- 1988-08-29 JP JP63213959A patent/JP2900373B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0262106A (ja) | 1990-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH02892B2 (ja) | ||
| JP2900373B2 (ja) | 演算増幅器 | |
| JP2591301B2 (ja) | 折れ線特性回路 | |
| US5394038A (en) | Output circuit comprising bipolar transistors for driving CMOS circuit to reduce power consumption of the output circuit and avoid erroneous operation of the CMOS circuit | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| US3989997A (en) | Absolute-value circuit | |
| JP3682122B2 (ja) | 全波整流回路 | |
| JPH09331221A (ja) | 利得可変増幅器 | |
| JPS59119908A (ja) | プツシユプル出力回路 | |
| JP3443266B2 (ja) | 定電圧回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH0352031Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0513064Y2 (ja) | ||
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JP2536156B2 (ja) | 絶対値回路 | |
| JPH0522275B2 (ja) | ||
| JP3105682B2 (ja) | コンパレータ | |
| JP2554543B2 (ja) | 電源回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH0472410B2 (ja) | ||
| JPH0671176B2 (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |