JPH05300726A - 電力トランジスタをターン・オン及びターン・オフさせる回路 - Google Patents

電力トランジスタをターン・オン及びターン・オフさせる回路

Info

Publication number
JPH05300726A
JPH05300726A JP5014655A JP1465593A JPH05300726A JP H05300726 A JPH05300726 A JP H05300726A JP 5014655 A JP5014655 A JP 5014655A JP 1465593 A JP1465593 A JP 1465593A JP H05300726 A JPH05300726 A JP H05300726A
Authority
JP
Japan
Prior art keywords
signal
control
transistor
thyristor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5014655A
Other languages
English (en)
Other versions
JP3204774B2 (ja
Inventor
Franciscus A C M Schoofs
アドリアヌス コルネリス マリア スホーフス フランシスカス
Johan C Halberstadt
クリスチアーン ハルベルスタッド ヨハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH05300726A publication Critical patent/JPH05300726A/ja
Application granted granted Critical
Publication of JP3204774B2 publication Critical patent/JP3204774B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit

Landscapes

  • Power Conversion In General (AREA)

Abstract

(57)【要約】 【目的】 減衰抵抗を用いることなく、カソードゲート
でトリガするために適したサイリスタを有する、電力ト
ランジスタをターン・オン及びターン・オフする回路を
提供する。 【構成】 制御装置8が、−スイッチング信号USを受
けるスイッチング信号端子13に結合された入力端11
と、スイッチングトランジスタ1の制御電極7に制御信
号U1を供給する出力端10とを有する第1制御増幅器
9と、−前記のスイッチング信号端子13に結合された
入力端41と、サイリスタ31の第1トリガゲート36
に結合された出力端40とを有し、この第1トリガゲー
ト36に他の制御信号U2を供給する第2制御増幅器3
9と、この第2制御増幅器39のこの他の制御信号U2
に比べて前記の第1制御増幅器9の制御信号U1を遅延
させる遅延手段12とを具える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電力トランジスタをタ
ーン・オン及びターン・オフさせる回路であって、−前
記の電力トランジスタとしてのスイッチングトランジス
タであり、このスイッチングトランジスタの主電流導通
路を構成する第1主電極及び第2主電極と、この主電流
導通路の導通度を制御する制御信号を受ける制御電極と
を有する当該スイッチングトランジスタと、−スイッチ
ング信号を受けるスイッチング信号端子に結合された入
力端と、前記のスイッチングトランジスタの制御電極に
制御信号を供給する出力端とを有する(第1)制御増幅
器を具える制御装置と、−第1主電極と、第2主電極
と、第1トリガ信号を受ける第1トリガゲートと、第2
トリガ信号を受ける第2トリガゲートとを有するサイリ
スタであり、このサイリスタの第1主電極及び第2主電
極がこのサイリスタの主電流導通路を構成している当該
サイリスタと、前記のスイッチングトランジスタの主電
流導通路を流れる電流に比例する測定信号を発生する測
定手段と、−前記の測定信号を基準信号と比較し、測定
信号及び基準信号の比較に応答して前記のサイリスタの
第2トリガゲートに第2トリガ信号を供給する比較手段
とを具える回路に関するものである。
【0002】
【従来の技術】上述した種類の回路は米国特許第5,00
6,949号明細書の図1に開示されており既知である。
この既知の回路では、スイッチングトランジスタがNチ
ャネルMOSトランジスタであり、その第2主電極すな
わちドレインが負荷を経て電源の正端子に接続され、第
1主電極すなわちソースが測定抵抗を経て電源の負端子
に接続されている。測定電圧はこの測定抵抗の両端間に
生じるものであり、この測定電圧は、スイッチング信号
による命令の下で(第1)制御増幅器がスイッチングト
ランジスタの制御電極すなわちゲートに正に向かう制御
信号を供給すると直ちに負荷及びスイッチングトランジ
スタの主電流導通路を経て流れる電流に比例する。又、
測定抵抗とスイッチングトランジスタのゲート−ソース
接合との直列回路にまたがってサイリスタが配置されて
おり、このサイリスタはスイッチングトランジスタの主
電流導通路を通り電流が所定値を越えると直ちにトリガ
信号によりトリガされる。この目的のために、サイリス
タの第2トリガゲートすなわちカソードゲートが電流制
限抵抗により測定抵抗とスイッチングトランジスタのソ
ースとの間の相互接続点に接続され、サイリスタの第2
主電極すなわちカソードが測定抵抗と電源の負端子との
間の相互接続点に接続されている。サイリスタの第1主
電極すなわちアノードはスイッチングトランジスタのゲ
ートに接続され、サイリスタの第1トリガゲートすなわ
ちアノードゲートは減衰抵抗によりサイリスタのアノー
ドに接続され、このサイリスタのトリガ感度を減衰せし
めるようにしている。サイリスタはトリガ時にスイッチ
ングトランジスタのゲートにおける制御信号を、アノー
ド及びカソードより成る主電流通路を経て短絡させる。
従って、スイッチングトランジスタは、例えば負荷の短
絡時に生じるおそれのある過大な電流から保護される。
サイリスタはPNPトランジスタ及びNPNトランジス
タより成るバイポーラ半導体素子とみなすことができ
る。PNPトランジスタのエミッタ、ベース及びコレク
タはこのサイリスタのアノード、アノードゲート及びカ
ソードゲートにそれぞれ接続され、NPNトランジスタ
のエミッタ、ベース及びコレクタはこのサイリスタのカ
ソード、カソードゲート及びアノードゲートにそれぞれ
接続されている。測定抵抗の両端間の測定電圧がNPN
トランジスタのベース−エミッタしきい値電圧を越える
と直ちにサイリスタがトリガされる。
【0003】上述した既知の回路では、非常事態が生じ
た場合のみサイリスタがトリガされる。スイッチングト
ランジスタはスイッチング信号による指令の下でも通常
ターン・オフされる。上述した既知の回路は、その応用
形態において、負荷が変圧器の一次巻線を以って構成さ
れている切換モード電源にも用いうる。この場合、スイ
ッチングトランジスタが最初にターン・オンされ、一次
巻線を流れる電流が増大し、続いてこの電流が所定値を
越えると直ちにスイッチングトランジスタが再びターン
・オフされる。この値は変えることができ、この値は切
換モード電源によって生ぜしめられる電圧を特に負荷に
依存しないようにするシステムにより制御される。スイ
ッチングトランジスタはセット信号の特性を有するスイ
ッチング信号による指令の下で制御信号をスイッチング
トランジスタの制御電極に供給することによりターン・
オンされる。このスイッチングトランジスタは、リセッ
ト信号の特性を有するカソードトリガ信号でサイリスタ
をトリガすることによりターン・オフされる。上述した
既知の回路でスイッチングトランジスタを流れる電流の
ターン・オフ値を制御しうるようにするためには、測定
抵抗を可変とする必要がある。しかし、測定抵抗のオー
ム抵抗値は一般に小さい為、このような解決策は実際的
ではなく、このような抵抗を半導体本体上に集積化する
のは困難である。センストランジスタにより、スイッチ
ングトランジスタを流れる電流を小さな値に調整でき、
対応して大きくした可変測定抵抗によりこの電流を測定
電圧に変換しうる。値の大きなこのような可変測定抵抗
は半導体本体上に集積化するのに適しているが、この解
決策も依然として複雑である。しかし、可変電流源、電
圧−電流変換器及び電流ミラーは比較的容易に集積化し
うる電子素子である。例えば、センストランジスタを流
れる電流は電流ミラーにより可変基準電流と比較しう
る。センストランジスタを流れる電流が基準電流よりも
大きくなると直ちに、サイリスタのカソードゲートに対
するトリガ電流として用いる電流が発生される。この場
合、カソードゲートに対するトリガ信号は電流の形態を
しており、比較的大きなインピーダンスを有する電流源
により供給される為、以下のような問題が生じる。特に
PNP及びNPNトランジスタのコレクタベースキャパ
シタンスの和により決定される値を有する寄生キャパシ
タンスがサイリスタのアノードゲート及びカソードゲー
ト間に存在する。上述した既知の回路では、スイッチン
グトランジスタのゲートにおける制御電圧が正である期
間中、この寄生キャパシタンスがアノード及びアノード
ゲート間の減衰抵抗とカソードゲート及び測定抵抗間の
電流制限抵抗との直列回路を経て充電される。減衰抵抗
及び電流制限抵抗の値は比較的小さく、寄生キャパシタ
ンスの充電によるこれら抵抗の両端間の電圧降下はサイ
リスタをトリガするにはあまりにも小さすぎる。しか
し、電流源によりトリガする場合のように、カソードゲ
ートを駆動するインピーダンスが極めて大きい場合に
は、充電電流はNPNトランジスタのベースに流れる。
従って、NPNトランジスタが導通し、アノードゲート
に存在する寄生キャパシタンスをミラー(Miller)効果
の結果としてある倍率を乗じた値に増加する。この倍率
はNPNトランジスタの電流利得(β)に依存する。こ
れにより2つの結果が得られる。第1の結果では、スイ
ッチングトランジスタに対するスイッチング信号が発生
されると、(第1)制御増幅器の出力が容量的に大きな
負荷状態にされ、従ってこの(第1)制御増幅器が最大
に供給しうる出力電流を越えるおそれがある。第2の結
果では、増加した寄生キャパシタンスの充電電流が減衰
抵抗の両端間に大きな電圧降下を生ぜしめ、従ってサイ
リスタを不所望にトリガするおそれがある。この場合、
減衰抵抗を1/β倍に減少させ、スイッチング信号が生
じた際の不所望なトリガ作用を回避する解決策を用いる
ことができる。しかし、このようにすると、トリガしう
るサイリスタを形成するのが極めて困難となる。スイッ
チングトランジスタをターン・オフする瞬時にはサイリ
スタをトリガする必要がある。NPNトランジスタを導
通させることには問題がない。NPNトランジスタのコ
レクタ電流は殆ど減衰抵抗を流れるも、この電流は(第
1)制御増幅器の出力端から供給される。この(第1)
制御増幅器は、PNPトランジスタを導通させ従ってサ
イリスタをトリガするのに十分なベース・エミッタしき
い値電圧を小さな減衰抵抗の両端間に発生させるために
大きな電流を生じうるようにする必要がある。減衰抵抗
を極めて大きな値にするのも、減衰抵抗を省略するのも
満足な解決策とはならない。その理由は、このようにす
ると、サイリスタがあまりにも高感度になってしまい、
正のスイッチング信号が生じた際に必ず不所望にトリガ
されてしまう為である。
【0004】
【発明が解決しようとする課題】本発明の目的は、特
に、高インピーダンスの電流源によりカソードゲートで
トリガするのにより適した、電力トランジスタをターン
・オン及びターン・オフさせる回路を提供せんとするに
ある。
【0005】
【課題を解決するための手段】本発明は、電力トランジ
スタをターン・オン及びターン・オフさせる回路であっ
て、−前記の電力トランジスタとしてのスイッチングト
ランジスタであり、このスイッチングトランジスタの主
電流導通路を構成する第1主電極及び第2主電極と、こ
の主電流導通路の導通度を制御する制御信号を受ける制
御電極とを有する当該スイッチングトランジスタと、−
スイッチング信号を受けるスイッチング信号端子に結合
された入力端と、前記のスイッチングトランジスタの制
御電極に制御信号を供給する出力端とを有する第1制御
増幅器を具える制御装置と、−第1主電極と、第2主電
極と、第1トリガ信号を受ける第1トリガゲートと、第
2トリガ信号を受ける第2トリガゲートとを有するサイ
リスタであり、このサイリスタの第1主電極及び第2主
電極がこのサイリスタの主電流導通路を構成している当
該サイリスタと、前記のスイッチングトランジスタの主
電流導通路を流れる電流に比例する測定信号を発生する
測定手段と、−前記の測定信号を基準信号と比較し、測
定信号及び基準信号の比較に応答して前記のサイリスタ
の第2トリガゲートに第2トリガ信号を供給する比較手
段とを具える回路において、前記の制御装置が更に、−
前記のスイッチング信号端子に結合された入力端と、前
記のサイリスタの第1トリガゲートに結合された出力端
とを有し、前記の第1トリガゲートに他の制御信号を供
給する第2制御増幅器と、この第2制御増幅器のこの他
の制御信号に比べて前記の第1制御増幅器の制御信号を
遅延させる遅延手段とを具えていることを特徴とする。
【0006】本発明によれば、第2制御増幅器が他の制
御信号を第1トリガゲート(前述した既知の例ではアノ
ードゲート)に供給しており、この他の制御信号は、第
1制御増幅器によってサイリスタの第1主電極(前述し
た既知の例ではアノード)に供給される制御信号よりも
早い瞬時にその最終値に達する。又、減衰抵抗が存在し
ない為、トリガ感度が大きなサイリスタが得られ、しか
も2つの制御信号間に遅延がある為、スイッチングトラ
ンジスタがターン・オンされた際にサイリスタが不所望
にトリガされなくなる。更に、全体の容量性の負荷が2
つの制御増幅器に分配され、第2制御増幅器が増加され
た寄生キャパシタンスを充電し、第1制御増幅器がスイ
ッチングトランジスタの制御電極に存在する寄生キャパ
シタンスを充電する。設計に当たっては遅延手段を組込
むことができる。これは、例えば、サイリスタの第1主
電極(アノード)における寄生キャパシタンスがサイリ
スタの第1トリガゲート(アノードゲート)における寄
生キャパシタンスよりも大きい場合で、2つの制御増幅
器が互いに同じ特性を有する場合である。しかし、この
ようにならない場合には、本発明の電力トランジスタを
ターン・オン及びターン・オフさせる回路の他の例にお
いて、前記の遅延手段が、前記のスイッチング信号端子
と前記の第1制御増幅器の入力端との間に接続された低
域通過フィルタを有しているようにすることができる。
【0007】まず最初に第1制御増幅器に対するスイッ
チング信号を遅延させ、次にこの信号を増幅することに
より第1制御増幅器からの制御信号を追加的に必要なだ
け遅延せしめることができる。この場合、この第1制御
増幅器の出力は容量的に不必要に負荷状態とならない。
【0008】本発明の他の例では、前記の制御装置が更
に帰還増幅器を有し、この帰還増幅器の入力端が前記の
第2制御増幅器の出力端に接続され、この帰還増幅器の
出力端が前記の第2制御増幅器の入力端に接続され、前
記の他の制御信号を第2制御増幅器の入力端に正帰還す
るようにする。
【0009】第2制御増幅器と帰還増幅器とは、スイッ
チング信号端子におけるスイッチング信号(セット信
号)の値を記憶するフリップ・フロップを構成する。こ
の場合、スイッチングトランジスタをターン・オンする
のに幅狭なスイッチング信号を用いれば充分である。こ
のことは、スイッチングトランジスタのデューティサイ
クルを例えば自己発振電源(SOPS)におけるように
可成り変えることができるようにした切換モード電源に
おける電力トランジスタをターン・オン及びターン・オ
フするのに本発明回路を用いた場合に有利なこととな
る。フリップ・フロップは、第1トリガゲートが第2制
御増幅器の出力を短絡するようにサイリスタをトリガす
ることによりリセットされる。この瞬時は幅狭なスイッ
チング信号(セット信号)は有効でない為、上述した短
絡により2つの制御増幅器の不必要な負荷をともなわな
い。
【0010】
【実施例】電力トランジスタをターン・オン及びターン
・オフさせる本発明による回路の一実施例を図1に示
す。電力トランジスタはNMOSトランジスタ1であ
り、その第1主電極、すなわちソース2は接地された負
電源端子3に接続されている。第2主電極、すなわちド
レイン4は負荷5を経て、正電源電圧VAが与えられる
正電源端子6に接続されている。スイッチングトランジ
スタ1は、このスイッチングトランジスタ1の制御電
極、すなわちゲート7に供給される、大地に対して正の
制御信号U1によりターン・オンすなわち導通せしめら
れる。制御信号U1は第1反転制御増幅器9を有する制
御装置8から生じる。この第1反転制御増幅器9の出力
端10はスイッチングトランジスタ1のゲート7に接続
され、この増幅器9の入力端11は低域通過フィルタ1
2を介して又は介さずにスイッチング信号端子13に接
続され、このスイッチング信号端子にはスイッチングト
ランジスタ1をターン・オンさせる際に負であるスイッ
チング信号USが与えられる。このスイッチング信号端
子13は抵抗14及びNMOSトランジスタ16のドレ
イン15に接続され、このトランジスタ16のソース1
7は接地され、ゲート18は、スイッチング信号USに
対し反転されているスイッチング信号USNが与えられ
る入力端子19に接続されている。トランジスタ16及
び抵抗14は反転バッファとして動作するものであり、
所望に応じ省略することができる。第1反転制御増幅器
9及び抵抗14は適切な正電源電圧VBの端子に接続さ
れている。
【0011】スイッチングトランジスタ1がターン・オ
ンすると、電流ISが、負荷5と、ソース2及びドレイ
ン4より成るスイッチングトランジスタ1の主電流導通
路とを経て流れ始める。電流ISは例えばスイッチング
トランジスタ1を小型化したものであるNMOSセンス
トランジスタ21の形態の測定手段21により測定され
る。このセンストランジスタ21のドレイン22及びゲ
ート23はスイッチングトランジスタ1の対応する電極
4及び7にそれぞれ接続されている。スイッチングトラ
ンジスタ1を流れる電流ISに比例する測定電流IMが
このセンストランジスタ21を流れる。この測定電流I
Mは比較手段28で、基準電流源30により生ぜしめら
れる基準電流IREFと比較される。この比較手段28
はこの比較に応答してトリガ電流ITを生じる。この比
較手段28には電流ミラー26が設けられ、この電流ミ
ラーの出力電流端子25がセンストランジスタ21のソ
ース24に接続され、この電流ミラーの共通端子27が
スイッチングトランジスタ1のソース2に接続されてい
る。電流ミラー26は更に、基準電流源30が接続され
ている入力電流端子29を有している。電力トランジス
タをスイッチ・オン及びスイッチ・オフさせる本発明回
路の用途に応じて基準電流源30を可変電流源として形
成しうる。測定電流IMはこれが基準電流IREF以下
である限り電流ミラー26の出力電流端子25で完全に
消滅する。しかし、測定電流IMが基準電流IREFを
越えると直ちに、差電流が得られ、この差電流によりサ
イリスタ31がトリガされ、このサイリスタによりスイ
ッチングトランジスタ1のゲート7をこのスイッチング
トランジスタ1のソース2に短絡し、これによりこのス
イッチングトランジスタ1をターン・オフさせる。基準
電流IREFを変えることにより、スイッチングトラン
ジスタ1をターン・オフせしめる電流ITを制御しう
る。
【0012】サイリスタ31はバイポーラPNPトラン
ジスタ32とバイポーラNPNトランジスタ33とを以
って構成されているとみなすことができ、PNPトラン
ジスタ32のエミッタはサイリスタ31の第1主電極す
なわちアノード34であり、NPNトランジスタ33の
エミッタはサイリスタ31の第2主電極すなわちカソー
ド35であり、PNPトランジスタ32のベースに接続
されたNPNトランジスタ33のコレクタはサイリスタ
31の第1トリガゲートすなわちアノードゲート36を
構成し、NPNトランジスタ33のベースに接続された
PNPトランジスタ32のコレクタはサイリスタ31の
第2トリガゲートすなわちカソードゲート37を構成す
る。アノード34及びカソード35はスイッチングトラ
ンジスタ1のゲート及びソース2にそれぞれ接続されて
いる。カソードゲート37は電流ミラー26の出力電流
端子25に接続され、測定電流IMが基準電流IREF
を越えると直ちにカソードゲート37に流れるトリガ電
流ITの形態のトリガ信号を受ける。
【0013】スイッチングトランジスタ1をターン・オ
ンせしめる制御信号U1の正に向かう立上りによっては
サイリスタ31を自己トリガせしめてはならない。この
自己トリガはトランジスタ32及び33のコレクタ−ベ
ース接合にまたがって存在する寄生キャパシタンス38
により生ぜしめられる。この自己トリガはサイリスタ3
1のアノード34及びアノードゲート36との間に減衰
抵抗を配置することにより回避しうる。このようにする
と、寄生キャパシタンス38を通る充電電流は減衰抵抗
と寄生キャパシタンス38とを経てNPNトランジスタ
33のベースに流れる。電流ミラー26の電流出力端子
25におけるインピーダンスレベルは高い為、大地への
直流電流路が存在しない。従って、NPNトランジスタ
33が導通し始め、寄生キャパシタンス38の見掛けの
値を、このトランジスタの電流利得(β)によって決定
される倍率を乗じた値に高める。これが既知のミラー
(Miller)効果である。寄生キャパシタンス38の増大
により、これに対応して大きくなる充電電流を減衰抵抗
に流すようにする。PNPトランジスタ32のベース−
エミッタ電圧が、このトランジスタが導通し始めてサイ
リスタ31をトリガする程度に大きくなるのを防止する
ためには、減衰抵抗の値を比較的小さく選択する必要が
ある。電流ISが所定の値に達した際にサイリスタ31
をトリガする必要がある場合、第1反転制御増幅器9
は、PNPトランジスタ32のベース−エミッタ接合を
導通させるのに充分な電圧降下を小さな減衰抵抗の両端
間に生ぜしめる比較的大きな電流を生じうる必要があ
る。このことは問題であり、この問題を無くすために、
制御装置8が第2反転制御増幅器39を有し、その出力
端40がサイリスタ31のアノードゲート36に接続さ
れ、この第2反転制御増幅器39の入力端がスイッチン
グ信号端子13に接続されている。低域通過フィルタ1
2は、図2a及び2bに示すように、第1反転制御増幅
器9の出力端10における制御信号U1の正に向かう立
上りと、第2反転制御増幅器39の出力端40における
制御信号U2の正に向かう立上りとの間に遅延を生ぜし
める。このようにすると、電流を消費する減衰抵抗を用
いることなく、スイッチングトランジスタ1がターン・
オンされた際にPNPトランジスタ32のベース−エミ
ッタ接合が常に逆バイアス状態に保たれる。この遅延
は、出力端10及び40に生じる寄生キャパシタンスを
適切な大きさにすることにより得ることもできる。第1
反転制御増幅器9の出力端10における寄生キャパシタ
ンスが第2反転制御増幅器39の出力端40における寄
生キャパシタンスの充電に比べてあまりにも速く充電さ
れる場合にのみ追加の遅延を必要とする。この追加の遅
延は例えば低域通過フィルタ12により得ることができ
る。この場合、第1反転制御増幅器9と第2反転制御増
幅器39とを同じにすることができる。他の解決策は、
これら反転制御増幅器のトリップレベルを異なるように
選択し、高入力電圧の際に第2反転制御増幅器39の出
力端40における出力が第1反転制御増幅器9の出力端
10における出力よりも高い値となるようにすることで
ある。
【0014】図2cはスイッチング信号端子13におけ
るスイッチング信号USを示し、このスイッチング信号
は、負荷5が変圧器(図1に図示せず)の一次巻線であ
り、スイッチングトランジスタ1がターン・オンした後
に電流ISが増大するようにした切換モード電源に本発
明による電力トランジスタをターン・オン及びターン・
オフさせる回路を用いた場合に生ぜしめる信号である。
この種類の電源では、電流ISが所定値に達すると直ち
にスイッチングトランジスタ1が再びターン・オフされ
る。スイッチングトランジスタがターン・オフされる値
は変えることができ、制御システム(図1に図示せず)
により制御される。この制御システムは例えば基準電流
源30の基準電流IREFを変えることにより(その方
法は説明しない)、切換モード電源の出力電圧をこの切
換モード電源により供給すべき出力電流に依存しないよ
うにする。スイッチング信号USはスイッチングトラン
ジスタ1を瞬時t1でターン・オンさせ、このスイッチ
ングトランジスタ1はサイリスタ31により可変瞬時t
2でターン・オフされる。この場合、反転制御増幅器9
及び39の不必要な短絡を無くすためにスイッチング信
号USの値も瞬時t2で変化するようにするのが望まし
い。このことは反転帰還増幅器42により達成するのが
有利であり、この反転帰還増幅器43の入力端43を第
2反転制御増幅器39の出力端40に接続し、反転帰還
増幅器43の出力端44を第2反転制御増幅器39の入
力端に接続する。増幅器39及び42は相俟ってフリッ
プ・フロップを構成する。スイッチングトランジスタ1
をターン・オンさせるためにスイッチング電圧端子3又
は入力端子19に幅狭パルス(set)を供給しうる。
この幅狭パルスを図2dに示す。出力端40の電圧が降
下してサイリスタ31がトリガされると、スイッチング
トランジスタ1がターン・オフされる。この状態は帰還
増幅器42が正の信号を入力端41及び11に供給する
ことにより維持される。この場合、出力端40及び10
は次のセット(set)パルスまで低レベルに維持され
る。
【0015】本発明は図1に示す実施例に限定されるも
のではない。図示のNMOSトランジスタは、電源電圧
の極性及びサイリスタ31を接続する可能な反転方法を
考慮することにより、PMOSトランジスタ或いはバイ
ポーラPNP又はNPNトランジスタとすることもでき
る。更に、サイリスタのカソードゲート37に対するト
リガ信号を、スイッチングトランジスタを流れる電流か
ら取出す方法も異ならせることができる。その一例とし
て、抵抗をスイッチングトランジスタのソースと直列に
又はセンストランジスタのソースと直列に配置し、高出
力インピーダンスを有する比較器を用いて上記の抵抗の
両端間の電圧を可変基準電圧と比較し、トリガ電流をサ
イリスタのカソードゲートに供給する。
【図面の簡単な説明】
【図1】電力トランジスタをターン・オン及びターン・
オフせしめる本発明による回路の一実施例を示す回路図
である。
【図2】図1に示す回路の動作を説明するための波形図
である。
【符号の説明】
1 NMOSスイッチングトランジスタ 2 第1主電極(ソース) 4 第2主電極(ドレイン) 5 負荷 7 制御電極(ゲート) 9 第1反転制御増幅器 12 低域通過フィルタ 13 スイッチング信号端子 16 NMOSトランジスタ 19 入力端子 20 測定手段 21 NMOSセンストランジスタ 26 電流ミラー 28 比較手段 30 基準電流源 31 サイリスタ 38 寄生キャパシタンス 39 第2反転制御増幅器 43 反転帰還増幅器
フロントページの続き (72)発明者 ヨハン クリスチアーン ハルベルスタッ ド オランダ国 ネイメーヘン ヘルストウェ ッハ 2

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 電力トランジスタをターン・オン及びタ
    ーン・オフさせる回路であって、 −前記の電力トランジスタとしてのスイッチングトラン
    ジスタ(1)であり、このスイッチングトランジスタの
    主電流導通路を構成する第1主電極(2)及び第2主電
    極(4)と、この主電流導通路の導通度を制御する制御
    信号(U1)を受ける制御電極(7)とを有する当該ス
    イッチングトランジスタ(1)と、 −スイッチング信号(US)を受けるスイッチング信号
    端子(13)に結合された入力端(11)と、前記のス
    イッチングトランジスタ(1)の制御電極(7)に制御
    信号(U1)を供給する出力端(10)とを有する第1
    制御増幅器(9)を具える制御装置(8)と、 −第1主電極(34)と、第2主電極(35)と、第1
    トリガ信号を受ける第1トリガゲート(36)と、第2
    トリガ信号(IT)を受ける第2トリガゲート(37)
    とを有するサイリスタ(31)であり、このサイリスタ
    の第1主電極(34)及び第2主電極(35)がこのサ
    イリスタの主電流導通路を構成している当該サイリスタ
    (31)と、 前記のスイッチングトランジスタ(1)の主電流導通路
    を流れる電流(IS)に比例する測定信号(IM)を発
    生する測定手段(20)と、 −前記の測定信号(IM)を基準信号(IREF)と比
    較し、測定信号(IM)及び基準信号(IREF)の比
    較に応答して前記のサイリスタ(31)の第2トリガゲ
    ート(37)に第2トリガ信号(IT)を供給する比較
    手段(28)とを具える回路において、 前記の制御装置(8)が更に、 −前記のスイッチング信号端子(13)に結合された入
    力端(41)と、前記のサイリスタ(31)の第1トリ
    ガゲート(36)に結合された出力端(40)とを有
    し、前記の第1トリガゲート(36)に他の制御信号
    (U2)を供給する第2制御増幅器(39)と、 この第2制御増幅器(39)のこの他の制御信号(U
    2)に比べて前記の第1制御増幅器(9)の制御信号
    (U1)を遅延させる遅延手段(12)とを具えている
    ことを特徴とする電力トランジスタをターン・オン及び
    ターン・オフさせる回路。
  2. 【請求項2】 請求項1に記載の電力トランジスタをタ
    ーン・オン及びターン・オフさせる回路において、前記
    の遅延手段(12)が、前記のスイッチング信号端子
    (13)と前記の第1制御増幅器(9)の入力端(1
    1)との間に接続された低域通過フィルタを有している
    ことを特徴とする電力トランジスタをターン・オン及び
    ターン・オフさせる回路。
  3. 【請求項3】 請求項1又は2に記載の電力トランジス
    タをターン・オン及びターン・オフさせる回路におい
    て、前記の制御装置(8)が更に帰還増幅器(42)を
    有し、この帰還増幅器の入力端(43)が前記の第2制
    御増幅器(39)の出力端(40)に接続され、この帰
    還増幅器の出力端(44)が前記の第2制御増幅器(3
    9)の入力端(41)に接続され、前記の他の制御信号
    (U2)を第2制御増幅器(39)の入力端(41)に
    正帰還するようになっていることを特徴とする電力トラ
    ンジスタをターン・オン及びターン・オフさせる回路。
  4. 【請求項4】 請求項1〜3のいずれか一項に記載の電
    力トランジスタをターン・オン及びターン・オフさせる
    回路において、前記の測定手段(20)が、第1主電極
    (24)と、第2主電極(22)と、制御電極(23)
    とを有するセンストランジスタ(21)を具えており、
    これら第2主電極(22)及び制御電極(23)はスイ
    ッチングトランジスタ(1)の対応する電極(4,7)
    にそれぞれ接続され、前記の比較手段(28)は、基準
    電流源(30)に結合された入力電流端子(29)と、
    前記のセンストランジスタ(21)の第1主電極(2
    4)及び前記のサイリスタ(31)の第2トリガゲート
    (37)に結合された出力電流端子(25)と、スイッ
    チングトランジスタ(1)の第1主電極(2)に結合さ
    れた共通端子(27)とを有する電流ミラー(26)を
    具えていることを特徴とする電力トランジスタをターン
    ・オン及びターン・オフさせる回路。
JP01465593A 1992-02-03 1993-02-01 電力トランジスタをターン・オン及びターン・オフさせる回路 Expired - Fee Related JP3204774B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL92200296:9 1992-02-03
EP92200296 1992-02-03

Publications (2)

Publication Number Publication Date
JPH05300726A true JPH05300726A (ja) 1993-11-12
JP3204774B2 JP3204774B2 (ja) 2001-09-04

Family

ID=8210399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01465593A Expired - Fee Related JP3204774B2 (ja) 1992-02-03 1993-02-01 電力トランジスタをターン・オン及びターン・オフさせる回路

Country Status (4)

Country Link
US (1) US5369308A (ja)
EP (1) EP0554936B1 (ja)
JP (1) JP3204774B2 (ja)
DE (1) DE69311921T2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3746604B2 (ja) * 1997-12-09 2006-02-15 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US5463252A (en) * 1993-10-01 1995-10-31 Westinghouse Electric Corp. Modular solid state relay
EP0793343B1 (en) * 1996-02-29 2001-07-18 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Current limitation programmable circuit for smart power actuators
US5796278A (en) * 1996-04-26 1998-08-18 Delco Electronics Corporaiton Circuitry for controlling load current
US5777502A (en) * 1996-08-07 1998-07-07 Texas Instruments Incorporated Method to protect gate-source elements of external power fETS from large pre-drive capacity
US5892355A (en) * 1997-03-21 1999-04-06 Pansier; Frans Current and voltage-sensing
DE69841936D1 (de) * 1998-05-08 2010-11-25 St Microelectronics Srl Kurzschluss-Schutzschaltung, insbesondere für Leistungstransistoren
JP3164065B2 (ja) * 1998-06-24 2001-05-08 日本電気株式会社 半導体装置
US6603221B1 (en) * 1999-04-22 2003-08-05 Zhongdu Liu Solid state electrical switch
JP2005260658A (ja) * 2004-03-12 2005-09-22 Nec Electronics Corp 半導体装置
DE102004013599A1 (de) * 2004-03-19 2005-10-06 Robert Bosch Gmbh Ansteuerschaltung zum Ansteuern einer leistungselektronischen Schaltung sowie Verfahren hierzu
US7202711B2 (en) * 2005-09-07 2007-04-10 Delphi Technologies, Inc. Technique for determining a load current
JP2007228447A (ja) * 2006-02-27 2007-09-06 Hitachi Ltd スイッチング素子のゲート駆動回路
US9806594B2 (en) * 2011-11-02 2017-10-31 Mitsubishi Corporation Drive device for power converter and driving method of power converter
US9143123B2 (en) * 2012-07-10 2015-09-22 Infineon Technologies Ag RF switch, mobile communication device and method for switching an RF signal
US8854087B2 (en) * 2012-09-28 2014-10-07 Infineon Technologies Austria Ag Electronic circuit with a reverse conducting transistor device
CN105656466A (zh) * 2015-12-30 2016-06-08 苏州博众精工科技有限公司 一种基于三极管开关作用的控制电路
US10630070B2 (en) * 2017-04-18 2020-04-21 Alexander Faingersh Device and method for overcurrent protection
CN109842389B (zh) * 2017-11-28 2023-08-22 锐迪科微电子(上海)有限公司 一种射频功率放大器及其功率控制电路
US10181849B1 (en) * 2017-11-29 2019-01-15 Nxp B.V. Transistor control terminal control circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092710A (en) * 1976-12-07 1978-05-30 Power Technology, Inc. Laser power supply
DE3402759A1 (de) * 1984-01-27 1985-08-01 Robert Bosch Gmbh, 7000 Stuttgart Stromregler fuer elektromagnetische stellantriebe
US4581540A (en) * 1984-03-16 1986-04-08 Teledyne Industries, Inc. Current overload protected solid state relay
US4924343A (en) * 1989-04-17 1990-05-08 Sermed Incorporated Solid state optical relay
US5006949A (en) * 1990-04-30 1991-04-09 Teledyne Industries, Inc. Temperature compensated overload trip level solid state relay
US5079456A (en) * 1990-11-05 1992-01-07 Motorola, Inc. Current monitoring and/or regulation for sense FET's

Also Published As

Publication number Publication date
EP0554936A1 (en) 1993-08-11
JP3204774B2 (ja) 2001-09-04
US5369308A (en) 1994-11-29
DE69311921T2 (de) 1998-01-29
DE69311921D1 (de) 1997-08-14
EP0554936B1 (en) 1997-07-09

Similar Documents

Publication Publication Date Title
JP3204774B2 (ja) 電力トランジスタをターン・オン及びターン・オフさせる回路
JP3983612B2 (ja) 電流制限機能付き安定化電源装置
US5144159A (en) Power-on-reset (POR) circuit having power supply rise time independence
JP2591305B2 (ja) パワーオンリセット回路
US20010017537A1 (en) Voltage regulator provided with a current limiter
US9154090B2 (en) Integrated start-up bias boost for dynamic error vector magnitude enhancement
US20090273874A1 (en) Power switch circuit exhibiting over current and short circuit protection and method for limiting the output current thereof
US5493253A (en) IC having an output signal amplitude kept constant against temperature variation
EP0503803B1 (en) Switching circuit
US4371841A (en) Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier
JP3001014B2 (ja) バイアス電圧発生回路
US4259601A (en) Comparison circuit having bidirectional hysteresis
US5682121A (en) No turn-on pop noise amplifier
US4406955A (en) Comparator circuit having hysteresis
JP3301780B2 (ja) 切換可能な電圧ジェネレータ及び演算増幅器
JP3377803B2 (ja) 温度依存限流回路および限流方法
US4513241A (en) Foldback current limiting driver
JPH0732362B2 (ja) Ttl型ゲート用可変スピードアツプ回路
EP0343731B1 (en) Unity-gain current-limiting circuit
US5406130A (en) Current driver with shutdown circuit
US4140926A (en) Inverted transistor circuits for monolithic integrated circuit application
US3095512A (en) Low level semiconductor switch having a voltage regulating zener diode in a feedbackpath
JP2891208B2 (ja) 突入電流制限機能付きスイッチ回路
US4260955A (en) Current amplifier with regenerative latch switch
US5221889A (en) Bidirectional current mirrors and method for bidirectional current conduction

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees