JP2891208B2 - 突入電流制限機能付きスイッチ回路 - Google Patents
突入電流制限機能付きスイッチ回路Info
- Publication number
- JP2891208B2 JP2891208B2 JP28264996A JP28264996A JP2891208B2 JP 2891208 B2 JP2891208 B2 JP 2891208B2 JP 28264996 A JP28264996 A JP 28264996A JP 28264996 A JP28264996 A JP 28264996A JP 2891208 B2 JP2891208 B2 JP 2891208B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- circuit
- load
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Keying Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電源のＯＮ時に発
生する突入電流を制限する回路に関する。
生する突入電流を制限する回路に関する。
【０００２】
【従来の技術】通常の電源スイッチ回路は、ＦＥＴやバ
イポーラトランジスタにより構成される。この場合、ス
イッチがＯＮ状態となった瞬間、出力側に接続されてい
るコンデンサを充電するための突入電流が発生する。乾
電池などの電源系に高いインピーダンスを持つシステム
の場合、この突入電流により、供給電圧が低下してしま
うため、システムの動作が不安定となる問題がある。特
に、電池などを使用した低消費電力システムでは、使用
状態に応じて、電源を切り離すことにより消費電力を低
減し、必要に応じて電源回路を接続し必要な電流を得る
制御が頻繁に使用されており、突入電流を低減すること
は重要な問題となる。
イポーラトランジスタにより構成される。この場合、ス
イッチがＯＮ状態となった瞬間、出力側に接続されてい
るコンデンサを充電するための突入電流が発生する。乾
電池などの電源系に高いインピーダンスを持つシステム
の場合、この突入電流により、供給電圧が低下してしま
うため、システムの動作が不安定となる問題がある。特
に、電池などを使用した低消費電力システムでは、使用
状態に応じて、電源を切り離すことにより消費電力を低
減し、必要に応じて電源回路を接続し必要な電流を得る
制御が頻繁に使用されており、突入電流を低減すること
は重要な問題となる。
【０００３】この突入電流を抑える簡易な方法として
は、突入電流が発生する電源端子に対し、抵抗などを挿
入し、供給電源のインピーダンスを上げる方法がある。
この場合、出力から大きな電流を取り出した場合、電流
制限抵抗により電圧低下が発生する。このため、電流負
荷変動に対し、非常に敏感なスイッチ回路となってしま
う。また、図３に示すように電源を制御するＦＥＴ３０
のゲート電圧変動を抵抗３１とコンデンサ３２によりな
めらかに変動させることにより、突入電流を制限する方
法がある。
は、突入電流が発生する電源端子に対し、抵抗などを挿
入し、供給電源のインピーダンスを上げる方法がある。
この場合、出力から大きな電流を取り出した場合、電流
制限抵抗により電圧低下が発生する。このため、電流負
荷変動に対し、非常に敏感なスイッチ回路となってしま
う。また、図３に示すように電源を制御するＦＥＴ３０
のゲート電圧変動を抵抗３１とコンデンサ３２によりな
めらかに変動させることにより、突入電流を制限する方
法がある。
【０００４】
【発明が解決しようとする課題】しかし、ＦＥＴのゲー
ト電圧−ＯＮ抵抗特性は急峻であり、一定電圧を越える
と急激にインピーダンスが低下するため、十分な電流制
限特性を得るには、ゲート電圧の過渡を大きく遅らせる
ことが必要であり、ＦＥＴのスレショルドに至る過渡変
動も遅延となるため、出力電圧が十分な電圧となるため
には、過大な遅延が発生する。また、負荷容量が変わっ
た場合、出力電圧が立ち上がる以前にインピーダンスが
低下し、電流制限特性が得られなくなる可能性があり、
それぞれの回路に対して調整が必要となる。このため、
増設が可能な回路に対しては、本方式は適さない。
ト電圧−ＯＮ抵抗特性は急峻であり、一定電圧を越える
と急激にインピーダンスが低下するため、十分な電流制
限特性を得るには、ゲート電圧の過渡を大きく遅らせる
ことが必要であり、ＦＥＴのスレショルドに至る過渡変
動も遅延となるため、出力電圧が十分な電圧となるため
には、過大な遅延が発生する。また、負荷容量が変わっ
た場合、出力電圧が立ち上がる以前にインピーダンスが
低下し、電流制限特性が得られなくなる可能性があり、
それぞれの回路に対して調整が必要となる。このため、
増設が可能な回路に対しては、本方式は適さない。
【０００５】本発明の目的は、動作時の出力電流供給能
力に影響を与えることなく、負荷容量によらずＯＮ時の
突入電流を安定して制限することである。
力に影響を与えることなく、負荷容量によらずＯＮ時の
突入電流を安定して制限することである。
【０００６】
【課題を解決するための手段】本発明によれば、入力に
電源が、出力に負荷が接続され、電源と負荷との間の接
続を制御すると共に電源から負荷に流入する突入電流を
制限する機能を有する突入電流制限機能付きスイッチ回
路において、入力と出力間に接続され、電源から負荷に
電流を供給するときにその電源出力電流を制限する電流
制限回路（図１の１３、１７及び図３の１８、２０、２
１、２２）と、その電流制限回路の出力電流により負荷
への出力が上昇することにより電源からの入力電圧と負
荷への出力電圧との電圧差が一定電圧以下になることを
検出する検出回路（図１及び図３の１１、１２、１６）
と、その検出回路の出力によって入力と出力との間を接
続する低インピーダンスのスイッチ素子（図１の１４及
び図３の１９）とを含む突入電流制限機能付きスイッチ
回路が得られる。
電源が、出力に負荷が接続され、電源と負荷との間の接
続を制御すると共に電源から負荷に流入する突入電流を
制限する機能を有する突入電流制限機能付きスイッチ回
路において、入力と出力間に接続され、電源から負荷に
電流を供給するときにその電源出力電流を制限する電流
制限回路（図１の１３、１７及び図３の１８、２０、２
１、２２）と、その電流制限回路の出力電流により負荷
への出力が上昇することにより電源からの入力電圧と負
荷への出力電圧との電圧差が一定電圧以下になることを
検出する検出回路（図１及び図３の１１、１２、１６）
と、その検出回路の出力によって入力と出力との間を接
続する低インピーダンスのスイッチ素子（図１の１４及
び図３の１９）とを含む突入電流制限機能付きスイッチ
回路が得られる。
【０００７】具体的に電流制限回路は、制御信号により
ＯＮ状態となり、ＯＮ状態の時、一定以上の電流が電源
から負荷に流れないように制御する定電流スイッチ回路
である。
ＯＮ状態となり、ＯＮ状態の時、一定以上の電流が電源
から負荷に流れないように制御する定電流スイッチ回路
である。
【０００８】検出回路は、電源からの入力電圧と負荷へ
の出力電圧とを比較する比較回路と、電流制限回路に使
用した制御信号と比較回路との論理和によってスイッチ
素子のＯＮ、ＯＦＦを制御する論理和手段とを含む。
の出力電圧とを比較する比較回路と、電流制限回路に使
用した制御信号と比較回路との論理和によってスイッチ
素子のＯＮ、ＯＦＦを制御する論理和手段とを含む。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００１０】図１は、バイポーラトランジスタを用いて
本発明を実施した例を示す回路図である。
本発明を実施した例を示す回路図である。
【００１１】図中の入力端子１０Ａは電源に接続され、
出力端子１０Ｂは負荷に接続される。ＣＯＮＴ端子１０
Ｃは、この電源スイッチの制御信号入力端子であり、ロ
ーレベル「Ｌ」時に図１のスイッチ回路がＯＮ状態とな
る。ＰＮＰトランジスタ１４，１７は、入出力端子間に
接続され、電流の制御を行う。入力端子１０Ａにはダイ
オード１２が接続され、これにより入力電圧を一定電圧
低下させ、比較器１１の正入力に供給する。出力端子１
０Ｂの出力は直接に比較器１１の負入力に供給される。
比較器１１の出力とＣＯＮＴ端子１０Ｃからの制御信号
は論理和ゲート１６に供給され、その出力がＰＮＰトラ
ンジスタ１４のベースに供給される。ＰＮＰトランジス
タ１７のベースはベース電流を制限する抵抗１３を介
し、ＣＯＮＴ端子１０Ｃに接続する。
出力端子１０Ｂは負荷に接続される。ＣＯＮＴ端子１０
Ｃは、この電源スイッチの制御信号入力端子であり、ロ
ーレベル「Ｌ」時に図１のスイッチ回路がＯＮ状態とな
る。ＰＮＰトランジスタ１４，１７は、入出力端子間に
接続され、電流の制御を行う。入力端子１０Ａにはダイ
オード１２が接続され、これにより入力電圧を一定電圧
低下させ、比較器１１の正入力に供給する。出力端子１
０Ｂの出力は直接に比較器１１の負入力に供給される。
比較器１１の出力とＣＯＮＴ端子１０Ｃからの制御信号
は論理和ゲート１６に供給され、その出力がＰＮＰトラ
ンジスタ１４のベースに供給される。ＰＮＰトランジス
タ１７のベースはベース電流を制限する抵抗１３を介
し、ＣＯＮＴ端子１０Ｃに接続する。
【００１２】制御信号が、ハイレベル「Ｈ」の状態で
は、論理和ゲート１６の出力が「Ｈ」となるため、ＰＮ
Ｐトランジスタ１７は、ＯＦＦ状態であり、かつＰＮＰ
トランジスタ１４もＯＦＦ状態となる。
は、論理和ゲート１６の出力が「Ｈ」となるため、ＰＮ
Ｐトランジスタ１７は、ＯＦＦ状態であり、かつＰＮＰ
トランジスタ１４もＯＦＦ状態となる。
【００１３】次に制御信号が「Ｌ」に変化する場合、出
力端子１０Ｂには電流が流れていなかったため、電圧は
低い状態となっており、比較器１１の出力は「Ｈ」とな
るため、ＰＮＰトランジスタ１４は、ＯＦＦ状態を維持
する。それに対し、ＰＮＰトランジスタ１７のベース
は、抵抗１３を介し接続されているため、制御信号が
「Ｌ」レベルとなるとＯＮ状態となる。ただし、抵抗１
３の値を十分大きくすることにより、ＰＮＰトランジス
タ１７のコレクタ−エミッタ電流は、ベース電流により
制限され、一定の電流以上流れることはない。これによ
り、図１のスイッチ回路をＯＮ状態にした直後の突入電
流は、ＰＮＰトランジスタ１７での電流制限により、一
定電流以上の電流が流れることはない。
力端子１０Ｂには電流が流れていなかったため、電圧は
低い状態となっており、比較器１１の出力は「Ｈ」とな
るため、ＰＮＰトランジスタ１４は、ＯＦＦ状態を維持
する。それに対し、ＰＮＰトランジスタ１７のベース
は、抵抗１３を介し接続されているため、制御信号が
「Ｌ」レベルとなるとＯＮ状態となる。ただし、抵抗１
３の値を十分大きくすることにより、ＰＮＰトランジス
タ１７のコレクタ−エミッタ電流は、ベース電流により
制限され、一定の電流以上流れることはない。これによ
り、図１のスイッチ回路をＯＮ状態にした直後の突入電
流は、ＰＮＰトランジスタ１７での電流制限により、一
定電流以上の電流が流れることはない。
【００１４】一方、ＰＮＰトランジスタ１７のコレクタ
出力に電流が流れると、出力電圧は徐々に上昇する。出
力電圧と入力電圧の差がダイオード１２による電圧降下
よりも小さくなると、比較器１１の出力は「Ｌ」とな
る。これにより、ＰＮＰトランジスタ１４は、ＯＮ状態
となる。このように、ＰＮＰトランジスタ１７での電流
制限の後、入出力間の電圧差が小さくなった場合には、
入出力間のＰＮＰトランジスタ１４がＯＮ状態となり電
流制限が行われないため、負荷電流が増加した場合で
も、本スイッチ回路による電圧降下の発生は押さえられ
る。
出力に電流が流れると、出力電圧は徐々に上昇する。出
力電圧と入力電圧の差がダイオード１２による電圧降下
よりも小さくなると、比較器１１の出力は「Ｌ」とな
る。これにより、ＰＮＰトランジスタ１４は、ＯＮ状態
となる。このように、ＰＮＰトランジスタ１７での電流
制限の後、入出力間の電圧差が小さくなった場合には、
入出力間のＰＮＰトランジスタ１４がＯＮ状態となり電
流制限が行われないため、負荷電流が増加した場合で
も、本スイッチ回路による電圧降下の発生は押さえられ
る。
【００１５】図１では、バイポーラトランジスタを用い
た実施例について説明したが、ＦＥＴを用いても同様な
回路を構成することができる。図２は本発明の第２の実
施の形態を示す回路図で、図１のバイポーラトランジス
タの代わりにＦＥＴを使用している。
た実施例について説明したが、ＦＥＴを用いても同様な
回路を構成することができる。図２は本発明の第２の実
施の形態を示す回路図で、図１のバイポーラトランジス
タの代わりにＦＥＴを使用している。
【００１６】図１では電流制限回路がＰＮＰトランジス
タ１７と抵抗１３により構成されていたが、図２では電
流制限回路が出力電流をセンスするための抵抗２０と、
その両端で発生する電圧により、出力電圧が制御される
ＯＰアンプ２１と、その出力がプルダウン抵抗２２を介
してゲートに供給されているＰチャンネルＦＥＴ１８と
により構成される点が異なっている。その他は、図１の
ＰＮＰトランジスタ１４がＰチャンネルＦＥＴ１９に代
わっている。また、論理和ゲートは、ＮＯＲゲート２３
である。
タ１７と抵抗１３により構成されていたが、図２では電
流制限回路が出力電流をセンスするための抵抗２０と、
その両端で発生する電圧により、出力電圧が制御される
ＯＰアンプ２１と、その出力がプルダウン抵抗２２を介
してゲートに供給されているＰチャンネルＦＥＴ１８と
により構成される点が異なっている。その他は、図１の
ＰＮＰトランジスタ１４がＰチャンネルＦＥＴ１９に代
わっている。また、論理和ゲートは、ＮＯＲゲート２３
である。
【００１７】この実施の形態では、制御信号が「Ｈ」の
とき、ＰチャンネルＦＥＴ１８，１９はともにＯＦＦ状
態となる。すなわち、制御信号が「Ｈ」のとき、ＯＰア
ンプ２１への制御入力によりＯＰアンプ２１の出力はハ
イインピーダンス状態となり、ＰチャンネルＦＥＴ１８
のゲート入力は、プルダウン抵抗２２によってローレベ
ルとなるのでＯＦＦ状態となる。一方、ＰチャンネルＦ
ＥＴ１９もゲート入力がローレベルであるからＯＦＦ状
態である。
とき、ＰチャンネルＦＥＴ１８，１９はともにＯＦＦ状
態となる。すなわち、制御信号が「Ｈ」のとき、ＯＰア
ンプ２１への制御入力によりＯＰアンプ２１の出力はハ
イインピーダンス状態となり、ＰチャンネルＦＥＴ１８
のゲート入力は、プルダウン抵抗２２によってローレベ
ルとなるのでＯＦＦ状態となる。一方、ＰチャンネルＦ
ＥＴ１９もゲート入力がローレベルであるからＯＦＦ状
態である。
【００１８】制御信号が「Ｌ」に変化すると、ＯＰアン
プ２１が動作しＰチャンネルＦＥＴ１８がＯＮ状態とな
る。このとき、負荷への出力は抵抗２０によってＯＰア
ンプ２１で検出され、抵抗２０の端子電圧が大きくなる
とフィードバック制御によりＰチャンネルＦＥＴ１８の
ゲート入力が増加しないように制御される。これによ
り、電源供給時の突入電流が制限される。その後、負荷
への出力の増大により入出力間の電圧差が小さくなる
と、比較器１１の出力が「Ｌ」に変化し、ＮＯＲゲート
２３の出力が「Ｈ」になるので、ＰチャンネルＦＥＴ１
９がＯＮ状態となる。したがって、電圧降下を生じない
で、電源出力の負荷への供給が可能となる。
プ２１が動作しＰチャンネルＦＥＴ１８がＯＮ状態とな
る。このとき、負荷への出力は抵抗２０によってＯＰア
ンプ２１で検出され、抵抗２０の端子電圧が大きくなる
とフィードバック制御によりＰチャンネルＦＥＴ１８の
ゲート入力が増加しないように制御される。これによ
り、電源供給時の突入電流が制限される。その後、負荷
への出力の増大により入出力間の電圧差が小さくなる
と、比較器１１の出力が「Ｌ」に変化し、ＮＯＲゲート
２３の出力が「Ｈ」になるので、ＰチャンネルＦＥＴ１
９がＯＮ状態となる。したがって、電圧降下を生じない
で、電源出力の負荷への供給が可能となる。
【００１９】
【発明の効果】以上詳述したように、本発明の突入電流
制限スイッチ回路は、電源からの入力と負荷への出力間
に接続され、電源から負荷に電流を供給するときにその
電源出力電流を制限する電流制限回路と、その電流制限
回路の出力電流により負荷への出力が上昇することによ
り電源からの入力電圧と負荷への出力電圧との電圧差が
一定電圧以下になることを検出する検出回路と、その検
出回路の出力によって入力と出力との間を接続する低イ
ンピーダンスのスイッチ素子とを含むので、負荷を電源
によって駆動する最初の時点では、電流制限回路による
電流制限が働き、突入電流が防止される。また、その後
は、負荷電流の増大により検出回路が、低インピーダン
スのスイッチ素子を動作させるので、入出力間がほぼ直
結した状態となり、電圧降下がほとんど生じない。
制限スイッチ回路は、電源からの入力と負荷への出力間
に接続され、電源から負荷に電流を供給するときにその
電源出力電流を制限する電流制限回路と、その電流制限
回路の出力電流により負荷への出力が上昇することによ
り電源からの入力電圧と負荷への出力電圧との電圧差が
一定電圧以下になることを検出する検出回路と、その検
出回路の出力によって入力と出力との間を接続する低イ
ンピーダンスのスイッチ素子とを含むので、負荷を電源
によって駆動する最初の時点では、電流制限回路による
電流制限が働き、突入電流が防止される。また、その後
は、負荷電流の増大により検出回路が、低インピーダン
スのスイッチ素子を動作させるので、入出力間がほぼ直
結した状態となり、電圧降下がほとんど生じない。
【００２０】電流制限回路は、制御信号によりＯＮ状態
となり、そのＯＮ状態の時、一定以上の電流が電源から
負荷に流れないように制御する定電流スイッチ回路であ
ることにより、制御信号によるスイッチ制御が可能とな
り、回路が複雑にならない。
となり、そのＯＮ状態の時、一定以上の電流が電源から
負荷に流れないように制御する定電流スイッチ回路であ
ることにより、制御信号によるスイッチ制御が可能とな
り、回路が複雑にならない。
【００２１】この電流制御回路の構成に加え、検出回路
は、電源からの入力電圧と負荷への出力電圧とを比較す
る比較回路と、制御信号と比較回路との論理和によって
スイッチ素子のＯＮ、ＯＦＦを制御する論理和手段とを
含むことにより、同じ制御信号によって電流制御回路と
スイッチ素子とを制御できる利点がある。
は、電源からの入力電圧と負荷への出力電圧とを比較す
る比較回路と、制御信号と比較回路との論理和によって
スイッチ素子のＯＮ、ＯＦＦを制御する論理和手段とを
含むことにより、同じ制御信号によって電流制御回路と
スイッチ素子とを制御できる利点がある。
【図１】本発明の第１の実施の形態を示す回路図であ
る。
る。
【図２】本発明の第２の実施の形態を示す回路図であ
る。
る。
【図３】従来の突入電流制限回路を示す回路図である。
１１ 比較器 １２ ダイオード １３ 抵抗 １４ ＰＮＰトランジスタ １５ 抵抗 １６ 比較器 １７ ＰＮＰトランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 17/16 H03K 17/60
Claims (3)
- 【請求項１】 入力に電源が、出力に負荷が接続され、
前記電源と前記負荷との間の接続を制御すると共に前記
電源から前記負荷に流入する突入電流を制限する機能を
有する突入電流制限機能付きスイッチ回路において、 前記入力と前記出力間に接続され、前記電源から前記負
荷に電流を供給するときにその電源出力電流を制限する
電流制限回路と、 前記電流制限回路の出力電流により前記負荷への出力が
上昇することにより前記電源からの入力電圧と前記負荷
への出力電圧との電圧差が一定電圧以下になることを検
出する検出回路と、 前記検出回路の出力によって前記入力と前記出力との間
を接続する低インピーダンスのスイッチ素子とを含み、 前記電流制限回路は、制御信号によりＯＮ状態となり、
前記ＯＮ状態の時、一定以上の電流が前記電源から前記
負荷に流れないように制御する定電流スイッチ回路であ
り、 前記検出回路は、前記電源からの入力電圧と前記負荷へ
の出力電圧とを比較する比較回路と、前記制御信号と前
記比較回路との論理和によって前記スイッチ素子のＯ
Ｎ、ＯＦＦを制御する論理和手段とを含 むことを特徴と
する突入電流制限機能付きスイッチ回路。 - 【請求項２】 前記定電流スイッチ回路は、前記制御信
号が供給されるベース入力に抵抗が接続されエミッタ、
コレクタが前記入出力間に接続されたトランジスタを有
し、前記トランジスタのコレクタ−エミッタ間電流が前
記ベース抵抗によって制限されることを特徴とする請求
項１記載の突入電流制限機能付きスイッチ回路。 - 【請求項３】 前記定電流スイッチ回路は、前記制御信
号によってＯＮ状態になるＦＥＴと、前記ＦＥＴの出力
によって前記ＦＥＴのゲートを制御し前記ＦＥＴの出力
電流を一定になるよう制御するフィードバック回路とを
含むことを特徴とする請求項１記載の突入電流制限機能
付きスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28264996A JP2891208B2 (ja) | 1996-10-24 | 1996-10-24 | 突入電流制限機能付きスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28264996A JP2891208B2 (ja) | 1996-10-24 | 1996-10-24 | 突入電流制限機能付きスイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135806A JPH10135806A (ja) | 1998-05-22 |
| JP2891208B2 true JP2891208B2 (ja) | 1999-05-17 |
Family
ID=17655267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28264996A Expired - Fee Related JP2891208B2 (ja) | 1996-10-24 | 1996-10-24 | 突入電流制限機能付きスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2891208B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4851201B2 (ja) * | 2005-03-18 | 2012-01-11 | 株式会社リコー | 電源スイッチ回路 |
| CN102823099B (zh) | 2011-02-04 | 2014-05-14 | 松下电器产业株式会社 | 电源开关装置及具备该电源开关装置的电源系统 |
-
1996
- 1996-10-24 JP JP28264996A patent/JP2891208B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10135806A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356140B1 (en) | Active pullup circuitry for open-drain signals | |
| US6229352B1 (en) | Power level detection circuit | |
| US5079455A (en) | Surge current-limiting circuit for a large-capacitance load | |
| US5734260A (en) | Short-circuit protection circuit | |
| WO1986005926A1 (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
| US6346834B1 (en) | Power on reset circuit | |
| US7092226B2 (en) | Constant-voltage power supply circuit | |
| US5642076A (en) | No turn-on pop noise amplifier | |
| US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
| JPH05109288A (ja) | 半導体集積回路 | |
| JPH05300726A (ja) | 電力トランジスタをターン・オン及びターン・オフさせる回路 | |
| US6525517B1 (en) | Power supply circuit with a soft starting circuit | |
| US5682121A (en) | No turn-on pop noise amplifier | |
| EP0468760A1 (en) | Amplifier having two operating modes | |
| EP0189564A2 (en) | High to low transition speed up circuit for TTL-type gates | |
| US4513241A (en) | Foldback current limiting driver | |
| JP2891208B2 (ja) | 突入電流制限機能付きスイッチ回路 | |
| CN112217178A (zh) | 反向输入保护电路、集成电路芯片和稳压电源 | |
| WO1995035596A1 (en) | Integratable solid state reset circuit operable over a wide temperature range | |
| JPH07212156A (ja) | リミッタ回路 | |
| US5257155A (en) | Short-circuit proof field effect transistor | |
| JP4517579B2 (ja) | 電流制御回路 | |
| EP0713616A1 (en) | Current driver with shutdown circuit | |
| JPH06276673A (ja) | 突入電流制限回路 | |
| JPH0736519B2 (ja) | 電流スイツチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990126 |
|
| LAPS | Cancellation because of no payment of annual fees |